CN104934322B - Pmos晶体管、其制作方法及半导体器件 - Google Patents

Abstract

本申请公开了一种PMOS晶体管、其制作方法及半导体器件。其中，PMOS晶体管的制作方法包括：提供衬底；在衬底中欲形成栅极的位置的两侧分别形成应变硅层；在衬底中各应变硅层远离欲形成栅极的位置的一侧形成隔离沟槽；在衬底上欲形成栅极的位置形成栅极。在该制作方法中，应变硅层的制作早于隔离沟槽的制作，因此避免了隔离沟槽对制作应变硅层的妨碍作用，提高了应变硅层的质量，进而提高了PMOS晶体管的性能。

Description

PMOS晶体管、其制作方法及半导体器件

技术领域

本申请涉及半导体集成电路制作技术领域，具体而言，涉及一种PMOS晶体管、其制作方法及半导体器件。

背景技术

随着半导体器件中晶体管的集成度越来越高，晶体管的特征尺寸越来越小，晶体管中载流子的迁移率逐渐下降。载流子迁移率的下降不仅会降低晶体管的切换速度，而且还会降低晶体管的驱动电流，最终导致晶体管的器件性能降低。在现有技术中技术人员采用应变硅技术，即通过将局部单向拉伸或压缩型应力引入到晶体管的导电沟道，以提升晶体管的导电沟道内载流子迁移率。

PMOS晶体管中空穴的平均迁移率比NMOS晶体管中电子的平均迁移率低三倍，因此提高PMOS导电沟道内的空穴迁移率成为提高半导体器件载流子迁移率的关键。目前，通常在PMOS晶体管的沟道区中嵌入应变硅层（例如SiGe），以对沟道区施加适当的压应力，进而提高空穴的迁移率。

如图1至3中示出了一种嵌入有应变硅层的PMOS晶体管的制备方法，该方法通常包括以下步骤：首先，在P型衬底10′中形成隔离沟槽20′和栅极30′，进而形成如图1所示的基体结构；然后，在栅极30′和与其相邻的隔离沟槽20′之间的衬底10′上形成凹槽40′，进而形成如图2所示的基体结构；最后，在凹槽40′中填充形成应变硅层50′（比如SiGe），进而形成如图3所示的基体结构。

在上述PMOS晶体管的制作方法中，通常采用选择性外延工艺将SiGe沉积在凹槽中。然而，与凹槽相邻的隔离沟槽结构通常高于衬底的上表面，隔离沟槽结构的存在会妨碍SiGe层的沉积，使得所形成的SiGe层产生缺陷，例如气孔等，进而影响PMOS晶体管的性能。目前，尚没有解决上述问题的有效方法。

发明内容

本申请旨在提供一种PMOS晶体管、其制作方法及半导体器件，以提高所嵌入的应变硅层的质量。

为了实现上述目的，本申请提供了一种PMOS晶体管的制作方法，该制作方法包括：提供衬底；在衬底中欲形成栅极的位置两侧分别形成应变硅层；在衬底中各应变硅层远离欲形成栅极的位置的一侧形成隔离沟槽；在衬底上欲形成栅极的位置形成栅极。

进一步地，在本申请上述的PMOS晶体管的制作方法中，形成应变硅层的步骤包括：在衬底中欲形成栅极的位置两侧分别形成凹槽；以及在各凹槽中填充形成SiGe层，形成应变硅层。

进一步地，在本申请上述的PMOS晶体管的制作方法中，形成凹槽的步骤包括：在衬底上依次形成氧化物层、硬掩膜层和光刻胶层；光刻光刻胶层，在光刻胶层中对应于欲形成上述凹槽的位置形成开口；以及沿开口向下刻蚀硬掩膜层、氧化物层和衬底，形成”U”形或“球”形的凹槽。

进一步地，在本申请上述的PMOS晶体管的制作方法中，形成上述凹槽的步骤进一步包括：对”U”形或“球”形的凹槽进行湿法刻蚀，形成“∑”形的凹槽。

进一步地，在本申请上述的PMOS晶体管的制作方法中，在湿法刻蚀的步骤中，以四甲基氢氧化铵溶液作为刻蚀液，其中四甲基氢氧化铵的体积含量为1%～5%，优选为2.38%，湿法刻蚀的温度为25～70℃，时间为30～120s。

进一步地，在本申请上述的PMOS晶体管的制作方法中，在凹槽中填充形成SiGe层，形成应变硅层的步骤包括：在凹槽内壁表面生长SiGe种子层；在SiGe种子层表面生长SiGe外延层，SiGe外延层的上表面等于或低于衬底的上表面；以及在SiGe外延层上生长Si盖层，Si盖层的上表面高于衬底的上表面。

进一步地，在本申请上述的PMOS晶体管的制作方法中，该制作方法还包括：在形成隔离沟槽前，先对应变硅层进行P型离子掺杂或P型离子注入；或者在形成栅极之后，对应变硅层进行P型离子注入。

进一步地，在本申请上述的PMOS晶体管的制作方法中，在形成隔离沟槽前，先对应变硅层进行P型离子掺杂或P型离子注入的方式包括：在形成应变硅层的过程中，通入P型离子的前驱体进行原位掺杂；或者在形成所述应变硅层后，对应变硅层进行P型离子注入。

进一步地，在本申请上述的PMOS晶体管的制作方法中，应变硅层的上表面高于衬底的上表面，应变硅层的高度为隔离沟槽深度的1/～1/3。

本申请的另一方面在于提供了一种PMOS晶体管，该PMOS晶体管采用本申请提供的PMOS晶体管的制作方法制作而成。

本申请还提供了一种半导体器件，包括衬底，多组设置于衬底中的P阱和N阱，设置于各组N阱中的PMOS晶体管，以及设置于各组P阱中的NMOS晶体管，其中至少一个PMOS晶体管的由本申请提供的PMOS晶体管的制作方法制作而成。

应用本申请所提供的PMOS晶体管制作方法，先在衬底中欲形成栅极位置的两侧形成应变硅层，然后再形成隔离沟槽和栅极。由于应变硅层的制作早于隔离沟槽的制作，因此避免了因隔离沟槽结构对制作应变硅层的妨碍作用所导致的缺陷的形成，提高了制作的应变硅层的质量，进而使得通过该制备方法得到的PMOS晶体管及具有该PMOS晶体管的半导体器件性能得以提高。

附图说明

构成本申请的一部分的说明书附图用来提供对本申请的进一步理解，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：

图1示出了现有PMOS晶体管的制作方法中，在衬底中形成隔离沟槽和栅极后的基体剖面结构示意图；

图2示出了刻蚀图1所示栅极和与其相邻的隔离沟槽之间的衬底形成凹槽后的基体剖面结构示意图；

图3示出了在图2所示凹槽中填充形成应变硅层后的基体剖面结构示意图；

图4示出了根据本申请所提供的PMOS晶体管制作方法的流程示意图；

图5示出了根据本申请一种实施方式所提供的PMOS晶体管制作方法，提供P型衬底后的基体剖面结构示意图；

图6示出了在图5所示衬底中欲形成栅极的位置的两侧形成应变硅层后的基体剖面结构示意图；

图6-1示出了在图5所示衬底上依次形成氧化物层、硬掩膜层和光刻胶层后的基体剖面结构示意图；

图6-2示出了光刻图6-1所示光刻胶层形成开口后的基体剖面结构示意图；

图6-3示出了沿图6-2所示开口向下刻蚀所述硬掩膜层、氧化物层和衬底，形成”U”形或”球”形的凹槽后的基体剖面结构示意图；

图6-4示出了刻蚀图6-3所示”U”形或”球”形的凹槽，形成“Σ”形的凹槽后的基体剖面结构示意图；

图6-5示出了在图6-4所示凹槽中形成SiGe种子层后的基体剖面结构示意图；

图6-6示出了在图6-5所示SiGe种子层上形成SiGe外延层后的基体剖面结构示意图；

图6-7示出了在图6-6所示SiGe外延层上形成Si盖层形成应变硅层后的基体剖面结构示意图；

图7示出了在衬底的应变硅层远离欲形成栅极位置的一侧形成隔离沟槽后的基体剖面结构示意图；以及

图8示出了在衬底上欲形成栅极位置形成栅极后的基体剖面结构示意图。

具体实施方式

需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本申请。

需要注意的是，这里所使用的术语仅是为了描述具体实施方式，而非意图限制根据本申请的示例性实施方式。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式，此外，还应当理解的是，当在本说明书中使用属于“包含”和/或“包括”时，其指明存在特征、步骤、操作、器件、组件和/或它们的组合。

为了便于描述，在这里可以使用空间相对术语，如“在……之上”、“在……上方”、“在……上表面”、“上面的”等，用来描述如在图中所示的一个器件或特征与其他器件或特征的空间位置关系。应当理解的是，空间相对术语旨在包含除了器件在图中所描述的方位之外的在使用或操作中的不同方位。例如，如果附图中的器件被倒置，则描述为“在其他器件或构造上方”或“在其他器件或构造之上”的器件之后将被定位为“在其他器件或构造下方”或“在其他器件或构造之下”。因而，示例性术语“在……上方”可以包括“在……上方”和“在……下方”两种方位。该器件也可以其他不同方式定位（旋转90度或处于其他方位），并且对这里所使用的空间相对描述作出相应解释。

正如背景技术中所介绍的，在现有PMOS晶体管的制作方法中，与凹槽相邻的隔离沟槽结构的存在会妨碍SiGe层的沉积，进而影响PMOS晶体管的性能。为了解决这一技术问题，本申请的申请人提供了一种PMOS晶体管的制作方法。如图4所示，该制作方法包括：提供P型的衬底；在衬底中欲形成栅极的位置的两侧分别形成应变硅层；在衬底中各应变硅层远离欲形成栅极的位置的一侧形成隔离沟槽；在衬底上欲形成栅极的位置形成栅极。由于应变硅层的制作早于隔离沟槽的制作，因此避免了因隔离沟槽结构对制作应变硅层的妨碍作用所导致的缺陷的形成，提高了制作的应变硅层的质量，进而使得通过该制备方法得到的PMOS晶体管及具有该PMOS晶体管的半导体器件性能得以提高。

下面将更详细地描述根据本申请的示例性实施方式。然而，这些示例性实施方式可以由多种不同的形式来实施，并且不应当被解释为只限于这里所阐述的实施方式。应当理解的是，提供这些实施方式是为了使得本申请的公开彻底且完整，并且将这些示例性实施方式的构思充分传达给本领域普通技术人员，在附图中，为了清楚起见，扩大了层和区域的厚度，并且使用相同的附图标记表示相同的器件，因而将省略对它们的描述。

图5至图8示出了按照本申请实施方式所提供的PMOS晶体管制作方法，经过各个步骤后得到的基体剖面结构示意图。下面将结合图5至图8，进一步说明本申请所提供的PMOS晶体管的制作方法。

首先，提供如图5所示的衬底10。其中，衬底10可以为单晶硅、绝缘体上硅（SOI）或锗硅（SiGe）等，且衬底10为P型，或在衬底10中形成有N阱。作为示例，在本实施例中，衬底10选用P型的单晶硅材料构成。

之后，在衬底10中欲形成栅极的位置两侧分别形成应变硅层50，进而形成如图6所示的基体结构。其中，应变硅层50可以形成在欲形成栅极位置的两侧的衬底10表面，也可以形成在欲形成栅极位置的两侧的衬底10内部。在本申请的一种优选实施方式中，形成应变硅层50的步骤包括：在衬底10中欲形成栅极的位置两侧分别形成凹槽40，然后在凹槽40中填充形成SiGe层，形成应变硅层50，进而形成如图6所示的基体结构。

在上述形成应变硅层50的步骤中，形成凹槽40的步骤采用常规方法即可，在一种优选方式中形成凹槽40的步骤包括：在衬底10上依次形成氧化物层61、硬掩膜层62和光刻胶层63，进而形成如图6-1所示的基体结构；光刻光刻胶层63，在光刻胶层63中对应于欲形成凹槽40的位置形成开口64，进而形成如图6-2所示的基体结构；然后沿开口64向下刻蚀硬掩膜层62、氧化物层61和衬底10，形成”U”形或”球”形的的凹槽40，进而形成如图6-3所示的基体结构。其中，“U”形或“球”形的凹槽40的深度可以根据所期望的源区/漏区的深度来确定，例如可以在30～60nm之间。刻蚀的工艺可以为干法刻蚀，优选为反应离子刻蚀，本领域的技术人员可以根据实际工艺需求设置干法刻蚀的工艺参数。

在本申请的一种优选实施方式中，形成上述凹槽40的步骤包括：在形成上述“U”型或“球”型的凹槽40后，进一步对“U型”或“球”型的凹槽40进行湿法刻蚀，形成“Σ”形的凹槽40，进而形成如图6-4所示的基体结构。其中，“Σ”形的凹槽40又可以被被称为钻石型或σ型的凹槽。众所周知，湿法蚀刻是具有晶向选择性的蚀刻方法。例如，在<111>晶向上的蚀刻速度可以小于在其它晶向上的蚀刻速度。由此，该湿法蚀刻将停止在(111)晶面和晶面上，从而形成“Σ”形凹槽40，该“Σ”凹槽40能够与后续形成于“Σ”凹槽40中应变硅层50形成紧密的结合界面，进而有利于提高PMOS晶体管的稳定性。在本申请的一种优选实施方式中，以四甲基氢氧化铵溶液作为刻蚀液，其中四甲基氢氧化铵的体积含量为1%～5%，优选为2.38%，湿法刻蚀的温度为25～70℃，时间为30～120s。湿法刻蚀的刻蚀液还可以为其他试剂，比如氨水，本领域的技术人员可以根据实际工艺需求选择刻蚀液的种类及刻蚀的工艺条件。需要注意的是，凹槽40的形状不限于上述形状，其它形状的凹槽也适用于本发明。

在上述形成应变硅层50的步骤中，在凹槽40中填充形成SiGe层形成应变硅层50的步骤采用常规方法即可。由于Si和Ge具有相同的晶体结构，Ge的晶格常数(0.566nm)比Si(0.543nm)略大，所以Si和Ge可以相互固溶形成SiGe。通过在凹槽40中填充形成的SiGe层会在PMOS晶体管的导电沟道内引入压缩型应力，进而提高PMOS晶体管的空穴载流子的迁移率。在一种优选实施方式中，在凹槽40中填充形成SiGe层形成应变硅层50的步骤包括：在凹槽40内壁表面生长SiGe种子层51，进而形成图6-5中所示的基体结构。在SiGe种子层表面生长SiGe外延层52，SiGe外延层的上表面等于或低于衬底10的上表面，进而形成如图6-6中所示的基体结构，优选该SiGe外延层52中SiGe浓度高于种子层51；以及在SiGe外延层上生长Si盖层53，Si盖层的上表面高于衬底10的上表面，形成应变硅层50，进而形成如图6-7中所示的基体结构，该图6-7与上述图6相同，仅是将应变硅层50根据制备工艺分为SiGe种子层51、SiGe外延层52和Si盖层53，在图6-7中所示的基体结构的基础上去除氧化物层61、硬掩膜层62，即可得到图6中所示的基体结构。

在上述形成SiGe层的步骤中，SiGe种子层51中Ge含量低于后续步骤中形成的SiGe外延层52中的Ge含量。Ge含量较小的SiGe种子层51的晶格常数更接近衬底10材料的晶格常数，因此SiGe种子层51可以作为Ge含量较大的SiGe外延层52的缓冲层，有利于得到高质量的SiGe外延层52。生长SiGe种子层51的方法包括但不限于采用选择性外延工艺，当采用择性外延工艺生长SiGe种子层51时，一种可选的实施方式中，外延生长SiGe种子层51的工艺参数为：二氯硅烷或者硅烷的流量为20～100sccm，锗烷的流量为10～20sccm，氯化氢的流量为40～200sccm，氢气的流量为20～40sccm，反应腔室内的温度为500～750℃，反应腔室内的压强为50～200Pa。需要注意的是，本步骤并不是形成应变硅层50的必要步骤，也可以省略该步骤。

上述生长SiGe外延层52的步骤中，SiGe外延层52的制作通常采用选择性外延工艺。所谓选择性外延工艺是指将SiGe外延层52仅沉积在凹槽40中露出的硅衬底10表面(或者SiGe种子层51表面)，而在衬底10的其他部位没有形核或生长SiGe。在SiGe外延层52的选择性外延生长步骤中，反应气体包括沉积气体和刻蚀气体两部分，通过调节作为沉积气体的硅烷和锗烷混合气体与作为刻蚀气体的氯化氢气体的流量比例，实现对局部单向应变的精确控制，使得SiGe沉积在凹槽40中，而不会在衬底10其他部位上沉积。在本申请的一种可选的实施方式中，生长上述SiGe外延层52的工艺参数为：二氯硅烷或者硅烷的流量为20～100sccm，锗烷的流量为20～50sccm，氯化氢的流量为40～200sccm，氢气的流量为20～40sccm，反应腔室内的温度为500～750℃，反应腔室内的压强为50～200Pa。需要注意的是，生长上述SiGe外延层52的过程中，可以一次完成SiGe外延层52的生长，也可以分多次步骤完成SiGe外延层52的生长。

上述生长Si盖层53的步骤中，Si盖层53的作用是在衬底10上形成高质量的硅晶格结构，以利于后续在Si盖层53上方生长金属硅化物阻挡层。上述形成的应变硅层50的上表面高于衬底10的上表面，应变硅层50的高度为隔离沟槽20深度的1/10～1/3。具有上述结构的应变硅层50能在PMOS晶体管的导电沟道内引入合适的压缩型应力，进而提高PMOS晶体管的空穴载流子的迁移率。

在凹槽40表面生长SiGe种子层的步骤之前，还可以对衬底10进行预处理，以去除衬底10表面的氧化层以及杂质，进而获得洁净的衬底表面。上述预处理可以采用通入氢气并烘烤的方法，上述工艺为本领域现有技术，在此不再赘述。

完成在衬底10中欲形成栅极的位置的两侧分别形成应变硅层50的步骤之后，在衬底10中各应变硅层远离欲形成栅极的位置的一侧形成隔离沟槽20，进而形成如图7所示的基体结构。衬底10上会同时制作成百上千个器件，为了每个器件能够独立于其他器件工作，使各器件之间互不干扰，因此需要在衬底10中形成隔离沟槽。上述形成隔离沟槽的方法为本领域现有技术，在此不再赘述。

完成在衬底10中应变硅层50远离欲形成栅极的位置的一侧形成隔离沟槽20的步骤之后，就可以在衬底10上的欲形成栅极的位置形成栅极30，进而形成如图8所示的基体结构。上述栅极30可以包括依次层叠的栅极介电层、栅极材料层和栅极金属层。其中，栅极介电层包括但不限于采用氧化物层，例如二氧化硅层；栅极材料层包括但不限于采用多晶硅层、金属层、导电性金属氮化物层、导电性金属氧化物层和金属硅化物层中；栅极金属层包括但不限于采用钨、镍或钛。本领域的技术人员可以根据实际工艺需求，选择形成上述栅极的结构及工艺。

在上述PMOS晶体管的制作方法中还包括对应变硅层50进行P型离子掺杂或P型离子注入的步骤，该步骤可以采取在形成隔离沟槽20前，先对应变硅层50进行P型离子掺杂或P型离子注入的方式，或者在形成栅极30的步骤之后，对应变硅层50进行P型离子注入的方式，这两种方式都可以形成相应的源漏极。

其中在形成隔离沟槽20前，先对应变硅层50进行P型离子掺杂或P型离子注入的方式还可以根据实际情况分为：在形成应变硅层50的过程中，通入P型离子的前驱体进行原位掺杂；或者在形成应变硅层50后，对应变硅层50进行P型离子注入两种方式。当采用原位掺杂时，一种可选的实施方式中，在生长应变硅层50的同时通入乙硼烷气体，乙硼烷的流量为20～200sccm，B离子的掺杂量为5×10¹⁴～2×10¹⁵atom/cm³。当采用离子注入时，一种可选的实施方式中，在形成上述应变硅层50后，以B₂H₆或BF₃作为B离子前驱体，Ar作为载体，B₂H₆或BF₃的流量为100～200sccm，Ar的流量为500～200sccm，射频功率200～1000W，腔室内的气压为2～10mTorr，B离子的掺杂量为5×10¹⁴～2×10¹⁵atom/cm³。

同时，在形成栅极30的步骤之后，对应变硅层50进行P型离子注入的方式下，一种可选实施方式中，注入离子为B⁺或者BF²⁺，注入剂量为1×10¹⁵～2×10¹⁵atom/cm³，注入离子的能量为1～8KeV。

同时，本申请还提供一种PMOS晶体管，该PMOS晶体管是本申请所述的PMOS晶体管的制作方法制作而成的。该PMOS晶体管中应变硅层的制作早于隔离沟槽的制作，因此避免了因隔离沟槽结构对制作应变硅层的妨碍作用所导致的缺陷的形成，提高了制作的应变硅层的质量，进而使得通过该制备方法得到的PMOS晶体管及具有该PMOS晶体管的半导体器件性能得以提高。

本申请还提供了一种半导体器件，包括衬底，多组设置于衬底中的P阱和N阱，设置于各组N阱中的PMOS晶体管，以及设置于各组P阱中的NMOS晶体管，其中至少一个PMOS晶体管的由本申请提供的PMOS晶体管的制作方法制作而成。该半导体器件中至少一个PMOS晶体管的性能得到了提高，进而使得半导体器件的性能得到提高。

从以上的描述中，可以看出，本申请上述的实施例实现了如下技术效果：先在衬底中欲形成栅极位置的两侧形成应变硅层，然后再形成隔离沟槽和栅极。由于应变硅层的制作早于隔离沟槽的制作，因此避免了因隔离沟槽结构对制作应变硅层的妨碍作用所导致的缺陷的形成，提高了制作的应变硅层的质量，进而使得通过该制备方法得到的PMOS晶体管及具有该PMOS晶体管的半导体器件性能得以提高。

以上所述仅为本申请的优选实施例而已，并不用于限制本申请，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

Claims (10)

1.一种PMOS晶体管的制作方法，其特征在于，所述制作方法包括：

提供衬底；

在所述衬底中欲形成栅极的位置两侧分别形成应变硅层；

在所述衬底中各所述应变硅层远离所述欲形成栅极的位置的一侧形成隔离沟槽；

在所述衬底上欲形成栅极的位置形成栅极；

形成所述应变硅层的步骤包括：

在所述衬底中欲形成栅极的位置两侧分别形成凹槽；以及

在各所述凹槽中填充形成SiGe层，形成所述应变硅层；所述应变硅层的上表面高于所述衬底的上表面，所述应变硅层的高度为所述隔离沟槽深度的1/10～1/3。

2.根据权利要求1所述的制作方法，其特征在于，形成所述凹槽的步骤包括：

在所述衬底上依次形成氧化物层、硬掩膜层和光刻胶层；

光刻所述光刻胶层，在所述光刻胶层中对应于欲形成所述凹槽的位置形成开口；以及沿所述开口向下刻蚀所述硬掩膜层、氧化物层和衬底，形成”U”形或“球”形的所述凹槽。

3.根据权利要求2所述的制作方法，其特征在于，形成所述凹槽的步骤进一步包括：

对所述”U”形或“球”形的所述凹槽进行湿法刻蚀，形成“∑”形的所述凹槽。

4.根据权利要求3所述的制作方法，其特征在于，在所述湿法刻蚀的步骤中，以四甲基氢氧化铵溶液作为刻蚀液，其中四甲基氢氧化铵的体积含量为1％～5％，所述湿法刻蚀的温度为25～70℃，时间为30～120s。

5.根据权利要求4所述的制作方法，其特征在于，所述四甲基氢氧化铵的体积含量为2.38％。

6.根据权利要求1所述的制作方法，其特征在于，在所述凹槽中填充形成SiGe层，形成所述应变硅层的步骤包括：

在所述凹槽内壁表面生长SiGe种子层；

在所述SiGe种子层表面生长SiGe外延层，所述SiGe外延层的上表面等于或低于所述衬底的上表面；以及

在所述SiGe外延层上生长Si盖层，所述Si盖层的上表面高于所述衬底的上表面。

7.根据权利要求1所述的制作方法，其特征在于，所述制作方法还包括：

在形成所述隔离沟槽前，先对所述应变硅层进行P型离子掺杂或P型离子注入；或者在形成所述栅极之后，对所述应变硅层进行P型离子注入。

8.根据权利要求7所述的制作方法，其特征在于，在形成所述隔离沟槽前，先对所述应变硅层进行P型离子掺杂或P型离子注入的方式包括：

在形成所述应变硅层的过程中，通入P型离子的前驱体进行原位掺杂；或者在形成所述应变硅层后，对应变硅层进行P型离子注入。

9.一种PMOS晶体管，其特征在于，所述PMOS晶体管是采用权利要求1至8中任一项所述的制作方法制作而成。

10.一种半导体器件，包括衬底，多组设置于所述衬底中的P阱和N阱，设置于各组所述N阱中的PMOS晶体管，以及设置于各组所述P阱中的NMOS晶体管，其特征在于，至少一个PMOS晶体管的由权利要求1至8中任一项所述的制作方法制作而成。