CN104934306A - 一种半导体器件间隙壁的制造方法 - Google Patents

一种半导体器件间隙壁的制造方法 Download PDF

Info

Publication number
CN104934306A
CN104934306A CN201410100513.XA CN201410100513A CN104934306A CN 104934306 A CN104934306 A CN 104934306A CN 201410100513 A CN201410100513 A CN 201410100513A CN 104934306 A CN104934306 A CN 104934306A
Authority
CN
China
Prior art keywords
oxide layer
manufacture method
clearance wall
semiconductor apparatus
oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410100513.XA
Other languages
English (en)
Other versions
CN104934306B (zh
Inventor
陈应杰
施平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201410100513.XA priority Critical patent/CN104934306B/zh
Publication of CN104934306A publication Critical patent/CN104934306A/zh
Application granted granted Critical
Publication of CN104934306B publication Critical patent/CN104934306B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Weting (AREA)
  • Semiconductor Memories (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明提供一种半导体器件间隙壁的制造方法，所述方法至少包括：在衬底上形成栅极结构；在所述栅极结构表面依次形成第一氧化层和第二氧化层；对所述第二氧化层进行干法刻蚀，直至所述第二氧化层成为一薄膜；对所述残留的第二氧化层和所述第一氧化层进行湿法刻蚀，以保留所述栅极结构两侧壁的第二氧化层和第一氧化层，并曝露出所述第一氧化层。本发明形成间隙壁的方法使得栅极结构顶表面和边缘残留的第一氧化层的厚度较为均匀，有效地保障了半导体器件的电学性能和运行速度，提高了半导体器件的成品率。

Description

一种半导体器件间隙壁的制造方法
技术领域
本发明涉及半导体制造工艺，特别涉及一种半导体器件间隙壁的制造方法。
背景技术
目前，随着半导体集成电路的持续发展，在进入超大规模集成电路的制程后，为了使集成电路的设计可符合高集成度的要求，芯片中所含有的元件数量不断增加，元件的尺寸也因集成度的提升而不断地缩小，目前已经制造出具有32nm甚至更小线宽的半导体器件。
然而无论元件尺寸如何缩小，在半导体器件的各个元件之间仍必须设置绝缘物或隔离物，并且在确保良好隔离效果的情况下尽量缩小隔离物的区域，以容纳更多的元件。典型的隔离物为间隙壁（Spacer），其是一种由绝缘材料形成在栅极（字符线）周围的基底上，用来避免栅极与源极/漏极导通而造成漏电流的绝缘元件。
现有技术的制作多晶硅间隙壁的方法如图1A所示，其是在衬底1上形成多晶硅栅极2，在该栅极表面形成一层氧化层3，该氧化层3通常为氧化硅，因为氧化硅性质非常稳定且不易于和其他气体或物质反应，绝缘性能高，保型性好。此后，如图1B所示，通过干法刻蚀制程对氧化层3进行刻蚀，利用多晶硅栅极2和衬底1的高度差，去除衬底1表面大部分的氧化层3，仅保留多晶硅栅极2侧壁的氧化层，以形成栅极间隙壁。所述栅极间隙壁在后续作为源漏自对准注入的掩膜。
但是上述干法刻蚀制程会造成栅极顶表面和边缘的厚度不均匀，影响了半导体器件的电学性能和运行速度，从而造成成品率下降，因此，目前急需一种解决栅极顶表面和边缘厚度不均匀的有效方法。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种半导体器件间隙壁的制造方法，用于解决现有技术中栅极顶表面和边缘的厚度不均匀的问题。
为实现上述目的及其他相关目的，本发明提供一种半导体器件间隙壁的制造方法，所述半导体器件间隙壁的制造方法至少包括：
在衬底上形成栅极结构；
在所述栅极结构表面依次形成第一氧化层和第二氧化层；
对所述第二氧化层进行干法刻蚀，直至所述第二氧化层成为一薄膜；
对所述残留的第二氧化层和所述第一氧化层进行湿法刻蚀，以保留所述栅极结构两侧壁的第二氧化层和第一氧化层，并曝露出所述第一氧化层。
优选地，所述第一氧化层的厚度小于所述第二氧化层的厚度。
优选地，在所述湿法刻蚀过程中，所述第二氧化层的刻蚀速率高于所述第一氧化层的刻蚀速率。
优选地，使用700℃～800℃温度的氧化物形成所述第一氧化层。
优选地，使用四甲基硅烷形成所述第二氧化层。
优选地，所述第一氧化层和所述第二氧化层为氧化硅，且所述第一氧化层的密度高于所述第二氧化层的密度。
优选地，所述第一氧化层和所述第二氧化层为氮化硅，且所述第一氧化层的密度高于所述第二氧化层的密度。
优选地，所述栅极结构包括栅氧化层和栅极。
优选地，所述栅极的材料选自多晶硅、非晶多晶硅、掺杂多晶硅及多晶锗化硅中的其中至少一种。
优选地，所述栅氧化层的材料选自氧化硅、氮化硅或氮氧化硅中的其中至少一种。
优选地，使用含氟气体进行干法刻蚀。
优选地，使用氢氟酸溶液进行湿法刻蚀。
如上所述，本发明的半导体器件间隙壁的制造方法，具有以下有益效果：
现有技术采用一层氧化层，通过干法刻蚀去除所述氧化层，而本发明通过在栅极结构上沉积两层材料相同、密度不同的氧化层（第一氧化层和第二氧化层），先利用第一氧化层和第二氧化层密度不同的特点通过干法刻蚀去除大部分第二氧化层，使得刻蚀止于第一氧化层，再利用在湿法刻蚀制程中第二氧化层的刻蚀速率高于所述第一氧化层的刻蚀速率的特点将大部分的第一氧化层和第二氧化层去除，仅保留栅极结构两侧的第一氧化层和第二氧化层和栅极结构顶表面和边缘的第一氧化层。由于第一氧化层在干法刻蚀阶段未被刻蚀，仅在湿法刻蚀阶段被刻蚀，使得栅极结构顶表面和边缘残留的第一氧化层的厚度较为均匀，有效地保障了半导体器件的电学性能和运行速度，提高了半导体器件的成品率。
附图说明
图1A-1B显示为现有技术中的半导体器件间隙壁的制造方法的示意图。
图2显示为本发明的半导体器件间隙壁的制造方法的流程图。
图3A-3D显示为本发明的半导体器件间隙壁的制造方法各步骤的示意图。
元件标号说明
1       衬底
2       栅极
3       氧化层
200     衬底
210     栅极结构
211     栅氧化层
212     栅极
220     第一氧化层
230     第二氧化层
S1～S4  步骤
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
虽然下文以MOS晶体管为例来说明本发明所述的方法，然而，本领域技术人员应当理解，该方法及使用该方法形成的间隙壁可应用于任何MOS晶体管及MOSEFT。
请参阅图2以及图3A-3D所示的本发明半导体器件间隙壁的制造方法的示意图。
所述半导体器件间隙壁的制造方法至少包括：
步骤S1：在衬底200上形成栅极结构210。
请参照图3A，先提供衬底200，衬底200上已形成栅极结构210，所述栅极结构210包括栅氧化层211和栅极212。衬底200包括但不限于下述材料中的至少一种：例如硅、绝缘体上硅（Silicon On Insulator，SOI）、绝缘体上层叠硅（Stacked Silicon On Insulator，SSOI）、绝缘体上层叠锗化硅（Stacked SiGe On Insulator，S-SiGeOI）、绝缘体上锗化硅（SiGe OnInsulator，SiGeOI）以及绝缘体上锗（Ge On Insulator，GeOI）。
栅氧化层211可通过常用的工艺，例如热氧化法、氮化、溅射沉积或化学气相沉积法形成。所述栅氧化层211的材料选自氧化硅（SiO2）、氮化硅（SixNy）、氮氧化硅（SixOyNz）或高介电常数的介电材料中的其中至少一种。栅极212可通过例如化学气相沉积、磁控溅射等常用的沉积、溅射工艺形成。所述栅极212的材料选自多晶硅、非晶多晶硅、掺杂多晶硅及多晶锗化硅中的其中至少一种。
步骤S2：在所述栅极结构210表面依次形成第一氧化层220和第二氧化层230。
请参照图3B，第一氧化层220和第二氧化层230的形成方法优选采用化学气相沉积工艺，例如等离子体增强化学气相沉积（PECVD）或低压化学气相沉积（LPCVD）。优选地，使用700℃～800℃温度的高温氧化物形成所述第一氧化层220。所述高温氧化物为氧化硅或氮化硅。优选地，使用四甲基硅烷和/或双（叔丁基氨基）硅烷（BTBAS）及氧源形成所述第二氧化层230，其中，氧源以臭氧或氧气和臭氧的混合物为佳，也可以是其他形式的氧化硅。也可利用热炉管或快速加热退火形成第一氧化层220和第二氧化层230，退火温度以800℃到1100℃为佳。
由于本发明在后续步骤中先采用干法刻蚀，后采用湿法刻蚀，为了提高整体刻蚀的效率，所述第一氧化层220的厚度小于所述第二氧化层230的厚度。第一氧化层220的厚度基于待形成的栅极间隙壁的有效长度而定，并且在满足分布均匀性的前提下越薄越好。
优选地，所述第一氧化层（220）和所述第二氧化层（230）为氧化硅，且所述第一氧化层（220）的密度高于所述第二氧化层（230）的密度。
优选地，所述第一氧化层（220）和所述第二氧化层（230）为氮化硅，且所述第一氧化层（220）的密度高于所述第二氧化层（230）。
需要说明的是，为了使成品晶圆的各项电学指标，例如电阻维持在规定的范围内，所述第一氧化层220和所述第二氧化层230所采用的材料需相同，并且所述第一氧化层220的密度高于第二氧化层230的密度。当所述第一氧化层220为高密度氧化硅时，所述第二氧化层230为低密度氧化硅。当所述第一氧化层220为高密度氮化硅时，所述第二氧化层230为低密度氮化硅。若第一氧化层220和所述第二氧化层230的材料不一致，很容易造成各个成品晶圆之间的电学性能差异较大。
步骤S3：对所述第二氧化层230进行干法刻蚀，直至所述第二氧化层230成为一薄膜。
如图3C所示，将所述第二氧化层230刻蚀为一薄膜，该薄膜覆盖于栅极结构210的上表面和两个栅极间的厚度小于栅极结构210两侧的厚度。由于第一氧化层220的密度高于第二氧化层230的密度，第一氧化层220作为干法刻蚀的止刻层。
需要说明的是，所述干法刻蚀可以采用等离子体刻蚀或采用单一或复合射频电场进行反应离子刻蚀（RIE）等方法，刻蚀气体可采用含氟气体，例如包含碳氟化物和惰性气体的含氟气体，所述碳氟化物典型地为CF4、CHF3、C2F6等，优选的惰性气体为氩气或氦气。碳氟化物为主要的刻蚀气体。碳氟化物的流速为50-500sccm，惰性气体的流速为500-1000sccm，流速较大的惰性气体可以起到稀释碳氟化物的作用。
步骤S4：对所述残留的第二氧化层230和所述第一氧化层220进行湿法刻蚀，以保留所述栅极结构两侧壁的第二氧化层230和第一氧化层220，并曝露出所述第一氧化层220。
如图3D所示，湿法刻蚀可以采用氢氟酸溶液（HF）溶液，例如可以为稀释的氢氟酸或氢氟酸的缓冲腐蚀液（HF+NH4F）。以氢氟酸的缓冲腐蚀液为例，可以选用NH4F∶HF质量比为15∶1～100∶1的腐蚀液。使用氢氟酸的缓冲腐蚀液进行湿法刻蚀的时间根据腐蚀液对残留的第二氧化层230和所述第一氧化层220的腐蚀速率和残留的第二氧化层230和所述第一氧化层220的厚度而定。在所述湿法刻蚀过程中，所述第二氧化层230的刻蚀速率高于所述第一氧化层220的刻蚀速率，所述第一氧化层220的刻蚀速率较低有利于避免过度蚀刻栅极结构210。
湿法刻蚀结束后，所述栅极结构两侧壁的第一氧化层220和第二氧化层230由于厚度较大，仍有部分残留在栅极结构的两侧壁上，形成间隙壁，位于栅极结构210顶表面和边缘（两个栅极结构210之间的区域或栅极结构210与其他元件之间的区域）的第一氧化层220曝露出来，并且厚度比较均匀。
为保证后续形成MOS器件的源/漏区的离子注入能够顺利进行，在通过所述湿法刻蚀曝露出衬底200表面的第一氧化层220，还可以采用一定量的过刻蚀以部分腐蚀多晶硅栅极两侧的第一氧化层220和第二氧化层230，避免第一氧化层220和第二氧化层230过厚阻挡形成源/漏区的离子注入。当然，所述过刻蚀也不能过量，以保证剩余一定厚度的第一氧化层220和第二氧化层230作为源/漏区的离子注入的缓冲层，避免产生沟道效应。
具有根据如上所述实施例制造的间隙壁的半导体器件可应用于多种集成电路（IC）中，例如存储器电路，如随机存储器（RAM）、动态随机存储器（DRAM）、同步动态随机存储器（SDRAM）、静态随机存储器（SRAM）、只读存储器（ROM）等。所述集成电路还可以是逻辑器件，例如可编程逻辑阵列（PLA）、专用集成电路（ASIC）、合并式DRAM逻辑集成电路（掩埋式DRAM）或任意其他电路器件。本发明的IC芯片可用于电子产品，例如个人计算机，便携式计算机、游戏机、蜂窝式电话、个人数字助理、摄像机、数码相机、手机等。
综上所述，本发明的半导体器件间隙壁的制造方法具有以下优点：
现有技术采用一层氧化层，通过干法刻蚀去除所述氧化层，而本发明通过在栅极结构上沉积两层材料相同、密度不同的氧化层（第一氧化层和第二氧化层），先利用第一氧化层和第二氧化层密度不同的特点通过干法刻蚀去除大部分第二氧化层，使得刻蚀止于第一氧化层，再利用在湿法刻蚀制程中第二氧化层的刻蚀速率高于所述第一氧化层的刻蚀速率的特点将大部分的第一氧化层和第二氧化层去除，仅保留栅极结构两侧的第一氧化层和第二氧化层和栅极结构顶表面和边缘的第一氧化层。由于第一氧化层在干法刻蚀阶段未被刻蚀，仅在湿法刻蚀阶段被刻蚀，使得栅极结构顶表面和边缘残留的第一氧化层的厚度较为均匀，有效地保障了半导体器件的电学性能和运行速度，提高了半导体器件的成品率。
所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (12)

1.一种半导体器件间隙壁的制造方法，其特征在于，所述半导体器件间隙壁的制造方法至少包括：
在衬底上形成栅极结构；
在所述栅极结构表面依次形成第一氧化层和第二氧化层；
对所述第二氧化层进行干法刻蚀，直至所述第二氧化层成为一薄膜；
对所述残留的第二氧化层和所述第一氧化层进行湿法刻蚀，以保留所述栅极结构两侧壁的第二氧化层和第一氧化层，并曝露出所述第一氧化层。
2.根据权利要求1所述的半导体器件间隙壁的制造方法，其特征在于：所述第一氧化层的厚度小于所述第二氧化层的厚度。
3.根据权利要求1所述的半导体器件间隙壁的制造方法，其特征在于：在所述湿法刻蚀过程中，所述第二氧化层的刻蚀速率高于所述第一氧化层的刻蚀速率。
4.根据权利要求1至3所述的半导体器件间隙壁的制造方法，其特征在于：使用700℃～800℃温度的氧化物形成所述第一氧化层。
5.根据权利要求1至3所述的半导体器件间隙壁的制造方法，其特征在于：使用四甲基硅烷形成所述第二氧化层。
6.根据权利要求4或5所述的半导体器件间隙壁的制造方法，其特征在于：所述第一氧化层和所述第二氧化层为氧化硅，且所述第一氧化层的密度高于所述第二氧化层的密度。
7.根据权利要求4或5所述的半导体器件间隙壁的制造方法，其特征在于：所述第一氧化层和所述第二氧化层为氮化硅，且所述第一氧化层的密度高于所述第二氧化层。
8.根据权利要求1所述的半导体器件间隙壁的制造方法，其特征在于：所述栅极结构包括栅氧化层和栅极。
9.根据权利要求8所述的半导体器件间隙壁的制造方法，其特征在于：所述栅极的材料选自多晶硅、非晶多晶硅、掺杂多晶硅及多晶锗化硅中的其中至少一种。
10.根据权利要求8所述的半导体器件间隙壁的制造方法，其特征在于：所述栅氧化层的材料选自氧化硅、氮化硅或氮氧化硅中的其中至少一种。
11.根据权利要求1所述的半导体器件间隙壁的制造方法，其特征在于：使用含氟气体进行干法刻蚀。
12.根据权利要求1所述的半导体器件间隙壁的制造方法，其特征在于：使用氢氟酸溶液进行湿法刻蚀。
CN201410100513.XA 2014-03-18 2014-03-18 一种半导体器件间隙壁的制造方法 Active CN104934306B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410100513.XA CN104934306B (zh) 2014-03-18 2014-03-18 一种半导体器件间隙壁的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410100513.XA CN104934306B (zh) 2014-03-18 2014-03-18 一种半导体器件间隙壁的制造方法

Publications (2)

Publication Number Publication Date
CN104934306A true CN104934306A (zh) 2015-09-23
CN104934306B CN104934306B (zh) 2018-09-25

Family

ID=54121421

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410100513.XA Active CN104934306B (zh) 2014-03-18 2014-03-18 一种半导体器件间隙壁的制造方法

Country Status (1)

Country Link
CN (1) CN104934306B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050049641A (ko) * 2003-11-22 2005-05-27 매그나칩 반도체 유한회사 반도체 소자의 제조 방법
CN1722386A (zh) * 2004-07-15 2006-01-18 台湾积体电路制造股份有限公司 金属氧化物半导体晶体管和其制造方法
US20090140252A1 (en) * 2007-11-30 2009-06-04 Chong-Hoon Shin Image sensor and method for manufacturing the sensor
US20100136779A1 (en) * 2005-10-04 2010-06-03 Taiwan Semiconductor Manufacturing Co., Ltd. Sidewall SONOS Gate Structure with Dual-Thickness Oxide and Method of Fabricating the Same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050049641A (ko) * 2003-11-22 2005-05-27 매그나칩 반도체 유한회사 반도체 소자의 제조 방법
CN1722386A (zh) * 2004-07-15 2006-01-18 台湾积体电路制造股份有限公司 金属氧化物半导体晶体管和其制造方法
US20100136779A1 (en) * 2005-10-04 2010-06-03 Taiwan Semiconductor Manufacturing Co., Ltd. Sidewall SONOS Gate Structure with Dual-Thickness Oxide and Method of Fabricating the Same
US20090140252A1 (en) * 2007-11-30 2009-06-04 Chong-Hoon Shin Image sensor and method for manufacturing the sensor

Also Published As

Publication number Publication date
CN104934306B (zh) 2018-09-25

Similar Documents

Publication Publication Date Title
CN103985711B (zh) 具有减少的寄生电容量的FinFET及其制造方法
CN103578988B (zh) 鳍部、鳍式场效应管及鳍部和鳍式场效应管的形成方法
US20130082329A1 (en) Multi-gate field-effect transistors with variable fin heights
US20130032876A1 (en) Replacement Gate ETSOI with Sharp Junction
US8329547B2 (en) Semiconductor process for etching a recess into a substrate by using an etchant that contains hydrogen peroxide
CN104022064A (zh) 于集成电路产品的不同结构上形成不对称间隔件的方法
US20150135156A1 (en) Semiconductor structures with deep trench capacitor and methods of manufacture
CN101567320B (zh) 功率mos晶体管的制造方法
CN105097533A (zh) 半导体结构的形成方法
CN103021848A (zh) 一种锗硅异质结隧穿场效应晶体管及其制备方法
CN103632977A (zh) 半导体结构及形成方法
CN102956492A (zh) 半导体结构及其制作方法、mos晶体管及其制作方法
CN105448802A (zh) 一种浅沟道隔离结构的制作方法
CN105826197A (zh) 一种半导体器件及其制造方法、电子装置
CN105990428B (zh) 一种半导体器件及其制造方法和电子装置
CN106601687B (zh) 一种半导体器件及其制备方法、电子装置
US20140227878A1 (en) Method for Manufacturing Small-Size Fin-Shaped Structure
US20090315101A1 (en) Notched-base spacer profile for non-planar transistors
CN104022152A (zh) 带有压应变薄膜应变源的双栅p沟道MOSFET及制备方法
CN104934306A (zh) 一种半导体器件间隙壁的制造方法
CN103367159A (zh) 半导体结构的形成方法
CN103137467A (zh) 移除氧化层的半导体制作工艺
CN107993978A (zh) 一种半导体器件及其制作方法、电子装置
CN113707553A (zh) 沟槽顶角的圆化方法及半导体结构
US10043888B2 (en) Method for forming a semiconductor structure

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant