CN104900545A - 一种半导体封装方法 - Google Patents

一种半导体封装方法 Download PDF

Info

Publication number
CN104900545A
CN104900545A CN201510209850.7A CN201510209850A CN104900545A CN 104900545 A CN104900545 A CN 104900545A CN 201510209850 A CN201510209850 A CN 201510209850A CN 104900545 A CN104900545 A CN 104900545A
Authority
CN
China
Prior art keywords
pin
insulating material
etching
chip
time
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510209850.7A
Other languages
English (en)
Inventor
曹周
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Great Team Backend Foundry Dongguan Co Ltd
Original Assignee
Great Team Backend Foundry Dongguan Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Great Team Backend Foundry Dongguan Co Ltd filed Critical Great Team Backend Foundry Dongguan Co Ltd
Priority to CN201510209850.7A priority Critical patent/CN104900545A/zh
Publication of CN104900545A publication Critical patent/CN104900545A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

本发明公开了一种半导体封装方法，包括提供一铜框架，所述铜框架包括第一表面和与第一表面相对的第二表面，对所述铜框架的第一表面进行第一次蚀刻，在所述第一表面形成芯片座、管脚和半蚀刻区域，焊接芯片和导线，对所述铜框架的第二表面进行第二次蚀刻，去除所述半蚀刻区域。本发明在半导体封装过程中无需添加连杆，第一次蚀刻后产生的半蚀刻区域和芯片座、管脚为一体结构，可充当连杆以固定各芯片座和管脚，此外，该半蚀刻区域有一定的厚度，因此具备一定的机械强度，在焊接芯片和焊接导线的过程中不会发生形变，提高了封装工艺的可靠性和稳定性。

Description

一种半导体封装方法
技术领域
本发明涉及半导体制造工艺领域，具体涉及一种半导体封装方法，尤其涉及一种无需连杆的半导体封装方法。
背景技术
目前，在半导体制造工艺领域，引线框架作为集成电路的芯片载体，是实现芯片内部电路引出端与外引线的电气连接、形成电气回路的关键结构件，它起到了和外部导线连接的桥梁作用，绝大部分的半导体集成电路中都需要使用铜框架。
在传统的半导体封装工艺中，引线框架一般采用铜框架，一片铜框架可以阵列许多的单个半导体单元；为了在铜框架上形成引脚和芯片座，不可避免的需要保留一些连杆，连杆用于固定芯片座和管脚，以防止芯片座或管脚在封装过程中移动或偏离位置；为了使铜框架在加工过程中具备一定的机械强度，连杆还需要保证一定的尺寸，连杆的存在势必会影响半导体的排列密度，降低产能；同时，在焊接芯片和焊接导线的过程中，连杆还往往伴随有轻微的形变，以致芯片或导线可能会出现脱焊现象，严重影响了封装工艺的可靠性和稳定性。
发明内容
本发明的目的在于提出一种半导体封装方法，来解决以上技术问题。
为达此目的，本发明采用以下技术方案：
本发明提供一种半导体封装方法，包括：
提供一铜框架，所述铜框架包括第一表面和与第一表面相对的第二表面；
对所述铜框架的第一表面进行第一次蚀刻，在所述第一表面形成芯片座、管脚和半蚀刻区域；
焊接芯片和导线；
对所述铜框架的第二表面进行第二次蚀刻，去除所述半蚀刻区域；
其中，所述第一次蚀刻为半蚀刻。
优选的，所述步骤：对所述铜框架的第一表面进行第一次蚀刻，在所述第一表面形成芯片座、管脚和半蚀刻区域，具体为：
采用化学蚀刻或激光蚀刻对所述铜框架的第一表面进行半蚀刻，在所述第一表面形成一个或多个芯片座、一个或多个管脚以及一个或多个半蚀刻区域。
优选的，所述步骤：焊接芯片和导线，具体包括：
焊接芯片，将待使用的各芯片固定在对应的各芯片座上；
焊接导线，通过导线使各芯片分别与相应的管脚连接。
优选的，所述管脚包括内引脚和外引脚；
所述步骤：焊接芯片和导线之后，还包括第一次封装绝缘材料，具体为：
向所述第一表面注入绝缘材料，使绝缘材料包覆各管脚的内引脚的位于所述第一表面的裸露部分、芯片座的位于所述第一表面的裸露部分、半蚀刻区域、导线和芯片。
优选的，所述步骤：对所述铜框架的第二表面进行第二次蚀刻，去除所述半蚀刻区域，具体包括：
采用化学蚀刻或激光蚀刻对所述铜框架的第二表面进行第二次蚀刻；
通过第二次蚀刻去除第一次蚀刻所形成的各半蚀刻区域，使各芯片座与各管脚之间、各芯片座之间以及各管脚之间隔离。
优选的，所述步骤：对所述铜框架的第二表面进行第二次蚀刻，去除所述半蚀刻区域之后，还包括：第二次封装绝缘材料，具体为：
向所述第二表面注入绝缘材料，使绝缘材料包覆各管脚的内引脚的位于所述第二表面的裸露部分和芯片座的位于所述第二表面的裸露部分，以及使绝缘材料填充各芯片座与各管脚之间、各芯片座之间、各管脚之间隔离后形成的间隙。
优选的，所述步骤：第二次封装绝缘材料之后，还包括：对所述外引脚进行引脚成型。
优选的，所述步骤：第一次封装绝缘材料中，所采用的绝缘材料的主要成分为环氧树脂。
优选的，所述步骤：第二次封装绝缘材料中，所采用的绝缘材料的主要成分为环氧树脂。
优选的，所述铜框架采用铜合金材料制成。
本发明的有益效果：本发明实施例中，半导体封装过程中无需添加连杆，第一次蚀刻后产生的半蚀刻区域和芯片座、管脚为一体结构，可充当连杆以固定各芯片座和管脚，此外，该半蚀刻区域有一定的厚度，因此具备一定的机械强度，在焊接芯片和焊接导线的过程中不会发生形变，提高了封装工艺的可靠性和稳定性。
附图说明
图1为本发明实施例提供的半导体封装的方法流程图。
图2为本发明实施例提供的铜框架的俯视图。
图3为本发明实施例提供的铜框架的侧视图。
图4为本发明实施例提供的半蚀刻后的铜框架的俯视图。
图5为本发明实施例提供的半蚀刻后的铜框架的A-A向剖视图。
图6为本发明实施例提供的焊接芯片和导线后的铜框架的俯视图。
图7为本发明实施例提供的焊接芯片和导线后的铜框架的A-A向剖视图。
图8为本发明实施例提供的第一次封装绝缘材料后的铜框架的A-A向剖视图。
图9为本发明实施例提供的第二次蚀刻后的铜框架的A-A向剖视图。
图10为本发明实施例提供的第二次封装绝缘材料后的铜框架的A-A向剖视图。
图11为本发明实施例提供的引脚成型后的铜框架的A-A向剖视图。
图中：10、铜框架；20、芯片；30、导线；40、绝缘材料；11、芯片座；12、管脚；13、半蚀刻区域；14、内引脚；15、外引脚；16、间隙。
具体实施方式
下面结合附图并通过具体实施方式来进一步说明本发明的技术方案。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部内容。
下面结合附图并通过具体实施方式来进一步说明本发明的技术方案。
请参考图1，图1为本发明实施例提供的半导体封装的方法流程图。该方法包括：
S100、提供一铜框架10、芯片20、导线30和绝缘材料40。
本步骤为预置步骤，在开始进行半导体封装之前，预先准备好半导体封装过程中所需使用的元器件和/或相关材料，包括铜框架10、芯片20、导线30和绝缘材料40等。
其中，铜框架10用于制作引线框架，请参考图2，图2为本发明实施例提供的铜框架10的俯视图。铜框架10包括第一表面和与第一表面相对的第二表面。
请参考图3，图3为本发明实施例提供的铜框架10的侧视图。图中，铜框架10的上表面为第一表面，下表面为第二表面。
S110、在铜框架10的第一表面进行第一次蚀刻。
蚀刻是通过曝光制版、显影后，将要蚀刻区域的保护膜去除，通过接触化学溶液或通过激光雕刻，达到溶解腐蚀或熔化、气化的目的，形成凹凸或者镂空成型的效果。因此，蚀刻根据所采用的手段不同，也分化学蚀刻和激光蚀刻两类。其中，化学蚀刻是通过接触化学溶液使要蚀刻区域溶解腐蚀，成本较低；但精度也相对较低，激光蚀刻是通过激光雕刻的方法使要蚀刻区域熔化和气化，成本较高，但精度也相对较高。
第一次蚀刻为半蚀刻，上述两种蚀刻方法均能在铜框架10的第一表面形成芯片座11和管脚12。请参考图4，图4为本发明实施例提供的半蚀刻后的铜框架10的俯视图。
铜框架10的第一表面在进行第一次蚀刻后，在铜框架10的第一表面会形成未蚀刻区域和半蚀刻区域13；其中，未蚀刻区域包括芯片座11和管脚12。
请参考图5，图5为本发明实施例提供的半蚀刻后的铜框架的A-A向剖视图。图中，芯片座11和管脚12之间的凹槽处便是半蚀刻区域13。
S120、焊接芯片和导线。
请参考图6，图6为本发明实施例提供的焊接芯片和导线后的铜框架的俯视图。
在所述第一表面进行第一次蚀刻后，在已形成的芯片座11和管脚12上进行焊接芯片20和导线30。
请参考图7，图7为本发明实施例提供的焊接芯片和导线后的铜框架的A-A向剖视图。由于第一次蚀刻为半蚀刻，铜框架10的半蚀刻区域13存在一定的厚度，由于半蚀刻区域13与芯片座11、管脚12为一体结构，可用于固定芯片座和管脚，因此无需添加额外的连杆，相对于添加连杆的引线框架，铜框架10可实现的半导体排列密度更大，同时由于半蚀刻区域13与芯片座11、管脚12为一体结构，且存在一定的厚度，在焊接芯片和焊接导线的过程中，不会轻易发生形变以导致芯片20或导线30出现脱焊现象。
S130、第一次封装绝缘材料40。
请参考图8，图8为本发明实施例提供的第一次封装绝缘材料40后的铜框架的A-A向剖视图。
管脚12包括内引脚14和外引脚15。
芯片20和导线30焊接完毕后，在铜框架10的第一表面进行第一次封装绝缘材料40作业，即向所述第一表面注入绝缘材料40，使绝缘材料40包覆各管脚12的内引脚14的位于所述第一表面的裸露部分、芯片座12的位于所述第一表面的裸露部分、半蚀刻区域13、导线30和芯片20。
封装完成后，便在第一表面形成一层绝缘层，该绝缘层包覆铜框架10的除外引脚15的第一表面的其他部分，即内引脚14位于所述第一表面的裸露部分、半蚀刻区域13、导线30、芯片20和芯片座11位于所述第一表面的裸露部分被包覆于该绝缘层内。其中，绝缘层的厚度可根据实际的工艺需求进行设定。
绝缘材料40的主要成分为环氧树脂，因为环氧树脂比其它树脂更具有优越的电气性，此外，绝缘材料40还包含有硬化剂、促进剂、抗燃剂、偶合剂、脱模剂、填充料、颜料、润滑剂等成分。其中，除环氧树脂外的其他成分可根据不同的需求进行添加；如添加硬化剂和促进剂是为了促进绝缘材料40在短时间内硬化，缩短封装所花费时间；添加填充料是为了减少塑粉硬化后的收缩、降低环氧树脂的热膨胀系数改善热传导等。
S140、在铜框架10的第二表面进行第二次蚀刻，使芯片座11和管脚12隔离。
步骤S130完成后，开始对铜框架10的第二表面进行作业，在铜框架10的第二表面进行第二次蚀刻，使芯片座11和管脚12隔离。请参考图9，图9为本发明实施例提供的第二次蚀刻后的铜框,10的A-A向剖视图。
第二次蚀刻为全蚀刻，其目的是将第一次蚀刻工艺后形成的半蚀刻区域13进行去除。步骤S110中提到的两种蚀刻方法均能实现。
对铜框架10的第二表面进行第二次蚀刻后，铜框架10的半蚀刻区域13被去除，以使芯片座11之间以及各芯片座11和各管脚12隔离，并形成多个间隙16。
S150、第二次封装绝缘材料40。
请参考图10，图10为本发明实施例提供的第二次封装绝缘材料40后的铜框架的A-A向剖视图
对铜框架10的第二表面进行第二次蚀刻后,还需在铜框架10的第二表面进行第二次封装绝缘材料40作业，即向所述第二表面注入绝缘材料40，使绝缘材料40包覆各管脚12的内引脚14的位于所述第二表面的裸露部分和芯片座11的位于所述第二表面的裸露部分，以及使绝缘材料40填充各芯片座11与各管脚12之间、各芯片座11之间、各管脚12之间隔离后形成的间隙16。
封装完成后，便在第二表面也形成一层绝缘层，包覆铜框架10的除外引脚15的位于第二表面的其他部分，即内引脚14和芯片座11的位于所述第二表面的裸露部分被包覆于该绝缘层内，各个间隙16也被包覆于该绝缘层内。其中，绝缘层的厚度可根据实际的工艺需求进行设定。在进行第二次封装绝缘材料40后，芯片封装工序基本完成。
第二次封装所采用的绝缘材料40可和第一次一样或相近，其主要成分仍为环氧树脂，绝缘材料40中的添加剂，如：硬化剂、促进剂、抗燃剂、偶合剂、脱模剂、填充料、颜料、润滑剂等，可根据实际工艺需求进行适量添加。
S160、引脚成型。
请参考图11，图11为本发明实施例提供的引脚成型后的铜框架的A-A向剖视图。
本实施例中，半导体封装还包括引脚成型，即在第二次封装绝缘材料40完毕后，对外引脚15进行引脚成型作业。
引脚成型即将管脚12弯成一定的形状，以适合装配的需要。目前市场上的引脚种类繁多，包括：双列直插引脚、单列直插引脚、四边形扁平引脚等。本实施例提供的封装成品主要应用于控制电路，控制电路一般需要多引脚输出，因此，本实施例采用四边形扁平引脚进行封装，该封装的优势在于芯片四边均可引出外引脚15，能提供较多的输出或输入信号引脚，因此可满足控制电路的引脚需求。
在引脚成型工序之后，半导体封装便完成了。
在本实施例中，铜框架10采用铜合金材料。铜合金材料具有导电导热率高、覆镀性好、价格低廉等诸多优势。
以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种半导体封装方法，其特征在于，包括：
提供一铜框架，所述铜框架包括第一表面和与第一表面相对的第二表面；
对所述铜框架的第一表面进行第一次蚀刻，在所述第一表面形成芯片座、管脚和半蚀刻区域；
焊接芯片和导线；
对所述铜框架的第二表面进行第二次蚀刻，去除所述半蚀刻区域；
其中，所述第一次蚀刻为半蚀刻。
2.根据权利要求1中所述的半导体封装方法，其特征在于，所述步骤：对所述铜框架的第一表面进行第一次蚀刻，在所述第一表面形成芯片座、管脚和半蚀刻区域，具体为：
采用化学蚀刻或激光蚀刻对所述铜框架的第一表面进行半蚀刻，在所述第一表面形成一个或多个芯片座、一个或多个管脚以及一个或多个半蚀刻区域。
3.根据权利要求2中所述的半导体封装方法，其特征在于，所述步骤：焊接芯片和导线，具体包括：
焊接芯片，将待使用的各芯片固定在对应的各芯片座上；
焊接导线，通过导线使各芯片分别与相应的管脚连接。
4.根据权利要求3中所述的半导体封装方法，其特征在于，所述管脚包括内引脚和外引脚；
所述步骤：焊接芯片和导线之后，还包括第一次封装绝缘材料，具体为：
向所述第一表面注入绝缘材料，使绝缘材料包覆各管脚的内引脚的位于所述第一表面的裸露部分、芯片座的位于所述第一表面的裸露部分、半蚀刻区域、导线和芯片。
5.根据权利要求4中所述的半导体封装方法，其特征在于，所述步骤：对所述铜框架的第二表面进行第二次蚀刻，去除所述半蚀刻区域，具体包括：
采用化学蚀刻或激光蚀刻对所述铜框架的第二表面进行第二次蚀刻；
通过第二次蚀刻去除第一次蚀刻所形成的各半蚀刻区域，使各芯片座与各管脚之间、各芯片座之间以及各管脚之间隔离。
6.根据权利要求5中所述的半导体封装方法，其特征在于，所述步骤：对所述铜框架的第二表面进行第二次蚀刻，去除所述半蚀刻区域之后，还包括：第二次封装绝缘材料，具体为：
向所述第二表面注入绝缘材料，使绝缘材料包覆各管脚的内引脚的位于所述第二表面的裸露部分和芯片座的位于所述第二表面的裸露部分，以及使绝缘材料填充各芯片座与各管脚之间、各芯片座之间、各管脚之间隔离后形成的间隙。
7.根据权利要求6中所述的半导体封装方法，其特征在于，所述步骤：第二次封装绝缘材料之后，还包括：对所述外引脚进行引脚成型。
8.根据权利要求3中所述的半导体封装方法，其特征在于，所述步骤：第一次封装绝缘材料中，所采用的绝缘材料的主要成分为环氧树脂。
9.根据权利要求6中所述的半导体封装方法，其特征在于，所述步骤：第二次封装绝缘材料中，所采用的绝缘材料的主要成分为环氧树脂。
10.根据权利要求1至9中任一项所述的半导体封装方法，其特征在于，所述铜框架采用铜合金材料制成。
CN201510209850.7A 2015-04-27 2015-04-27 一种半导体封装方法 Pending CN104900545A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510209850.7A CN104900545A (zh) 2015-04-27 2015-04-27 一种半导体封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510209850.7A CN104900545A (zh) 2015-04-27 2015-04-27 一种半导体封装方法

Publications (1)

Publication Number Publication Date
CN104900545A true CN104900545A (zh) 2015-09-09

Family

ID=54033134

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510209850.7A Pending CN104900545A (zh) 2015-04-27 2015-04-27 一种半导体封装方法

Country Status (1)

Country Link
CN (1) CN104900545A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105470232A (zh) * 2015-12-30 2016-04-06 宁波康强电子股份有限公司 一种预包封引线框架的制造方法
CN116960001A (zh) * 2023-09-12 2023-10-27 深圳市信展通电子股份有限公司 一种高密度排列半导体封装方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090197374A1 (en) * 2007-02-08 2009-08-06 Chipmos Technologies (Bermuda) Ltd. Method of fabricating chip package structure
CN203103285U (zh) * 2012-12-15 2013-07-31 华天科技（西安）有限公司 一种高密度蚀刻引线框架fcaaqfn封装件
US20130277815A1 (en) * 2012-04-19 2013-10-24 Amkor Technology, Inc. Method of forming a thin substrate chip scale package device and structure

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090197374A1 (en) * 2007-02-08 2009-08-06 Chipmos Technologies (Bermuda) Ltd. Method of fabricating chip package structure
US20130277815A1 (en) * 2012-04-19 2013-10-24 Amkor Technology, Inc. Method of forming a thin substrate chip scale package device and structure
CN203103285U (zh) * 2012-12-15 2013-07-31 华天科技（西安）有限公司 一种高密度蚀刻引线框架fcaaqfn封装件

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105470232A (zh) * 2015-12-30 2016-04-06 宁波康强电子股份有限公司 一种预包封引线框架的制造方法
CN116960001A (zh) * 2023-09-12 2023-10-27 深圳市信展通电子股份有限公司 一种高密度排列半导体封装方法

Similar Documents

Publication Publication Date Title
KR100703830B1 (ko) 수지밀봉형 반도체장치의 제조방법
US5381042A (en) Packaged integrated circuit including heat slug having an exposed surface
US20080230887A1 (en) Semiconductor package and the method of making the same
CN109671696A (zh) 一种多排单基岛带锁胶孔的引线框架及其sot33-5l封装件
CN107912069A (zh) 不具有裸片附接垫的引线载体结构和由此形成的封装
US9165789B2 (en) Fabrication method of packaging substrate
CN104282637B (zh) 倒装芯片半导体封装结构
CN110459521A (zh) 覆晶封装基板和电子封装件
CN209418492U (zh) 一种多排单基岛带锁胶孔的引线框架及其sot33-5l封装件
CN104900545A (zh) 一种半导体封装方法
CN105633052A (zh) 封装结构及其制法
CN111816577A (zh) 基板双面封装芯片的方法和基板双面封装芯片的结构
CN102522394A (zh) 一种芯片上芯片封装及制造方法
CN108242434A (zh) 基板结构及其制造方法
CN101207103A (zh) 半导体封装元件及其制造方法
CN100394569C (zh) 防止封装元件溢胶的方法
CN103066047B (zh) 半导体封装用导线架条及封装方法
KR101036354B1 (ko) 다열 리드프레임 및 반도체 칩 패키지 및 그 제조방법
CN104882386B (zh) 半导体器件格栅阵列封装
CN217507315U (zh) 半导体器件和引线框
CN103137498B (zh) 半导体封装结构及其制作方法
CN211404491U (zh) 吃锡可视角导线架结构
CN218215277U (zh) 半导体封装装置
CN217183541U (zh) 高密度线路结构与低密度线路结构组成的多层线路结构
CN202996820U (zh) 一种再布线qfn封装器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20150909