CN104882407B - 一种半导体器件的制造方法 - Google Patents

一种半导体器件的制造方法 Download PDF

Info

Publication number
CN104882407B
CN104882407B CN201410068196.8A CN201410068196A CN104882407B CN 104882407 B CN104882407 B CN 104882407B CN 201410068196 A CN201410068196 A CN 201410068196A CN 104882407 B CN104882407 B CN 104882407B
Authority
CN
China
Prior art keywords
contact hole
layer
dielectric layer
etching
semiconductor devices
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410068196.8A
Other languages
English (en)
Other versions
CN104882407A (zh
Inventor
张城龙
何其暘
张海洋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201410068196.8A priority Critical patent/CN104882407B/zh
Publication of CN104882407A publication Critical patent/CN104882407A/zh
Application granted granted Critical
Publication of CN104882407B publication Critical patent/CN104882407B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明提供一种半导体器件的制造方法，涉及半导体技术领域。该方法包括：步骤S101：提供形成有前端器件及位于其上的介电层的晶片，在介电层上形成金属层，并在所述金属层上形成层间介电层；步骤S102：在所述层间介电层上形成用于刻蚀接触孔的掩膜层，通过刻蚀在所述层间介电层内形成接触孔；步骤S103：进行晶边刻蚀以去除所述金属层位于所述晶片的边缘的部分；步骤S104：对所述接触孔进行湿法清洗；步骤S105：在所述接触孔内形成接触孔粘结层以及金属插塞。该方法通过增加进行晶边刻蚀以去除位于所述晶片的边缘的金属层的步骤，可以避免在晶片边缘区域出现金属层剥离缺陷以及接触孔粘结层剥离缺陷，因而可以提高器件良率。

Description

一种半导体器件的制造方法
技术领域
本发明涉及半导体技术领域，具体而言涉及一种半导体器件的制造方法。
背景技术
在半导体技术领域中，光刻工艺是半导体器件的制造过程中所必不可少的工艺。在刻蚀过程中，刻蚀副产物（或不需要的膜层）往往形成在晶片（或晶圆）的边缘区域，这些副产物会直接影响器件（尤其是晶片边缘区域的器件）的良率。为了提高器件的良率，通常需要对晶片边缘（简称晶边）进行刻蚀处理。
晶边刻蚀工艺由于可以减少缺陷（defect）、放电（arcing）以及应力过剩（excessive stress）的来源，提升良率，因而获得了广泛的关注。由于存在复杂的图形交叠，晶片边缘缺陷已经成为导致器件良率下降的一个重要因素。晶边刻蚀的目的就是改善芯片的良率，尤其是晶片边缘区域的管芯（die）的良率。在现有技术中，晶边刻蚀方法，主要采用等离子体刻蚀法，通过等离子体限制环（plasma confinement ring）来实现。
在现有的半导体器件的制造方法中，在沉积形成接触孔粘结层的工艺之后，经常发生铝焊垫剥离缺陷（Al pad peeling defect），影响器件的良率。现有的半导体器件的制造方法，虽然可以通过晶边刻蚀在一定程度上去除位于晶片边缘的包括Al层在内的不需要的膜层（通常包括Al层、Al层之上的层间介电层以及Al层之下的层间介电层）来避免发生铝焊垫剥离的问题。但是，由于通常的晶边刻蚀工艺会在晶片边缘暴露出晶片本身（即，硅），而粘结层（glue layer）的形成对晶片（即，硅衬底）非常敏感，如果粘结层在晶片边缘直接形成于晶片之上，很容易导致粘结层剥离缺陷的发生，仍然会导致器件良率的下降。因此，现有技术中的半导体器件的制造方法，通常在形成金属层（一般为Al）的步骤与形成位于接触孔内的接触插塞（一般为W金属）的步骤之间，不进行晶边刻蚀。
现有的半导体器件的制造方法，参照图1所示，主要包括如下步骤：
步骤E1：提供形成有前端器件以及位于其上的介电层的晶片，在所述介电层上形成金属层；并在金属层上形成层间介电层（ILD）。
其中，前端器件一般为在半导体衬底（晶片）上形成的晶体管等器件。介电层的材料，可以为氧化物或其他合适的材料。金属层，可以为铝、铜或其他合适的材料。
形成金属层的方法，通常为沉积并进行CMP处理。
形成层间介电层的方法，可以为沉积法或其他合适的方法。
其中，层间介电层的材料，通常为氧化物或其他合适的材料。
步骤E2：在层间介电层（ILD）上形成用于刻蚀接触孔的掩膜层；通过刻蚀在所述层间介电层内形成接触孔。
其中，掩膜层一般采用光刻胶，通过涂胶、曝光、显影等工艺形成。
其中，刻蚀形成接触孔的方法，可以为干法刻蚀或湿法刻蚀等。在刻蚀时，采用上述的掩膜层作为掩膜。
步骤E3：对所述接触孔进行湿法清洗。
步骤E4：在接触孔内形成接触孔粘结层。
其中，在形成接触孔粘结层之后，在现有技术中经常在晶片边缘区域出现如图2所示的金属层剥离缺陷，从而影响器件（主要是靠近晶边的器件）的良率。
步骤E5：在接触孔内形成金属插塞。
由此可见，现有技术中的半导体器件的制造方法，在形成接触的过程中，往往在晶片边缘区域出现金属层剥离缺陷，导致半导体器件（尤其是位于晶片边缘的器件）的良率下降。为解决上述技术问题，有必要提出一种新的半导体器件的制造方法。
发明内容
针对现有技术的不足，本发明提出一种新的半导体器件的制造方法。
本发明实施例提供一种半导体器件的制造方法，所述方法包括：
步骤S101：提供形成有前端器件以及位于其上的介电层的晶片，在所述介电层上形成金属层，并在所述金属层上形成层间介电层；
步骤S102：在所述层间介电层上形成用于刻蚀接触孔的掩膜层，通过刻蚀工艺在所述层间介电层内形成接触孔；
步骤S103：进行晶边刻蚀以去除所述金属层位于所述晶片的边缘的部分；
步骤S104：对所述接触孔进行湿法清洗；
步骤S105：在所述接触孔内形成接触孔粘结层以及金属插塞。
可选地，在所述步骤S103中，所述晶边刻蚀采用的主气体包括SF6、Cl2和N2。
可选地，在所述步骤S103中，所述晶边刻蚀的作用区域的范围包括距晶边区域最外侧0.1mm的区域至距晶边区域最外侧5mm的区域。
可选地，在所述步骤S101中所述金属层的材料为铝，和/或，在所述步骤S105中所述金属插塞的材料为钨。
可选地，在所述步骤S101中，所述形成层间介电层的方法为沉积法。
本发明实施例还提供一种半导体器件的制造方法，所述方法包括：
步骤T101：提供形成有前端器件以及位于其上的介电层的晶片，在所述介电层上形成金属层，并在所述金属层上形成层间介电层；
步骤T102：在所述层间介电层上形成用于刻蚀接触孔的掩膜层，通过刻蚀工艺在所述层间介电层内形成接触孔；
步骤T103：对所述接触孔进行湿法清洗；
步骤T104：进行晶边刻蚀以去除所述金属层位于所述晶片的边缘的部分；
步骤T105：对经过晶边刻蚀的所述晶片进行湿法清洗；
步骤T106：在所述接触孔内形成接触孔粘结层以及金属插塞。
可选地，在所述步骤T104中，所述晶边刻蚀采用的主气体包括SF6、Cl2和N2。
可选地，在所述步骤T104中，所述晶边刻蚀的作用区域的范围包括距晶边区域最外侧0.1mm的区域至距晶边区域最外侧5mm的区域。
可选地，在所述步骤T101中所述金属层的材料为铝，和/或，在所述步骤S106中所述金属插塞的材料为钨。
可选地，在所述步骤T101中，所述形成层间介电层的方法为沉积法。
本发明的半导体器件的制造方法，通过增加进行晶边刻蚀以去除位于所述晶片的边缘的金属层的步骤，可以避免在晶片边缘区域出现金属层剥离缺陷以及接触孔粘结层剥离缺陷，因而可以提高半导体器件（主要是靠近晶边的器件）的良率。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
附图中：
图1为现有技术中的一种半导体器件的制造方法的一种示意性流程图；
图2为现有技术中的一种半导体器件的制造方法在形成接触孔粘结层之后的晶片边缘区域的SEM图；
图3为本发明实施例的一种半导体器件的制造方法在形成接触孔粘结层之后的晶片边缘区域的SEM图；
图4为本发明实施例的半导体器件的制造方法的一种示意性流程图；
图5为本发明实施例的半导体器件的制造方法的另一种示意性流程图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。
应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
为了彻底理解本发明，将在下列的描述中提出详细的步骤以及详细的结构，以便阐释本发明的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
下面，参照图3以及图4、图5来描述本发明实施例提出的半导体器件的制造方法。其中，图3为本发明实施例的半导体器件的制造方法在形成接触孔粘结层之后的晶片边缘区域的SEM图；图4为本发明实施例的半导体器件的制造方法的一种示意性流程图；图5为本发明实施例的半导体器件的制造方法的另一种示意性流程图。
本实施例的半导体器件的制造方法，包括如下步骤：
步骤A1：提供形成有前端器件以及位于其上的介电层的晶片，在所述介电层上形成金属层。
其中，前端器件一般为在半导体衬底（晶片）上形成的晶体管等器件。介电层的材料，可以为氧化物或其他合适的材料。金属层，可以为铝、铜或其他合适的材料。
形成金属层的方法，通常为沉积并进行CMP处理。
步骤A2：在金属层上形成层间介电层（ILD）。
形成层间介电层的方法，可以为沉积法或其他合适的方法。
其中，层间介电层的材料，通常为氧化物或其他合适的材料。
步骤A3：在该层间介电层上形成用于刻蚀接触孔的掩膜层。
其中，掩膜层一般采用光刻胶，通过涂胶、曝光、显影等工艺形成。
步骤A4：通过刻蚀在所述层间介电层内形成接触孔。
其中，刻蚀形成接触孔的方法，可以为干法刻蚀或湿法刻蚀等。在刻蚀时，采用上述的掩膜层作为掩膜。
步骤A5：进行晶边刻蚀以去除位于所述晶片的边缘的金属层（即，去除所述金属层位于所述晶片的边缘的部分）。
在晶边刻蚀过程中，如果晶片边缘的金属层上方存在层间介电层，该区域的层间介电层也一帮被去除。但是，应保留位于晶片边缘的介电层。
去除位于晶片边缘的金属层，可以避免后续在形成接触孔粘结层的过程中，在晶片边缘区域出现金属层剥离缺陷。保留晶片边缘的介电层，可以防止后续形成的接触孔粘结层在晶片边缘发生剥离现象。
其中，晶边刻蚀采用的主气体为SF6、Cl2和N2，以更好地去除位于晶边区域的金属层。
其中，晶边刻蚀的作用区域（working area）的范围包括距晶边区域最外侧0.1mm的区域至距晶边区域最外侧5mm的区域。也就是说，晶边刻蚀时，刻蚀的区域从晶边区域的最外侧开始，向内最小应延伸至距晶片区域最外侧0.1mm，最大应不大于距晶片区域最外侧5mm。
步骤A6：对所述接触孔进行湿法清洗。
其中，进行湿法清洗的方法，可以为将包括前端器件、金属层等在内的整个晶片浸入清洗液进行清洗，也可以为采用其他湿法清洗的方式进行清洗，此处并不进行限定。
在本实施例中，可以在本步骤中、步骤A5中或者在步骤A4中去除所述掩膜层，在此并不进行限定。
步骤A7：在接触孔内形成接触孔粘结层。
其中，形成接触孔粘结层的方法，可以采用沉积法等现有技术中的各种方法。
在本实施例中，在形成接触孔粘结层之后，晶片边缘区域的结构如图3所示。可见，在晶片边缘区域没有出现现有技术中经常出现的金属层剥离缺陷，也没有产生接触孔粘结层剥离现象，因而可以提高半导体器件（主要是靠近晶边的器件）的良率。
步骤A8：在接触孔内形成金属插塞。
其中，金属插塞的材料，可以为钨或其他金属。形成金属插塞的方法，可以采用现有技术中的各种方法，在此并不进行限定。
至此，完成了本发明实施例的半导体器件的制造方法的一种示例性方法的相关步骤的介绍。
除了上述的方法外，本实施例还可以将步骤A5移至步骤A6之后，即，将“进行晶边刻蚀以去除位于所述晶片的边缘的金属层”的步骤移至“通过湿法剥离去除所述掩膜层”的步骤之后，此时，为了去除晶边刻蚀的过程产生的副产物，保证产品良率，可以在晶边刻蚀的步骤之后增加进行湿法清洗（wet clean）的步骤。本实施例的这一变形例，也可以实现上述技术效果。
本实施例的半导体器件的制造方法，与现有技术相比，通过增加进行晶边刻蚀以去除位于所述晶片的边缘的金属层的步骤，可以避免在晶片边缘区域出现金属层剥离缺陷以及接触孔粘结层剥离缺陷，因而可以提高半导体器件（主要是靠近晶边的器件）的良率。
参照图4，其示出了本发明实施例的半导体器件的制造方法的一种示意性流程图，该方法具体包括如下步骤：
步骤S101：提供形成有前端器件以及位于其上的介电层的晶片，在所述介电层上形成金属层，并在所述金属层上形成层间介电层；
步骤S102：在所述层间介电层上形成用于刻蚀接触孔的掩膜层，通过刻蚀工艺在所述层间介电层内形成接触孔；
步骤S103：进行晶边刻蚀以去除所述金属层位于所述晶片的边缘的部分；
步骤S104：对所述接触孔进行湿法清洗；
步骤S105：在所述接触孔内形成接触孔粘结层以及金属插塞。
参照图5，其示出了本发明实施例的半导体器件的制造方法的另一种示意性流程图，该方法具体包括如下步骤：
步骤T101：提供形成有前端器件以及位于其上的介电层的晶片，在所述介电层上形成金属层，并在所述金属层上形成层间介电层；
步骤T102：在所述层间介电层上形成用于刻蚀接触孔的掩膜层，通过刻蚀工艺在所述层间介电层内形成接触孔；
步骤T103：对所述接触孔进行湿法清洗；
步骤T104：进行晶边刻蚀以去除所述金属层位于所述晶片的边缘的部分；
步骤T105：对经过晶边刻蚀的所述晶片进行湿法清洗；
步骤T106：在所述接触孔内形成接触孔粘结层以及金属插塞。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (10)

1.一种半导体器件的制造方法，其特征在于，所述方法包括：
步骤S101：提供形成有前端器件以及位于其上的介电层的晶片，在所述介电层上形成金属层，并在所述金属层上形成层间介电层；
步骤S102：在所述层间介电层上形成用于刻蚀接触孔的掩膜层，通过刻蚀工艺在所述层间介电层内形成接触孔；
步骤S103：进行晶边刻蚀以去除所述金属层位于所述晶片的边缘的部分；
步骤S104：对所述接触孔进行湿法清洗；
步骤S105：在所述接触孔内形成接触孔粘结层以及金属插塞，其中，所述晶边刻蚀可以避免在所述形成接触孔粘结层的过程中，在晶片的边缘区域出现金属层剥离缺陷。
2.如权利要求1所述的半导体器件的制造方法，其特征在于，在所述步骤S103中，所述晶边刻蚀采用的主气体包括SF6、Cl2和N2。
3.如权利要求1所述的半导体器件的制造方法，其特征在于，在所述步骤S103中，所述晶边刻蚀的作用区域的范围包括距晶边区域最外侧0.1mm的区域至距晶边区域最外侧5mm的区域。
4.如权利要求1所述的半导体器件的制造方法，其特征在于，在所述步骤S101中所述金属层的材料为铝，和/或，在所述步骤S105中所述金属插塞的材料为钨。
5.如权利要求1所述的半导体器件的制造方法，其特征在于，在所述步骤S101中，所述形成层间介电层的方法为沉积法。
6.一种半导体器件的制造方法，其特征在于，所述方法包括：
步骤T101：提供形成有前端器件以及位于其上的介电层的晶片，在所述介电层上形成金属层，并在所述金属层上形成层间介电层；
步骤T102：在所述层间介电层上形成用于刻蚀接触孔的掩膜层，通过刻蚀工艺在所述层间介电层内形成接触孔；
步骤T103：对所述接触孔进行湿法清洗；
步骤T104：进行晶边刻蚀以去除所述金属层位于所述晶片的边缘的部分；
步骤T105：对经过晶边刻蚀的所述晶片进行湿法清洗；
步骤T106：在所述接触孔内形成接触孔粘结层以及金属插塞，其中，所述晶边刻蚀可以避免在所述形成接触孔粘结层的过程中，在晶片的边缘区域出现金属层剥离缺陷。
7.如权利要求6所述的半导体器件的制造方法，其特征在于，在所述步骤T104中，所述晶边刻蚀采用的主气体包括SF6、Cl2和N2。
8.如权利要求6所述的半导体器件的制造方法，其特征在于，在所述步骤T104中，所述晶边刻蚀的作用区域的范围包括距晶边区域最外侧0.1mm的区域至距晶边区域最外侧5mm的区域。
9.如权利要求6所述的半导体器件的制造方法，其特征在于，在所述步骤T101中所述金属层的材料为铝，和/或，在所述步骤T106中所述金属插塞的材料为钨。
10.如权利要求6所述的半导体器件的制造方法，其特征在于，在所述步骤T101中，所述形成层间介电层的方法为沉积法。
CN201410068196.8A 2014-02-27 2014-02-27 一种半导体器件的制造方法 Active CN104882407B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410068196.8A CN104882407B (zh) 2014-02-27 2014-02-27 一种半导体器件的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410068196.8A CN104882407B (zh) 2014-02-27 2014-02-27 一种半导体器件的制造方法

Publications (2)

Publication Number Publication Date
CN104882407A CN104882407A (zh) 2015-09-02
CN104882407B true CN104882407B (zh) 2018-08-21

Family

ID=53949847

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410068196.8A Active CN104882407B (zh) 2014-02-27 2014-02-27 一种半导体器件的制造方法

Country Status (1)

Country Link
CN (1) CN104882407B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107527863B (zh) * 2016-06-22 2020-05-12 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制作方法
CN108037131B (zh) * 2017-12-21 2020-10-16 上海华力微电子有限公司 一种对插塞缺陷进行检测的方法
CN110571166B (zh) * 2018-06-05 2022-02-15 中芯国际集成电路制造(上海)有限公司 晶边刻蚀方法和半导体器件制造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101335232A (zh) * 2007-06-28 2008-12-31 海力士半导体有限公司 半导体器件的cmp方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10326273B4 (de) * 2003-06-11 2008-06-12 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Reduzierung der Scheibenkontaminierung durch Entfernen von Metallisierungsunterlagenschichten am Scheibenrand
KR100650888B1 (ko) * 2005-12-29 2006-11-28 동부일렉트로닉스 주식회사 구리 금속 배선의 에지 비드 제거 공정 모니터링 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101335232A (zh) * 2007-06-28 2008-12-31 海力士半导体有限公司 半导体器件的cmp方法

Also Published As

Publication number Publication date
CN104882407A (zh) 2015-09-02

Similar Documents

Publication Publication Date Title
TWI731995B (zh) 防塵薄膜、防塵薄膜組件框體、防塵薄膜組件及其製造方法
CN104882407B (zh) 一种半导体器件的制造方法
TW201246335A (en) Method and apparatus for plasma dicing a semi-conductor wafer
JP2007311584A5 (zh)
US20130312913A1 (en) Arrangement for depositing bevel protective film
JP2005123425A (ja) 半導体基板の製造方法、半導体基板及び半導体装置の製造方法
US20140113452A1 (en) Wafer edge trimming method
JP2007208076A (ja) 炭化珪素半導体基板のドライエッチング方法
KR102105726B1 (ko) 디바이스 제조 방법
US10790124B2 (en) Methods for removing particles from etching chamber
TWI607509B (zh) 半導體裝置及其製造方法
TW200409229A (en) Apparatus and method for fabricating semiconductor devices
CN108666203A (zh) 改善晶圆边缘形貌的方法
JP6591240B2 (ja) デバイスの製造方法
US8404591B2 (en) Method of fabricating complementary metal-oxide-semiconductor (CMOS) device
CN104882405B (zh) 一种半导体器件的制造方法
CN104979186B (zh) 一种半导体器件的制造方法
CN105826240A (zh) 避免晶圆产生尖端放电缺陷的方法
TW201515084A (zh) 在半導體元件中形成晶圓貫孔之製程方法
JP2006237095A (ja) 半導体装置の製造方法、及び、半導体装置、半導体製造装置
US6596088B2 (en) Method for removing the circumferential edge of a dielectric layer
TW508684B (en) Etch/clean process for integrated circuit pad metal
Ehrentraut Bevel edge treatment for reduction of defect density by plasma etch processes applied in silicon trench technologies
CN109160486A (zh) Mems电极结构及其制造方法
TW200905724A (en) Method of reducing wafer arcing

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant