CN104979186B - 一种半导体器件的制造方法 - Google Patents
一种半导体器件的制造方法 Download PDFInfo
- Publication number
- CN104979186B CN104979186B CN201410143509.1A CN201410143509A CN104979186B CN 104979186 B CN104979186 B CN 104979186B CN 201410143509 A CN201410143509 A CN 201410143509A CN 104979186 B CN104979186 B CN 104979186B
- Authority
- CN
- China
- Prior art keywords
- chip
- edge
- coating
- layer
- material layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Element Separation (AREA)
Abstract
本发明涉及一种半导体器件的制造方法,所述方法包括:提供晶片;减薄所述晶片的边缘,以减小所述晶片的边缘的厚度;在所述晶片的有源区形成用于容置浅沟槽隔离的沟槽;对所述晶片的边缘进行斜面蚀刻。本发明的半导体器件的制造方法,与现有技术相比,在晶片制备工艺开始之前首先对所述晶片进行处理,将晶片的边缘部位进行减薄(thinning),然后在所述晶片的有源区形成沟槽,然后沉积氧化物层,以形成浅沟槽隔离,同时在所述晶片的边缘上方形成氧化物层,通过所述方法可以在晶片的边缘可以填充更多氧化物,以得到厚度更大的氧化物层,从而保证在所述氧化物层上形成的高K、覆盖层以及金属焊盘不会发生脱落现象,提高半导体器件的良率。
Description
技术领域
本发明涉及半导体技术领域,具体而言涉及一种半导体器件的制造方法。
背景技术
在半导体技术领域中,光刻工艺是半导体器件的制造过程中所必不可少的工艺。在刻蚀过程中,刻蚀副产物(或不需要的膜层)往往形成在晶片(或晶圆)的边缘区域,这些副产物会直接影响器件(尤其是晶片边缘区域的器件)的良率。为了提高器件的良率,通常需要对晶片边缘(简称晶边)进行刻蚀处理。
晶边刻蚀工艺由于可以减少缺陷(defect)、放电(arcing)以及应力过剩(excessive stress)的来源,提升良率,因而获得了广泛的关注。其中,有源区(AA)晶边刻蚀是半导体制造中晶边刻蚀的起始点,并且对确保保留的膜层的均一性至关重要。
由于存在复杂的图形交叠,晶片边缘缺陷已经成为导致器件良率下降的一个重要因素。晶边刻蚀的目的就是改善芯片的良率,尤其是晶片边缘区域的管芯(die)的良率。现有的晶边刻蚀方法,主要采用等离子体刻蚀法,通过等离子体限制环(plasma confinementring)来实现。
现有技术中晶片的制备方法为首先在晶片(半导体衬底)上形成光刻胶,对该光刻胶进行曝光、显影处理;进行刻蚀以形成用于容置浅沟槽隔离的沟槽;对晶片边缘进行刻蚀,步骤E4:通过湿法剥离去除所述光刻胶;制备得到的晶片如图1所示。
通过上述方法制备得到晶片存在的缺陷出现在晶圆的边缘(wafer outer edge)或者后方的斜面区域(backside bevel area),增加了去除所述缺陷的难度,甚至导致晶圆的破碎,良率的降低以及稳定性问题。
发明内容
针对现有技术的不足,本发明提出一种新的半导体器件的制造方法。
本发明实施例提供一种半导体器件的制造方法,所述方法包括:
提供晶片;
减薄所述晶片的边缘,以减小所述晶片的边缘的厚度;
在所述晶片的有源区形成用于容置浅沟槽隔离的沟槽;
对所述晶片的边缘进行斜面蚀刻。
作为优选,选用激光抛光的方法来减薄所述晶片的边缘。
作为优选,所述方法还进一步包括沉积隔离材料层,以填充所述沟槽形成浅沟槽隔离,同时在所述晶片的边缘上方形成更多的所述隔离材料层。
作为优选,所述隔离材料层选用氧化物层。
作为优选,所述方法还进一步包括在所述晶片的边缘形成高K材料层、覆盖层以及金属焊盘的步骤。
作为优选,所述覆盖层选用Ti和/或TiN;
所述金属焊盘选用Al焊盘。
作为优选,形成所述沟槽的方法为:
在所述晶片上形成牺牲材料层;
在所述牺牲材料层上形成掩膜层;
以所述掩膜层为掩膜蚀刻所述牺牲材料层和所述晶片,以形成所述沟槽。
作为优选,所述牺牲材料层选用氧化物层。
本发明的半导体器件的制造方法,与现有技术相比,在晶片制备工艺开始之前首先对所述晶片进行处理,将晶片的边缘部位进行减薄(thinning),然后在所述晶片的有源区形成沟槽,然后沉积氧化物层,以形成浅沟槽隔离,同时在所述晶片的边缘上方形成氧化物层,通过所述方法可以在晶片的边缘可以填充更多氧化物,以得到厚度更大的氧化物层,从而保证在所述氧化物层上形成的高K、覆盖层以及金属焊盘不会发生脱落现象,提高半导体器件的良率。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述,用来解释本发明的原理。
附图中:
图1为现有技术中的一种半导体器件的结构示意图;
图2a-2c为本发明一实施方式中一种半导体器件的制造方法中形成的结构的示意性剖视图;
图3为本发明实施例的半导体器件的制造方法的一种示意性流程图。
具体实施方式
在下文的描述中,给出了大量具体的细节以便提供对本发明更为彻底的理解。然而,对于本领域技术人员而言显而易见的是,本发明可以无需一个或多个这些细节而得以实施。在其他的例子中,为了避免与本发明发生混淆,对于本领域公知的一些技术特征未进行描述。
应当理解的是,本发明能够以不同形式实施,而不应当解释为局限于这里提出的实施例。相反地,提供这些实施例将使公开彻底和完全,并且将本发明的范围完全地传递给本领域技术人员。在附图中,为了清楚,层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白,当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时,其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层,或者可以存在居间的元件或层。相反,当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时,则不存在居间的元件或层。应当明白,尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分,这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此,在不脱离本发明教导之下,下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等,在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白,除了图中所示的取向以外,空间关系术语意图还包括使用和操作中的器件的不同取向。例如,如果附图中的器件翻转,然后,描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此,示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时,单数形式的“一”、“一个”和“所述/该”也意图包括复数形式,除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”,当在该说明书中使用时,确定所述特征、整数、步骤、操作、元件和/或部件的存在,但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时,术语“和/或”包括相关所列项目的任何及所有组合。
为了彻底理解本发明,将在下列的描述中提出详细的步骤以及详细的结构,以便阐释本发明的技术方案。本发明的较佳实施例详细描述如下,然而除了这些详细描述外,本发明还可以具有其他实施方式。
下面,参照图3以及图2a-2c来描述本发明实施例提出的半导体器件的制造方法。其中,图3为本发明实施例的半导体器件的制造方法的一种示意性流程图;图2a-2c为本发明实施例的半导体器件的制造方法的两个相关步骤形成的结构的示意性剖视图。
下面结合附图对本发明一具体地实施方式作进一步的说明。
首先,执行步骤201,提供晶片;
如图2a所示,在晶片至少包括半导体衬底201,其中所述半导体衬底201可以是以下所提到的材料中的至少一种:硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。。
其中,该晶片为拟形成浅沟槽隔离(STI)的晶片。
执行步骤202,减薄所述晶片的边缘,以减小所述晶片的边缘的厚度。
具体地,如图2a所示,在该步骤中打薄所述晶片的边缘区域,以使所述边缘区域的高度小于所述有源区的区域,以形成台阶形的晶片结构。
其中,在该步骤中通过降低所述晶片的边缘区域的厚度,以使在后续的步骤中在所述晶片的边缘上形成更多、厚度更大的氧化物层,以避免在边缘区域出现脱落的缺陷。
进一步,在该步骤中选用激光抛光的方法来减薄所述晶片的边缘。
执行步骤203,在所述晶片的有源区形成用于容置浅沟槽隔离的沟槽。
具体地,如图2b所示,首先在所述晶片上形成牺牲材料层202,然后在所述牺牲材料层202的上方形成掩膜层,例如光刻胶层,形成光刻胶的方法,可以为涂布法或其他合适的方法。该经过曝光、显影处理的光刻胶作为刻蚀形成STI沟槽的掩膜。
以该光刻胶为掩膜对晶片的有源区进行刻蚀,以形成用于容置浅沟槽隔离的沟槽(简称STI沟槽)。
其中,采用的刻蚀方法可以为干法刻蚀或湿法刻蚀。
其中,所述牺牲材料层202为氧化物层,其厚度优选为50埃,但并不局限于该数值。
作为进一步的优选,还可以在所述牺牲材料层202的上方形成硬掩膜层、先进材料层(SPF)、底部抗反射层以及氧化物层。
其中,所述硬掩膜层包括氮化物层和第二氧化物层。
进一步,其中所述硬掩膜层、先进材料层(APF)均具有相同的长度,其位于所述晶片有源区以及部分所述晶片的边缘,其中,所述底部抗反射层以及氧化物层位于所述晶片有源的上方。
其中,所述氮化物层和第二氧化物层的厚度后对分别为600埃和600埃,所述先进材料层(APF)的厚度为2000埃,所述底部抗反射层的厚度为250埃,所述氧化物层的厚度为50埃。
作为优选,所述底部抗反射层为不含氮的底部抗反射层。
执行步骤204,对所述晶片的边缘进行斜面蚀刻,以所述晶片的边缘形成斜面。
具体地,如图2c所示,对晶片边缘进行刻蚀,主要是为了去除在上述步骤中产生的位于晶片边缘的膜层。
其中,对晶片边缘进行第二次刻蚀的方法,可以采用现有技术中的各种方法。示例性地,将晶片边缘暴露于等离子体中进行刻蚀,以调整晶片边缘的形貌。
其中,采用的等离子体为基于氧的等离子体,或者为基于碳和氟的等离子体。采用上述等离子体,可以确保晶片刻蚀效果,确保均一性,以得到如图2c所述的斜面。
执行步骤205,沉积隔离材料层,以填充所述沟槽形成浅沟槽隔离,同时在所述晶片的边缘上方形成更多的所述隔离材料层。
示例性地,填充浅沟槽隔离材料的方法为高纵深比(HARP)填充工艺。该浅沟槽隔离材料可以为氧化物或其他合适的材料。
然后进行CMP(化学机械抛光法)处理,以形成浅沟槽隔离(STI)。
通过CMP去除过量的浅沟槽隔离材料,就形成了浅沟槽隔离。
同时在所述晶片的边缘区域上形成所述隔离材料层,通过所述方法打薄所述晶片的边缘,因而在所述晶片的边缘区域能够填充更多的隔离材料层(氧化物层),进而保证在后面的高K工艺中不会发生脱落问题。
所述隔离材料层选用氧化物层。
进一步,所述方法还进一步包括在所述晶片的边缘形成高K材料层、覆盖层以及金属焊盘的步骤。
其中所述覆盖层选用Ti和/或TiN;所述金属焊盘选用Al焊盘。
经过步骤205,形成的结构如图2c所示。
至此,完成了本发明实施例的半导体器件的制造方法的相关步骤的介绍。在步骤205之后,还可以包括形成晶体管的步骤以及其他相关步骤,此处不再赘述。并且,除了上述步骤之外,本实施例的制造方法还可以在上述各个步骤之中或不同的步骤之间包括其他步骤,这些步骤均可以通过现有技术中的各种工艺来实现,此处不再赘述。
本发明的半导体器件的制造方法,与现有技术相比,在晶片制备工艺开始之前首先对所述晶片进行处理,将晶片的边缘部位进行减薄(thinning),然后在所述晶片的有源区形成沟槽,然后沉积氧化物层,以形成浅沟槽隔离,同时在所述晶片的边缘上方形成氧化物层,通过所述方法可以在晶片的边缘可以填充更多氧化物,以得到厚度更大的氧化物层,从而保证在所述氧化物层上形成的高K、覆盖层以及金属焊盘不会发生脱落现象,提高半导体器件的良率。
参照图3,其示出了本发明实施例的半导体器件的制造方法的一种示意性流程图。该半导体器件的制造方法,具体包括如下步骤:
步骤201提供晶片;
步骤202减薄所述晶片的边缘,以减小所述晶片的边缘的厚度;
步骤203在所述晶片的有源区形成用于容置浅沟槽隔离的沟槽;
步骤204对所述晶片的边缘进行斜面蚀刻。
本发明已经通过上述实施例进行了说明,但应当理解的是,上述实施例只是用于举例和说明的目的,而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是,本发明并不局限于上述实施例,根据本发明的教导还可以做出更多种的变型和修改,这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。
Claims (8)
1.一种半导体器件的制造方法,其特征在于,所述方法包括:
提供晶片;
减薄所述晶片的边缘,以减小所述晶片的边缘的厚度,以防止所述晶片的边缘出现脱落缺陷;
在所述晶片的有源区形成用于容置浅沟槽隔离的沟槽;
对所述晶片的边缘进行斜面蚀刻。
2.根据权利要求1所述的方法,其特征在于,选用激光抛光的方法来减薄所述晶片的边缘。
3.根据权利要求1所述的方法,其特征在于,所述方法还进一步包括沉积隔离材料层,以填充所述沟槽形成浅沟槽隔离,同时在所述晶片的边缘上方形成更多的所述隔离材料层。
4.根据权利要求3所述的方法,其特征在于,所述隔离材料层选用氧化物层。
5.根据权利要求3所述的方法,其特征在于,所述方法还进一步包括在所述晶片的边缘形成高K材料层、覆盖层以及金属焊盘的步骤。
6.根据权利要求5所述的方法,其特征在于,所述覆盖层选用Ti和/或TiN;
所述金属焊盘选用Al焊盘。
7.根据权利要求1所述的方法,其特征在于,形成所述沟槽的方法为:
在所述晶片上形成牺牲材料层;
在所述牺牲材料层上形成掩膜层;
以所述掩膜层为掩膜蚀刻所述牺牲材料层和所述晶片,以形成所述沟槽。
8.根据权利要求7所述的方法,其特征在于,所述牺牲材料层选用氧化物层。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410143509.1A CN104979186B (zh) | 2014-04-10 | 2014-04-10 | 一种半导体器件的制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410143509.1A CN104979186B (zh) | 2014-04-10 | 2014-04-10 | 一种半导体器件的制造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104979186A CN104979186A (zh) | 2015-10-14 |
CN104979186B true CN104979186B (zh) | 2018-02-06 |
Family
ID=54275586
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410143509.1A Active CN104979186B (zh) | 2014-04-10 | 2014-04-10 | 一种半导体器件的制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN104979186B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11869805B2 (en) | 2020-09-07 | 2024-01-09 | Changxin Memory Technologies, Inc. | Semiconductor device and method for preparing same, and storage apparatus |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101192563A (zh) * | 2006-11-28 | 2008-06-04 | 中芯国际集成电路制造(上海)有限公司 | 避免金属布线制程中晶圆边界剥离的方法 |
US20080289651A1 (en) * | 2007-05-25 | 2008-11-27 | International Business Machines Corporation | Method and apparatus for wafer edge cleaning |
KR20100079016A (ko) * | 2008-12-30 | 2010-07-08 | 주식회사 동부하이텍 | 반도체소자의 플레이크 파티클 방지 방법 |
US8836100B2 (en) * | 2009-12-01 | 2014-09-16 | Cisco Technology, Inc. | Slotted configuration for optimized placement of micro-components using adhesive bonding |
-
2014
- 2014-04-10 CN CN201410143509.1A patent/CN104979186B/zh active Active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11869805B2 (en) | 2020-09-07 | 2024-01-09 | Changxin Memory Technologies, Inc. | Semiconductor device and method for preparing same, and storage apparatus |
Also Published As
Publication number | Publication date |
---|---|
CN104979186A (zh) | 2015-10-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8766363B2 (en) | Method and structure for forming a localized SOI finFET | |
TWI430446B (zh) | 積體電路結構及其形成方法 | |
CN105097649B (zh) | 半导体结构的形成方法 | |
US10665466B2 (en) | Method for forming semiconductor device structure | |
US9548212B2 (en) | Semiconductor devices and fabrication method thereof | |
CN104576501B (zh) | 一种半导体器件及其制造方法 | |
US10181429B2 (en) | Method for the formation of transistors PDSO1 and FDSO1 on a same substrate | |
CN104979186B (zh) | 一种半导体器件的制造方法 | |
KR102076390B1 (ko) | 개선된 이중 트렌치 구조물 | |
TW201117277A (en) | Integrated circuit wafer and dicing method thereof | |
CN107204366A (zh) | 制造具有晶体管单元的半导体器件的方法以及半导体器件 | |
CN107464741A (zh) | 一种半导体器件及其制造方法、电子装置 | |
CN104882405B (zh) | 一种半导体器件的制造方法 | |
CN108064412A (zh) | 具有多个蚀刻停止层的体块层转移晶片 | |
CN104425347B (zh) | 浅沟槽隔离的制备方法 | |
US6815353B2 (en) | Multi-layer film stack polish stop | |
US6998324B2 (en) | Methods of fabricating silicon on insulator substrates for use in semiconductor devices | |
US8748279B2 (en) | Method of manufacturing a semiconductor device | |
JPS6356936A (ja) | 半導体装置の製造方法 | |
TWI590377B (zh) | 形成絕緣結構的方法 | |
CN108122838A (zh) | 半导体器件制备工艺 | |
JPS63114130A (ja) | 素子間分離法 | |
JP2001144273A (ja) | 半導体装置の製造方法 | |
TWI274381B (en) | Method for fabricating semiconductor device and method for fabricating capacitor in a semiconductor device | |
TWI591760B (zh) | 半導體裝置及其形成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |