CN104882405B - 一种半导体器件的制造方法 - Google Patents

一种半导体器件的制造方法 Download PDF

Info

Publication number
CN104882405B
CN104882405B CN201410068197.2A CN201410068197A CN104882405B CN 104882405 B CN104882405 B CN 104882405B CN 201410068197 A CN201410068197 A CN 201410068197A CN 104882405 B CN104882405 B CN 104882405B
Authority
CN
China
Prior art keywords
semiconductor devices
manufacturing
chip
etching
edge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410068197.2A
Other languages
English (en)
Other versions
CN104882405A (zh
Inventor
张城龙
韩秋华
张海洋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201410068197.2A priority Critical patent/CN104882405B/zh
Publication of CN104882405A publication Critical patent/CN104882405A/zh
Application granted granted Critical
Publication of CN104882405B publication Critical patent/CN104882405B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting

Abstract

本发明提供一种半导体器件的制造方法，涉及半导体技术领域。本发明的半导体器件的制造方法，包括：步骤S101：在晶片上形成光刻胶，对所述光刻胶进行曝光、显影处理；步骤S102：对晶片的边缘进行第一次刻蚀；步骤S103：对晶片的有源区进行刻蚀以形成用于容置浅沟槽隔离的沟槽；步骤S104：对晶片的边缘进行第二次刻蚀；步骤S105：去除所述光刻胶；步骤S106：在所述沟槽内填充浅沟槽隔离材料，并进行化学机械抛光以形成浅沟槽隔离。该方法在对晶片的有源区进行刻蚀的步骤之前增加了对晶片边缘进行刻蚀的步骤，可以确保在位于之后的对晶片边缘进行刻蚀的步骤中，能够形成良好的晶片边缘形貌，因此可以提高半导体器件的良率。

Description

一种半导体器件的制造方法
技术领域
本发明涉及半导体技术领域，具体而言涉及一种半导体器件的制造方法。
背景技术
在半导体技术领域中，光刻工艺是半导体器件的制造过程中所必不可少的工艺。在刻蚀过程中，刻蚀副产物（或不需要的膜层）往往形成在晶片（或晶圆）的边缘区域，这些副产物会直接影响器件（尤其是晶片边缘区域的器件）的良率。为了提高器件的良率，通常需要对晶片边缘（简称晶边）进行刻蚀处理。
晶边刻蚀工艺由于可以减少缺陷（defect）、放电（arcing）以及应力过剩（excessive stress）的来源，提升良率，因而获得了广泛的关注。其中，有源区（AA）晶边刻蚀是半导体制造中晶边刻蚀的起始点，并且对确保保留的膜层的均一性至关重要。
由于存在复杂的图形交叠，晶片边缘缺陷已经成为导致器件良率下降的一个重要因素。晶边刻蚀的目的就是改善芯片的良率，尤其是晶片边缘区域的管芯（die）的良率。现有的晶边刻蚀方法，主要采用等离子体刻蚀法，通过等离子体限制环（plasma confinementring）来实现。
现有的半导体器件的制造方法，虽然可以通过晶边刻蚀在一定程度上去除位于晶片边缘的不需要的膜层，但是，由于晶边刻蚀设备的限制，无法确保刻蚀后晶边的均一性（uniformity）。
如图1所示，现有技术中一种半导体器件的制造方法包括如下步骤：
步骤E1：在晶片（半导体衬底）上形成光刻胶，对该光刻胶进行曝光、显影处理；
步骤E2：进行刻蚀以形成用于容置浅沟槽隔离的沟槽；
步骤E3：对晶片边缘进行刻蚀。
步骤E4：通过湿法剥离去除所述光刻胶；
其中，经过步骤E4，形成的图形如图2A所示。显然，晶片边缘101过于倾斜，其均一性无法满足实际要求。
步骤E5：通过高纵深比（HARP）工艺在所述沟槽内填充氧化物层；并进行CMP（化学机械抛光法）处理，以形成浅沟槽隔离（STI）。
其中，经过步骤E5，形成的图形如图2B所示。由于之前的步骤导致晶片边缘101过于倾斜，晶片均一性仍无法满足要求。
由此可见，现有技术中的半导体器件的制造方法，虽然通过采用晶边刻蚀方法可以在一定程度上去除位于晶片边缘的不需要的膜层，但是，仍然无法确保刻蚀后晶边（主要指晶边区域保留的膜层）的均一性。因此，往往会直接导致半导体器件，尤其是位于晶片边缘的器件的良率下降。
为解决上述技术问题，有必要提出一种新的半导体器件的制造方法。
发明内容
针对现有技术的不足，本发明提出一种新的半导体器件的制造方法。
本发明实施例提供一种半导体器件的制造方法，所述方法包括：
步骤S101：在晶片上形成光刻胶，对所述光刻胶进行曝光、显影处理；
步骤S102：对所述晶片的边缘进行第一次刻蚀，以在所述晶片的边缘暴露出所述晶片；
步骤S103：以所述光刻胶为掩膜对所述晶片的有源区进行刻蚀，以形成用于容置浅沟槽隔离的沟槽；
步骤S104：对所述晶片的边缘进行第二次刻蚀；
步骤S105：去除所述光刻胶；
步骤S106：在所述沟槽内填充浅沟槽隔离材料，并进行化学机械抛光，以形成浅沟槽隔离。
可选地，在所述步骤S102中，所述第一次刻蚀所采用的等离子体为基于氧的等离子体。
可选地，在所述步骤S102中，所述第一次刻蚀所采用的等离子体为基于碳和氟的等离子体。
可选地，在所述步骤S104中，所述第二次刻蚀所采用的等离子体为基于氧的等离子体。
可选地，在所述步骤S104中，所述第二次刻蚀所采用的等离子体为基于碳和氟的等离子体。
可选地，在所述步骤S105中，去除所述光刻胶的方法为湿法剥离。
可选地，在所述步骤S106中，所述浅沟槽隔离材料为氧化物。
可选地，在所述步骤S106中，在所述沟槽内填充浅沟槽隔离材料的方法为高纵深比（HARP）填充工艺。
可选地，在所述步骤S103中，所述刻蚀为干法刻蚀。
其中，在所述步骤S106之后还包括步骤S107：在所述晶片上形成晶体管。
本发明的半导体器件的制造方法，与现有技术相比，在对晶片的有源区进行刻蚀的步骤之前增加了对晶片边缘进行刻蚀（第一次刻蚀）的步骤，可以确保在位于对晶片的有源区进行刻蚀的步骤之后的对晶片边缘进行刻蚀（第二次刻蚀）的步骤能够形成良好的晶片边缘形貌，因此提高了半导体器件的良率。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
附图中：
图1为现有技术中的一种半导体器件的制造方法的一种示意性流程图；
图2A和图2B为现有技术中的一种半导体器件的制造方法的两个相关步骤形成的结构的示意性剖视图；
图3为本发明实施例的半导体器件的制造方法的一种示意性流程图；
图4A和图4B为本发明实施例的半导体器件的制造方法的两个相关步骤形成的结构的示意性剖视图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
为了彻底理解本发明，将在下列的描述中提出详细的步骤以及详细的结构，以便阐释本发明的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
下面，参照图3以及图4A和图4B来描述本发明实施例提出的半导体器件的制造方法。其中，图3为本发明实施例的半导体器件的制造方法的一种示意性流程图；图4A和图4B为本发明实施例的半导体器件的制造方法的两个相关步骤（指剥离光刻胶以及形成STI）形成的结构的示意性剖视图。
本实施例的半导体器件的制造方法，包括如下步骤：
步骤A1：在晶片（半导体衬底）上形成光刻胶，对该光刻胶进行曝光、显影处理。
其中，该晶片为拟形成浅沟槽隔离（STI）的晶片。在晶片上形成光刻胶的方法，可以为涂布法或其他合适的方法。该经过曝光、显影处理的光刻胶作为刻蚀形成STI沟槽的掩膜。
步骤A2：对晶片边缘进行第一次刻蚀。
通过晶片边缘进行第一次刻蚀，主要目的在于去除位于晶片边缘的与光刻工艺相关的膜层（指在步骤A1中产生的位于晶片边缘的不必要的膜层），以在所述晶片的边缘区域暴露出所述晶片。即，暴露出晶片本身的硅材料。
本步骤在AA区（有源区）刻蚀步骤（即后续的步骤A3）之前，使得晶片边缘在刻蚀工艺中处于暴露状态，因此晶片边缘的形貌能够得到优化。
本实施例中，对晶片边缘进行第一次刻蚀，可以采用现有技术中的各种方法。示例性地，将晶片边缘暴露于等离子体中进行刻蚀，以调整晶片边缘的形貌。其中，采用的等离子体为基于氧的等离子体，或者为基于碳和氟的等离子体。采用上述等离子体，可以确保晶片刻蚀效果，确保均一性。
步骤A3：以该光刻胶为掩膜对晶片的有源区（AA区）进行刻蚀，以形成用于容置浅沟槽隔离的沟槽（简称STI沟槽）。
其中，采用的刻蚀方法可以为干法刻蚀或湿法刻蚀。
步骤A4：对晶片边缘进行第二次刻蚀。
在本实施例中，对晶片边缘进行第二次刻蚀，主要是为了去除在步骤A3中产生的位于晶片边缘的膜层。
其中，对晶片边缘进行第二次刻蚀的方法，可以采用现有技术中的各种方法。示例性地，将晶片边缘暴露于等离子体中进行刻蚀，以调整晶片边缘的形貌。
其中，采用的等离子体为基于氧的等离子体，或者为基于碳和氟的等离子体。采用上述等离子体，可以确保晶片刻蚀效果，确保均一性。
步骤A5：去除所述光刻胶。
其中，去除所述光刻胶的方法，可以为湿法剥离或其他合适的方法。
其中，经过步骤A5，形成的结构如图4A所示。显然，晶片边缘201的形貌比较规则，晶片边缘的均一性得到了提高。
步骤A6：在所述沟槽内填充浅沟槽隔离材料。
示例性地，填充浅沟槽隔离材料的方法为高纵深比（HARP）填充工艺。该浅沟槽隔离材料可以为氧化物或其他合适的材料。
步骤A7：进行CMP（化学机械抛光法）处理，以形成浅沟槽隔离（STI）。
其中，通过CMP去除过量的浅沟槽隔离材料，就形成了浅沟槽隔离。
经过步骤A7，形成的结构如图4B所示。由于之前增加了对晶片边缘进行第一次刻蚀的步骤（步骤A2），保证了对晶片边缘进行第二次刻蚀的步骤可以形成良好的晶片边缘形貌，因此，本步骤不仅形成了满足要求的STI，而且确保了晶片边缘201的良好形貌，晶片边缘的均一性得到了保证，进而保证了器件的良率。
至此，完成了本发明实施例的半导体器件的制造方法的相关步骤的介绍。在步骤A7之后，还可以包括形成晶体管的步骤以及其他相关步骤，此处不再赘述。并且，除了上述步骤之外，本实施例的制造方法还可以在上述各个步骤之中或不同的步骤之间包括其他步骤，这些步骤均可以通过现有技术中的各种工艺来实现，此处不再赘述。
本实施例的半导体器件的制造方法，与现有技术相比，在对晶片的有源区进行刻蚀的步骤之前增加了对晶片边缘进行刻蚀（第一次刻蚀）的步骤，可以确保在位于有源区刻蚀步骤之后的对晶片边缘进行刻蚀（第二次刻蚀）的步骤形成良好的晶片边缘形貌，进而保证了器件的良率。
参照图3，其示出了本发明实施例的半导体器件的制造方法的一种示意性流程图。该半导体器件的制造方法，具体包括如下步骤：
步骤S101：在晶片上形成光刻胶，对所述光刻胶进行曝光、显影处理；
步骤S102：对所述晶片的边缘进行第一次刻蚀，以在所述晶片的边缘暴露出所述晶片；
步骤S103：以所述光刻胶为掩膜对所述晶片的有源区进行刻蚀，以形成用于容置浅沟槽隔离的沟槽；
步骤S104：对所述晶片的边缘进行第二次刻蚀；
步骤S105：去除所述光刻胶；
步骤S106：在所述沟槽内填充浅沟槽隔离材料，并进行化学机械抛光，以形成浅沟槽隔离。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (10)

1.一种半导体器件的制造方法，其特征在于，所述方法包括：
步骤S101：在晶片上形成光刻胶，对所述光刻胶进行曝光、显影处理；
步骤S102：对所述晶片的边缘进行第一次刻蚀，去除位于晶片边缘的与光刻工艺相关的膜层，以在所述晶片的边缘暴露出所述晶片；
步骤S103：以所述光刻胶为掩膜对所述晶片的有源区进行刻蚀，以形成用于容置浅沟槽隔离的沟槽；
步骤S104：对所述晶片的边缘进行第二次刻蚀；
步骤S105：去除所述光刻胶；
步骤S106：在所述沟槽内填充浅沟槽隔离材料，并进行化学机械抛光，以形成浅沟槽隔离。
2.如权利要求1所述的半导体器件的制造方法，其特征在于，在所述步骤S102中，所述第一次刻蚀所采用的等离子体为基于氧的等离子体。
3.如权利要求1所述的半导体器件的制造方法，其特征在于，在所述步骤S102中，所述第一次刻蚀所采用的等离子体为基于碳和氟的等离子体。
4.如权利要求1所述的半导体器件的制造方法，其特征在于，在所述步骤S104中，所述第二次刻蚀所采用的等离子体为基于氧的等离子体。
5.如权利要求1所述的半导体器件的制造方法，其特征在于，在所述步骤S104中，所述第二次刻蚀所采用的等离子体为基于碳和氟的等离子体。
6.如权利要求1所述的半导体器件的制造方法，其特征在于，在所述步骤S105中，去除所述光刻胶的方法为湿法剥离。
7.如权利要求1所述的半导体器件的制造方法，其特征在于，在所述步骤S106中，所述浅沟槽隔离材料为氧化物。
8.如权利要求1所述的半导体器件的制造方法，其特征在于，在所述步骤S106中，在所述沟槽内填充浅沟槽隔离材料的方法为高纵深比填充工艺。
9.如权利要求1所述的半导体器件的制造方法，其特征在于，在所述步骤S103中，所述刻蚀为干法刻蚀。
10.如权利要求1至9任一项所述的半导体器件的制造方法，其特征在于，在所述步骤S106之后还包括步骤S107：在所述晶片上形成晶体管。
CN201410068197.2A 2014-02-27 2014-02-27 一种半导体器件的制造方法 Active CN104882405B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410068197.2A CN104882405B (zh) 2014-02-27 2014-02-27 一种半导体器件的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410068197.2A CN104882405B (zh) 2014-02-27 2014-02-27 一种半导体器件的制造方法

Publications (2)

Publication Number Publication Date
CN104882405A CN104882405A (zh) 2015-09-02
CN104882405B true CN104882405B (zh) 2018-09-25

Family

ID=53949845

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410068197.2A Active CN104882405B (zh) 2014-02-27 2014-02-27 一种半导体器件的制造方法

Country Status (1)

Country Link
CN (1) CN104882405B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111900125A (zh) * 2020-08-18 2020-11-06 华虹半导体(无锡)有限公司 隔离结构的形成方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5879577A (en) * 1996-12-13 1999-03-09 Taiwan Semiconductor Manufacturing Company Ltd. Process for wafer peripheral edge defect reduction

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001345294A (ja) * 2000-05-31 2001-12-14 Toshiba Corp 半導体装置の製造方法
JP3802507B2 (ja) * 2002-05-20 2006-07-26 株式会社ルネサステクノロジ 半導体装置の製造方法
DE102005035728B3 (de) * 2005-07-29 2007-03-08 Advanced Micro Devices, Inc., Sunnyvale Verfahren zum Reduzieren der Kontamination durch Entfernung eines Zwischenschichtdielektrikums von dem Substratrand

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5879577A (en) * 1996-12-13 1999-03-09 Taiwan Semiconductor Manufacturing Company Ltd. Process for wafer peripheral edge defect reduction

Also Published As

Publication number Publication date
CN104882405A (zh) 2015-09-02

Similar Documents

Publication Publication Date Title
TWI570802B (zh) Electrolytic etching device
CN103579235A (zh) 带有垂直栅极结构的器件
JP2005123425A (ja) 半導体基板の製造方法、半導体基板及び半導体装置の製造方法
JP6107709B2 (ja) 貼り合わせｓｏｉウェーハの製造方法
TW201727737A (zh) 使用對於電漿功率位準起反應之雙模態處理氣體組成物的電漿蝕刻方法與系統
US20150287611A1 (en) Semiconductor devices and fabrication method thereof
TWI306623B (en) Method for fabricating semiconductor device with dual poly-recess gate
CN104882405B (zh) 一种半导体器件的制造方法
US20160343862A1 (en) Structure and formation method of semiconductor device structure
CN104979186B (zh) 一种半导体器件的制造方法
KR102087198B1 (ko) 상단 플레이트가 비-산소 함유 재료로 형성되어 있는 챔버를 사용하는 에칭
KR20040036751A (ko) 반도체 소자의 격리 방법
CN105573045B (zh) 光掩膜、半导体器件的制作方法及半导体器件
KR20030056602A (ko) 반도체 소자의 소자 분리막 형성 방법
US20070077772A1 (en) Apparatus and method for manufacturing semiconductor device using plasma
TW201812864A (zh) 半導體裝置及其製造方法
US7723177B2 (en) Method of manufacturing semiconductor device
US8748279B2 (en) Method of manufacturing a semiconductor device
KR20040060560A (ko) 반도체 소자의 제조방법 및 구조
TWI574323B (zh) The Method of Power Rectifier Diode
KR100842902B1 (ko) 반도체 소자의 분리 방법
KR100480919B1 (ko) 반도체 소자의 소자분리막 형성방법
CN107799408B (zh) 半导体器件的制备方法
US9685330B1 (en) Manufacturing method of semiconductor device
CN105097462B (zh) 一种半导体器件的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant