JP2006237095A - 半導体装置の製造方法、及び、半導体装置、半導体製造装置 - Google Patents
半導体装置の製造方法、及び、半導体装置、半導体製造装置 Download PDFInfo
- Publication number
- JP2006237095A JP2006237095A JP2005046376A JP2005046376A JP2006237095A JP 2006237095 A JP2006237095 A JP 2006237095A JP 2005046376 A JP2005046376 A JP 2005046376A JP 2005046376 A JP2005046376 A JP 2005046376A JP 2006237095 A JP2006237095 A JP 2006237095A
- Authority
- JP
- Japan
- Prior art keywords
- cleaning
- semiconductor substrate
- pure water
- semiconductor
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Cleaning Or Drying Semiconductors (AREA)
Abstract
【課題】 半導体基板上の絶縁層にホールや金属層を形成した後に堆積膜による金属配線の変質、腐食が生じたり、純水洗浄によって半導体基板に静電気が蓄積されて放電破壊が生じて金属配線の電気的特性や外観の劣化が生じたりする不具合が比較的簡易に抑止される、歩留りの高い半導体装置の製造方法、及び、半導体装置、半導体製造装置を提供する。
【解決手段】 半導体基板上に形成された絶縁層にホールを形成するホール形成工程(ステップS1)と、ホール形成工程(ステップS1)後に半導体基板に残留する残渣を除去する残渣除去工程(ステップS2)と、残渣除去工程(ステップS2)後に二酸化炭素ガスと酸素ガス又はオゾンガスとを混入した純水を用いて半導体基板を洗浄する洗浄工程(ステップS3)と、を備える。
【選択図】 図2
【解決手段】 半導体基板上に形成された絶縁層にホールを形成するホール形成工程(ステップS1)と、ホール形成工程(ステップS1)後に半導体基板に残留する残渣を除去する残渣除去工程(ステップS2)と、残渣除去工程(ステップS2)後に二酸化炭素ガスと酸素ガス又はオゾンガスとを混入した純水を用いて半導体基板を洗浄する洗浄工程(ステップS3)と、を備える。
【選択図】 図2
Description
この発明は、半導体装置の製造方法、及び、半導体装置、半導体製造装置に関し、特に、半導体基板上の絶縁層にホールを形成した後の半導体基板に残留する残渣や、ホールに金属層を形成した後の半導体基板に残留する残渣を除去して洗浄する半導体装置の製造方法、及び、半導体装置、半導体製造装置に関するものである。
従来から、半導体装置の製造方法として、半導体基板上に形成された絶縁層にビアホール等のホールを形成する工程の後や、そのホールに金属配線等の金属層を形成する工程の後に、フロロカーボン系のエッチングガスを用いてドライエッチング処理をおこなう技術が知られている。
一方、特許文献1等には、ウエハに対する静電気帯電を防止しながらウエハ上に残留する薬剤、パーティクル、汚染物等を除去することを目的として、二酸化炭素ガスを混入した純水の比抵抗を調整してウエハの純水洗浄をおこなう技術が開示されている。
上述した従来の技術は、ドライエッチング処理後の反応生成物として絶縁層上や金属層上にポリマー、O、F、Cl等の堆積膜が形成されてしまうことがあった。このような堆積膜は、金属配線における変質、腐食の原因になっていた。
これに対して、半導体基板上に形成された絶縁層にビアホール等のホールを形成する工程の後や、そのホールに金属配線等の金属層を形成する工程の後に、薬液等を用いて残渣物を除去する処理をおこなって、その後に純水洗浄処理をおこなう方策もおこなわれている。しかし、その場合、比抵抗の高い純水を使用することで、純水自体が帯電してウエハに静電気が蓄電されてしまうという不具合が発生していた。
このように、ホールや金属層を形成した後に次工程をおこなうまでの間に堆積膜による金属配線の変質、腐食が生じたり、純水洗浄によってウエハに静電気が蓄積されて放電破壊が生じて金属配線の電気的特性や外観の劣化が生じたりすると、半導体装置の歩留りが低下してしまう。
このような問題を解決するために、ホールや金属層を形成した後にCO2プラズマ処理をおこなってフッ素系堆積物を除去したり、ホールや金属層を形成した後の半導体基板を不活性ガス内にて保管したりする方策も考えられる。しかし、そのような場合には、プラズマ処理や保管をおこなうための設備の増設や工程数の増加が必要になって、コストや製造時間が増加してしまう。
一方、上述した特許文献1等の技術は、二酸化炭素ガスを混入した純水の比抵抗を調整してウエハの純水洗浄をおこなうものであって、ホールや金属層を形成した後に次工程をおこなうまでの間に堆積膜による金属配線の変質、腐食が生じるのを抑止する効果は期待できない。
この発明は、上述のような課題を解決するためになされたもので、半導体基板上の絶縁層にホールや金属層を形成した後に堆積膜による金属配線の変質、腐食が生じたり、純水洗浄によって半導体基板に静電気が蓄積されて放電破壊が生じて金属配線の電気的特性や外観の劣化が生じたりする不具合が比較的簡易に抑止される、歩留りの高い半導体装置の製造方法、及び、半導体装置、半導体製造装置を提供することにある。
本願発明者は、上述した課題を解決するために研究を重ねた結果、次の事項を知るに至った。
すなわち、半導体基板上の絶縁層にホールや金属層を形成した後におこなう残渣除去工程後に、二酸化炭素ガスと酸素ガス(又は、オゾンガス)とを混入した純水を用いて半導体基板を洗浄することで、半導体基板に形成された金属配線の変質、腐食や、電気的特性や外観の劣化を抑止することができる。
すなわち、半導体基板上の絶縁層にホールや金属層を形成した後におこなう残渣除去工程後に、二酸化炭素ガスと酸素ガス(又は、オゾンガス)とを混入した純水を用いて半導体基板を洗浄することで、半導体基板に形成された金属配線の変質、腐食や、電気的特性や外観の劣化を抑止することができる。
この発明は以上述べた事項に基づくものであり、すなわち、この発明の請求項1記載の発明にかかる半導体装置の製造方法は、半導体基板上に形成された絶縁層にホールを形成するホール形成工程と、前記ホール形成工程後に、前記半導体基板に残留する残渣を除去する残渣除去工程と、前記残渣除去工程後に、二酸化炭素ガスと酸素ガス又はオゾンガスとを混入した純水を用いて前記半導体基板を洗浄する洗浄工程と、を備えたものである。
また、請求項2記載の発明にかかる半導体装置の製造方法は、前記請求項1に記載の発明において、前記ホール形成工程後に、前記ホールに金属層を形成する金属層形成工程をさらに備え、前記残渣除去工程は、前記金属層形成工程後におこなわれるものである。
また、請求項3記載の発明にかかる半導体装置の製造方法は、前記請求項1又は請求項2に記載の発明において、前記洗浄工程は、二酸化炭素ガスを混入した純水を所定の比抵抗値に調整した後に当該純水を用いて前記半導体基板を洗浄する第1洗浄工程と、前記第1洗浄工程後に前記純水に酸素ガス又はオゾンガスを混入して前記半導体基板を洗浄する第2洗浄工程と、を備えたものである。
また、請求項4記載の発明にかかる半導体装置の製造方法は、前記請求項3に記載の発明において、前記第1洗浄工程は、前記純水の比抵抗値が20MΩ・cm以下になるように調整するものである。
また、請求項5記載の発明にかかる半導体装置の製造方法は、前記請求項1〜請求項4のいずれかに記載の発明において、前記洗浄工程を、酸素ガス又はオゾンガスによる雰囲気中にて二酸化炭素ガスを混入した純水を用いて前記半導体基板を洗浄する工程としたものである。
また、この発明の請求項6記載の発明にかかる半導体装置は、請求項1〜請求項5のいずれかに記載の半導体装置の製造方法で製造されたものである。
また、この発明の請求項7記載の発明にかかる半導体製造装置は、半導体基板上の絶縁層に形成されたホール又は当該ホールに形成された金属層に残留する残渣を除去する残渣除去手段と、前記残渣除去手段によって残渣が除去された前記半導体基板を、二酸化炭素ガスと酸素ガス又はオゾンガスとを混入した純水を用いて洗浄する洗浄手段と、を備えたものである。
また、請求項8記載の発明にかかる半導体製造装置は、前記請求項7に記載の発明において、二酸化炭素ガスを混入した純水を所定の比抵抗値に調整する調整手段を備え、前記洗浄手段は、前記調整手段によって調整された前記純水を用いて前記半導体基板を洗浄する第1洗浄手段と、前記第1洗浄工程後に前記純水に酸素ガス又はオゾンガスを混入して前記半導体基板を洗浄する第2洗浄手段と、を備えたものである。
また、請求項9記載の発明にかかる半導体製造装置は、前記請求項8に記載の発明において、前記調整手段は、前記純水の比抵抗値が20MΩ・cm以下になるように調整するものである。
また、請求項10記載の発明にかかる半導体製造装置は、前記請求項7〜請求項9のいずれかに記載の発明において、前記洗浄手段を、酸素ガス又はオゾンガスによる雰囲気中にて二酸化炭素ガスを混入した純水を用いて前記半導体基板を洗浄する手段としたものである。
本発明は、半導体基板上の絶縁層にホールや金属層を形成した後におこなう残渣除去工程後に、二酸化炭素ガスと酸素ガス(又は、オゾンガス)とを混入した純水を用いて半導体基板を洗浄している。これによって、半導体基板上の絶縁層にホールや金属層を形成した後に堆積膜による金属配線の変質、腐食が生じたり、純水洗浄によって半導体基板に静電気が蓄積されて放電破壊が生じて金属配線の電気的特性や外観の劣化が生じたりする不具合が比較的簡易に抑止される、歩留りの高い半導体装置の製造方法、及び、半導体装置、半導体製造装置を提供することができる。
実施の形態.
以下、この発明を実施するための最良の形態について、図面を参照して詳細に説明する。なお、各図中、同一又は相当する部分には同一の符号を付しており、その重複説明は適宜に簡略化ないし省略する。
以下、この発明を実施するための最良の形態について、図面を参照して詳細に説明する。なお、各図中、同一又は相当する部分には同一の符号を付しており、その重複説明は適宜に簡略化ないし省略する。
図1は、本実施の形態における半導体装置1を示す断面図である。図2は、図1の半導体装置1を製造するための手順の一部を示すフローチャートである。
図1に示すように、本実施の形態における半導体装置1は、MOS構造体のものであって、Si基板(半導体基板)2上にフィールド素子分離領域3、ゲートポリシリコン配線4、絶縁層5、7、9、金属配線(金属層)6、8、10等が形成されたものである。
図1に示すように、本実施の形態における半導体装置1は、MOS構造体のものであって、Si基板(半導体基板)2上にフィールド素子分離領域3、ゲートポリシリコン配線4、絶縁層5、7、9、金属配線(金属層)6、8、10等が形成されたものである。
半導体装置1は、次のような手順で製造される。
まず、Si基板(半導体基板)2上にフィールド素子分離領域3を形成して、その後にポリシリコンを堆積してフォトレジストを用いたパターニングによって所望のゲートポリシリコン配線4を形成する。
まず、Si基板(半導体基板)2上にフィールド素子分離領域3を形成して、その後にポリシリコンを堆積してフォトレジストを用いたパターニングによって所望のゲートポリシリコン配線4を形成する。
その後、ゲートポリシリコン配線4が形成された半導体基板2上に、絶縁層5をCVDによって堆積する。そして、フォトレジストを用いてパターニングをおこない、ドライエッチング処理によって絶縁層5に所望のコンタクトホール(ホール)を形成する(ホール形成工程である。)。
その後、ホールが形成された半導体基板2上に、スパッタ等によって金属層を堆積する。そして、フォトレジストを用いてパターニングをおこない、ドライエッチング処理によって絶縁層5のホールに所望の金属配線6(金属層)を形成する(金属層形成工程である。)。
その後、ホールが形成された半導体基板2上に、スパッタ等によって金属層を堆積する。そして、フォトレジストを用いてパターニングをおこない、ドライエッチング処理によって絶縁層5のホールに所望の金属配線6(金属層)を形成する(金属層形成工程である。)。
その後、上述の絶縁層を形成する工程と、ビアホール等のホールを形成するホール形成工程と、ホールに金属層を形成する金属層形成工程と、が繰り返される。その結果、半導体基板2上に、さらに、絶縁層7、9と金属層8、10とが積層される。
ここで、本実施の形態では、上述のホール形成工程の後と、金属層形成工程の後と、にそれぞれ以下の工程をおこなっている。
図2(A)を参照して、ホール形成工程が終了すると(ステップS1)、まず、半導体基板2上に残留するレジスト、エッチング残渣物等の残渣を除去する残渣除去工程がおこなわれる(ステップS2)。そして、残渣除去工程後に、二酸化炭素ガスと酸素ガス(又は、オゾンガス)とを混入した純水を用いて半導体基板2を洗浄する洗浄工程がおこなわれる(ステップS3)。
図2(A)を参照して、ホール形成工程が終了すると(ステップS1)、まず、半導体基板2上に残留するレジスト、エッチング残渣物等の残渣を除去する残渣除去工程がおこなわれる(ステップS2)。そして、残渣除去工程後に、二酸化炭素ガスと酸素ガス(又は、オゾンガス)とを混入した純水を用いて半導体基板2を洗浄する洗浄工程がおこなわれる(ステップS3)。
同様に、図2(B)を参照して、金属層形成工程が終了すると(ステップS4)、半導体基板2上に残留するレジスト、エッチング残渣物等の残渣を除去する残渣除去工程がおこなわれる(ステップS2)。そして、残渣除去工程後に、二酸化炭素ガスと酸素ガス(又は、オゾンガス)とを混入した純水を用いて半導体基板2を洗浄する洗浄工程がおこなわれる(ステップS3)。
このように、残渣除去工程後の洗浄工程において、二酸化炭素ガスと酸素ガス(又は、オゾンガス)とを混入した純水を用いることで、半導体基板2(半導体装置1)に生じる静電気を除去して半導体基板2が放電破壊するのを抑止するとともに、コンタミの除去をおこなうことができる。さらに、二酸化炭素ガスと酸素ガス(又は、オゾンガス)とを混入した純水を用いることで、酸化効果を高めることができる。これにより、金属層6、8、10の表面の酸化にともないその表面にアルミナ層が形成されて、金属配線6、8、10の変質、腐食が抑止される。
なお、上述した洗浄工程は、二酸化炭素ガスを混入した純水を所定の比抵抗値に調整した後にその純水を用いて半導体基板2を洗浄する第1洗浄工程と、第1洗浄工程後に純水に酸素ガス(又はオゾンガス)を混入して半導体基板2をさらに洗浄する第2洗浄工程と、の2段階でおこなうこともできる。
これは、半導体基板2における静電気蓄電を防止するために、比抵抗の低い薬液処理をおこなう必要があるためである。したがって、まず、二酸化炭素ガスのみを混入した純水(炭酸水)の比抵抗の調整をおこなっておく。ここで、静電気除去を充分に達成するためには、純水の比抵抗値を、20MΩ・cm以下に調整することが好ましい。
そして、静電気除去に必要な比抵抗に調整された純水を用いた第1洗浄工程後に、その純水に酸素ガス(又は、オゾンガス)をさらに混入して、その純水を用いて第2洗浄工程をおこなうことで、金属層表面に酸化にともなうアルミナ層を形成することができる。なお、予め比抵抗の調整をおこなうのは、洗浄工程が終了するまで静電気を除去する効果を確保するためである。
そして、静電気除去に必要な比抵抗に調整された純水を用いた第1洗浄工程後に、その純水に酸素ガス(又は、オゾンガス)をさらに混入して、その純水を用いて第2洗浄工程をおこなうことで、金属層表面に酸化にともなうアルミナ層を形成することができる。なお、予め比抵抗の調整をおこなうのは、洗浄工程が終了するまで静電気を除去する効果を確保するためである。
また、上述した洗浄工程は、酸素ガス(又は、オゾンガス)による雰囲気中にて二酸化炭素ガスを混入した純水を用いて半導体基板2を洗浄する工程とすることもできる。具体的には、酸素雰囲気中(又は、オゾン雰囲気中)にて予め比抵抗を調整した二酸化炭素ガスのみを混入した純水にて洗浄処理をおこなうか、二酸化炭素ガスを混入した純水の比抵抗を調整した薬液を用いて処理をおこなった後に酸素雰囲気中(又は、オゾン雰囲気中)にて洗浄処理をおこなうことになる。
このような場合にも、上述した本実施の形態と同等の効果を得ることができる。
このような場合にも、上述した本実施の形態と同等の効果を得ることができる。
なお、本実施の形態では、積層される絶縁層5、7、9におけるホールや金属層6、8、10を対象として洗浄工程をおこなったが、半蔵体基板の最上層に形成されるボンディングパッド(金属層)やそれが形成される開口(ホール)に対しても同様の洗浄工程をおこなうことができる。これにより、ボンディングパッド部の金属配線の表面変質、腐食を発生させることなく、ボンディングパッドにワイヤーボンディングされるワイヤーの密着性が増して、半導体装置1の歩留りと信頼性とが向上する。
また、本実施の形態における半導体装置の製造方法を達成するための半導体製造装置は、図示は省略するが、半導体基板2上の絶縁層に形成されたホールや金属層に残留する残渣を除去する残渣除去装置(残渣除去手段)、残渣が除去された半導体基板2を二酸化炭素ガスと酸素ガス(又は、オゾンガス)とを混入した純水を用いて洗浄する洗浄装置(洗浄手段)、等で構成されるものである。また、半導体製造装置には、二酸化炭素ガスを混入した純水を所定の比抵抗値に調整する調整装置(調整手段)を設置することができる。
以上説明したように、本実施の形態では、半導体基板2上の絶縁層5、7、9にホールや金属層6、8、10を形成した後におこなう残渣除去工程後に、二酸化炭素ガスと酸素ガス(又は、オゾンガス)とを混入した純水を用いて半導体基板2を洗浄している。これによって、半導体基板2上の絶縁層5、7、9にホールや金属層6、8、10を形成した後に堆積膜による金属配線6、8、10の変質、腐食が生じたり、純水洗浄によって半導体基板2に静電気が蓄積されて放電破壊が生じて金属配線6、8、10の電気的特性や外観の劣化が生じたりする不具合が比較的簡易に抑止されて、半導体装置1の歩留りを向上することができる。
なお、本発明が本実施の形態に限定されず、本発明の技術思想の範囲内において、本実施の形態の中で示唆した以外にも、本実施の形態は適宜変更され得ることは明らかである。また、前記構成部材の数、位置、形状等は本実施の形態に限定されず、本発明を実施する上で好適な数、位置、形状等にすることができる。
1 半導体装置、
2 Si基板(半導体基板)、
3 フィールド素子分離領域、
4 ゲートポリシリコン配線、
5、7、9 絶縁層、
6、8、10 金属配線(金属層)。
2 Si基板(半導体基板)、
3 フィールド素子分離領域、
4 ゲートポリシリコン配線、
5、7、9 絶縁層、
6、8、10 金属配線(金属層)。
Claims (10)
- 半導体基板上に形成された絶縁層にホールを形成するホール形成工程と、
前記ホール形成工程後に、前記半導体基板に残留する残渣を除去する残渣除去工程と、
前記残渣除去工程後に、二酸化炭素ガスと酸素ガス又はオゾンガスとを混入した純水を用いて前記半導体基板を洗浄する洗浄工程と、
を備えたことを特徴とする半導体装置の製造方法。 - 前記ホール形成工程後に、前記ホールに金属層を形成する金属層形成工程をさらに備え、
前記残渣除去工程は、前記金属層形成工程後におこなわれることを特徴とする請求項1に記載の半導体装置の製造方法。 - 前記洗浄工程は、二酸化炭素ガスを混入した純水を所定の比抵抗値に調整した後に当該純水を用いて前記半導体基板を洗浄する第1洗浄工程と、前記第1洗浄工程後に前記純水に酸素ガス又はオゾンガスを混入して前記半導体基板を洗浄する第2洗浄工程と、を備えたことを特徴とする請求項1又は請求項2に記載の半導体装置の製造方法。
- 前記第1洗浄工程は、前記純水の比抵抗値が20MΩ・cm以下になるように調整することを特徴とする請求項3に記載の半導体装置の製造方法。
- 前記洗浄工程は、酸素ガス又はオゾンガスによる雰囲気中にて二酸化炭素ガスを混入した純水を用いて前記半導体基板を洗浄する工程であることを特徴とする請求項1〜請求項4のいずれかに記載の半導体装置の製造方法。
- 請求項1〜請求項5のいずれかに記載の半導体装置の製造方法で製造されたことを特徴とする半導体装置。
- 半導体基板上の絶縁層に形成されたホール又は当該ホールに形成された金属層に残留する残渣を除去する残渣除去手段と、
前記残渣除去手段によって残渣が除去された前記半導体基板を、二酸化炭素ガスと酸素ガス又はオゾンガスとを混入した純水を用いて洗浄する洗浄手段と、
を備えたことを特徴とする半導体製造装置。 - 二酸化炭素ガスを混入した純水を所定の比抵抗値に調整する調整手段を備え、
前記洗浄手段は、前記調整手段によって調整された前記純水を用いて前記半導体基板を洗浄する第1洗浄手段と、前記第1洗浄工程後に前記純水に酸素ガス又はオゾンガスを混入して前記半導体基板を洗浄する第2洗浄手段と、を備えたことを特徴とする請求項7に記載の半導体製造装置。 - 前記調整手段は、前記純水の比抵抗値が20MΩ・cm以下になるように調整することを特徴とする請求項8に記載の半導体製造装置。
- 前記洗浄手段は、酸素ガス又はオゾンガスによる雰囲気中にて二酸化炭素ガスを混入した純水を用いて前記半導体基板を洗浄する手段であることを特徴とする請求項7〜請求項9のいずれかに記載の半導体製造装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005046376A JP2006237095A (ja) | 2005-02-23 | 2005-02-23 | 半導体装置の製造方法、及び、半導体装置、半導体製造装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005046376A JP2006237095A (ja) | 2005-02-23 | 2005-02-23 | 半導体装置の製造方法、及び、半導体装置、半導体製造装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006237095A true JP2006237095A (ja) | 2006-09-07 |
Family
ID=37044447
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005046376A Pending JP2006237095A (ja) | 2005-02-23 | 2005-02-23 | 半導体装置の製造方法、及び、半導体装置、半導体製造装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006237095A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009141347A (ja) * | 2007-12-05 | 2009-06-25 | Siltronic Ag | 半導体ウェーハを湿式化学的処理する方法 |
CN108242388A (zh) * | 2016-12-27 | 2018-07-03 | 中国科学院微电子研究所 | 一种去除基片刻蚀后残余物的方法及装置 |
CN113140445A (zh) * | 2021-03-18 | 2021-07-20 | 上海华力集成电路制造有限公司 | 后段刻蚀后清洗方法 |
-
2005
- 2005-02-23 JP JP2005046376A patent/JP2006237095A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009141347A (ja) * | 2007-12-05 | 2009-06-25 | Siltronic Ag | 半導体ウェーハを湿式化学的処理する方法 |
US8070882B2 (en) | 2007-12-05 | 2011-12-06 | Siltronic Ag | Method for the wet-chemical treatment of a semiconductor wafer |
CN108242388A (zh) * | 2016-12-27 | 2018-07-03 | 中国科学院微电子研究所 | 一种去除基片刻蚀后残余物的方法及装置 |
CN113140445A (zh) * | 2021-03-18 | 2021-07-20 | 上海华力集成电路制造有限公司 | 后段刻蚀后清洗方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3667273B2 (ja) | 洗浄方法および洗浄液 | |
US8058181B1 (en) | Method for post-etch cleans | |
CN100501937C (zh) | 在半导体制造工艺中形成低k电介质的方法 | |
US7452806B2 (en) | Method of forming inductor in semiconductor device | |
KR101376897B1 (ko) | 액체 메니스커스를 이용한 포스트 에칭 웨이퍼 표면 세정 | |
JP2004140196A (ja) | 半導体装置の製造方法および基板洗浄装置 | |
US20050066994A1 (en) | Methods for cleaning processing chambers | |
JP2000150640A (ja) | 半導体装置の製造方法 | |
JP2006237095A (ja) | 半導体装置の製造方法、及び、半導体装置、半導体製造装置 | |
CN102820216B (zh) | 半导体器件的制备方法 | |
US7022610B2 (en) | Wet cleaning method to eliminate copper corrosion | |
US7067015B2 (en) | Modified clean chemistry and megasonic nozzle for removing backside CMP slurries | |
CN106252274B (zh) | 半导体器件的制造方法 | |
CN104979275A (zh) | 接触插塞的形成方法 | |
JP2009283721A (ja) | 半導体装置の製造方法 | |
JP2011151283A (ja) | 半導体装置の製造方法 | |
JP4948278B2 (ja) | 半導体装置の製造方法 | |
US7015568B2 (en) | System for ultraviolet atmospheric seed layer remediation | |
JP2010050117A (ja) | 半導体装置の製造方法 | |
JP2005327936A (ja) | 基板の洗浄方法及びその製造方法 | |
JP2006294842A (ja) | 半導体装置の製造方法 | |
JP2005353947A (ja) | 半導体装置の製造方法 | |
CN106611743A (zh) | 一种空气隙/铜互连结构的制造方法 | |
CN106847740A (zh) | 一种形成空气隙/铜互连的工艺方法 | |
JP2001110895A (ja) | 金属配線の形成方法 |