CN102820216B - 半导体器件的制备方法 - Google Patents

半导体器件的制备方法 Download PDF

Info

Publication number
CN102820216B
CN102820216B CN201110152847.8A CN201110152847A CN102820216B CN 102820216 B CN102820216 B CN 102820216B CN 201110152847 A CN201110152847 A CN 201110152847A CN 102820216 B CN102820216 B CN 102820216B
Authority
CN
China
Prior art keywords
aluminium
preparation
substrate
mechanical planarization
oxidation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110152847.8A
Other languages
English (en)
Other versions
CN102820216A (zh
Inventor
蒋莉
黎铭琦
朱普磊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Beijing Corp
Priority to CN201110152847.8A priority Critical patent/CN102820216B/zh
Priority to US13/315,143 priority patent/US8846535B2/en
Publication of CN102820216A publication Critical patent/CN102820216A/zh
Application granted granted Critical
Publication of CN102820216B publication Critical patent/CN102820216B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/495Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a simple metal, e.g. W, Mo
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041Cleaning
    • H01L21/02057Cleaning during device manufacture
    • H01L21/02068Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H01L21/02074Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a planarization of conductive layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02225Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02244Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of a metallic layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008Making conductor-insulator-semiconductor electrodes
    • H01L21/28017Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28079Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a single metal, e.g. Ta, W, Mo, Al
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/32115Planarisation
    • H01L21/3212Planarisation by chemical mechanical polishing [CMP]

Abstract

本发明公开了一种半导体器件的制备方法,其中,通过化学机械平坦化处理去除多余的铝并形成铝栅极之后,使用H2O2溶液对暴露出来的铝栅极表面进行氧化处理,从而形成氧化铝薄膜,最后再对半导体器件进行清洗处理。经过本发明的这种处理,能够使经过化学机械平坦化处理的铝栅极表面得到保护,避免形成侵蚀和凹坑。

Description

半导体器件的制备方法
技术领域
本发明涉及半导体器件的制备方法,具体来说,涉及一种具有铝栅极的半导体器件的制备方法。
背景技术
随着半导体技术的不断发展,半导体器件的尺寸不断减小。高k金属栅极逐渐成为当前半导体技术发展的主流方向。其中,铝栅极由于其优异的特性而受到人们的青睐。
目前,在常用的后栅极制备过程中,因为高k绝缘材料会经过包括金属硅化物和氮化硅应力工程(双应力层)等在内的各项标准生产工艺处理,所以要在栅电极形成前淀积,然后将栅电极之间的间隙用氧化物填充,并通过化学机械平坦化(Chemical MechanicalPlanarization,CMP)工艺去除栅电极表面多余的氧化物。紧接着,一次性地将NMOS和PMOS的栅电极材料去除,然后淀积金属栅材料。在生产中,淀积金属栅的工艺需要能够将台阶完全覆盖,并且对高介电绝缘材料实现零损伤。最后需要使用一次化学机械平坦化技术去除多余的金属。为了确保产品的质量,整个过程需要被持续监控并恰当地使用清洗处理。在完成上述操作后,在芯片上淀积绝缘介质以及刻蚀接触孔。
上述过程中,在使用化学机械平坦化技术去除多余的金属之后,通常利用去离子水对刚刚经过研磨的芯片表面进行清洗,从而去除残余的磨料。由于铝的活性较高,当去离子水接触到铝栅极表面时,能够从铝栅极获得电子,变成氢气H2,从而使铝栅极表面出现侵蚀(主要是凹坑(pits)的形式)。如果铝栅极具有杂质的话,这种侵蚀的情况会相当严重。
图1A-1D示出了经过去离子水清洗之后的铝栅极表面的扫描电子显微镜照片。从图1A-1D中可以看到,凹坑101主要出现在金属铝的晶界上(因为杂质和缺陷主要存在于晶界)。从图1还可以看出,凹坑的数量相当多,大约在数百至数千个。在器件制备过程中,如果这些凹坑出现在栅极区域,则将大大降低半导体器件的性能并且影响半导体器件的稳定性。
因此,需要提出一种新的技术来解决上述现有技术中的任何问题。
发明内容
本发明的一个目的是提供一种半导体器件的制备方法,从而解决上述现有技术中的至少一个问题。
根据本发明的第一方面,提供了一种半导体器件的制备方法包括:提供沉积有铝的衬底的步骤;化学机械平坦化步骤,对沉积有铝的衬底进行化学机械平坦化处理,从而形成铝栅极并且露出铝栅极的表面;氧化步骤,使用H2O2溶液对经过化学机械平坦化处理的铝栅极表面进行氧化处理,从而在铝栅极表面形成氧化铝薄膜;以及清洗步骤,对所述衬底进行清洗。
优选地,所述清洗步骤包括:第一清洗步骤,使用所述H2O2溶液对所述衬底进行清洗。
优选地,所述化学机械平坦化步骤、氧化步骤和清洗步骤在化学机械平坦化设备中进行,所述化学机械平坦化设备包括用于放置所述半导体器件的磨头,磨头的向下压力在所述氧化步骤和清洗步骤中小于0.8psi。
优选地,所述氧化步骤在化学机械平坦化设备中进行,所述化学机械平坦化设备包括设置有抛光垫的转盘,转盘的转速在所述氧化步骤和清洗步骤中为50rpm至110rpm。
优选地,所述氧化步骤的处理时间小于10s。
进一步地,当氧化步骤的处理时间小于或等于10s时,所述H2O2溶液的质量浓度更优选大于或等于15%。
优选地,当通过第一清洗步骤对衬底表面进行清洗时,所述氧化步骤的处理时间与第一清洗步骤的处理时间之和为10s-50s。
优选地,如果还要进行第一清洗步骤,则在氧化步骤和第一清洗步骤中采用的所述H2O2溶液的质量浓度大于或等于4%。
本发明的优点至少包括以下之一:通过使用H2O2溶液对经过化学机械平坦化处理的铝栅极表面进行氧化处理,在铝栅极表面形成致密的氧化铝薄膜。氧化铝薄膜可以保护铝栅极表面,在后续的清洗过程中,铝栅极表面不会受到去离子水等清洗剂的侵蚀,从而使得铝栅极表面的侵蚀和凹坑显著减少。此外,通过控制H2O2溶液质量浓度、磨头的向下压力、转盘转速等参数中的至少一种,还可以在形成氧化铝薄膜的同时对衬底表面进行清洗,基本去除残留的磨料。
通过以下参照附图对本发明的示例性实施例的详细描述,本发明的其它特征及其优点将会变得清楚。
附图说明
构成说明书的一部分的附图描述了本发明的实施例,并且连同说明书一起用于解释本发明的原理。
参照附图,根据下面的详细描述,可以更加清楚地理解本发明,其中:
图1A-1D是现有技术中使用去离子水清洗之后的铝栅极表面的扫描电子显微镜照片。
图2是示出根据本发明的半导体器件的制备方法的流程图。
图3A和图3B示出了根据本发明的半导体器件的衬底的示例性结构。
图4是示出根据本发明的第一实施例的半导体器件的制备方法的流程图。
图5是示出利用根据本发明的第一实施例的半导体器件的制备方法得到的半导体器件的扫描电子显微镜照片。
图6是示出根据本发明的第二实施例的半导体器件的制备方法的流程图。
具体实施方式
现在将参照附图来详细描述本发明的各种示例性实施例。应注意到:除非另外具体说明,否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本发明的范围。
以下对至少一个示例性实施例的描述实际上仅仅是说明性的,决不作为对本发明及其应用或使用的任何限制。
对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论,但在适当情况下,所述技术、方法和设备应当被视为授权说明书的一部分。
在这里示出和讨论的所有示例中,任何具体值应被解释为仅仅是示例性的,而不是作为限制。因此,示例性实施例的其它示例可以具有不同的值。
应注意到:相似的标号和字母在下面的附图中表示类似项,因此,一旦某一项在一个附图中被定义,则在随后的附图中不需要对其进行进一步讨论。
图2示出了根据本发明的半导体器件的制备方法的流程图。
首先,提供沉积有铝的衬底(步骤S201)。根据要制备的具体器件类型和制作方式,本领域技术人员可以选择合适的衬底。
然后,对沉积有铝的衬底进行化学机械平坦化,从而露出铝栅极的表面(步骤S202)。通过对衬底进行化学机械抛光,去掉衬底上多余的铝,仅保留准备作为铝栅极的部分,从而形成了铝栅极,并且使铝栅极的表面暴露出来。此外,化学机械抛光还使得衬底表面更加平整,有利于进行下一步沉积或其它处理。至于化学机械平坦化处理所采用的磨料、具体研磨步骤和研磨参数等,本领域技术人员能够根据现有技术进行选择和使用,这些不是本发明的重点,在下面的具体实施例中,也将省略对它们的具体描述。
接下来,使用H2O2溶液对形成有铝栅极的衬底进行氧化处理(S203)。
在氧化处理中,为了保护刚刚经过化学机械平坦化处理的铝栅极表面,防止在铝栅极表面出现侵蚀或凹坑,使用H2O2溶液对经过化学机械平坦化处理的铝栅极表面进行氧化处理(步骤S204),从而在铝栅极表面形成氧化铝薄膜。
在后续的处理过程中,即使铝栅极暴露于空气、去离子水、清洗剂或其它环境中,由于致密的氧化铝薄膜能够将铝栅极表面与外界充分隔离,所以能够有效地防止铝栅极的表面出现侵蚀或凹坑。
最后,对形成有铝栅极的衬底进行清洗(步骤S204),去除衬底表面残留的磨料。
图4示出了根据本发明第一实施例的半导体器件的制备方法的流程图。
如图4所示,首先,提供沉积有铝的衬底(步骤S401)。
图3A示出了本实施例中所采用的衬底的一种示例性结构。如图3A所示,该衬底为典型的FET器件,从下至上依次包括半导体衬底301、绝缘层302、沉积的铝层303等。因为该衬底结构是本领域技术人员所熟悉的结构,并且衬底只是作为示例,其具体结构不是本发明的重点,因此就不再详细介绍该衬底的结构。
然后,对所提供的衬底进行化学机械平坦化处理(步骤S402)。本实施例中的步骤S401、S402与图2中的步骤S201、S202类似。为了节省篇幅,这里就不再详细描述。
图3A所示的衬底经过CMP处理后的结构如图3B所示。
从图3B可以看到,经过上面的化学机械平坦化处理,铝栅极的表面304被暴露出来。
接下来,对经过化学机械平坦化处理的衬底进行氧化处理(S403)。
在氧化处理S403中,为了保护铝栅极的表面,使用H2O2溶液对铝栅极的表面进行处理。其中,H2O2溶液的质量浓度优选大于或等于4%,氧化处理时间优选小于或等于10s,进一步优选的处理时间为大于1s且小于8s,H2O2溶液的质量浓度大于或等于15%。在本实施例中,所采用的H2O2溶液的质量浓度为4%,氧化处理时间10s。
最后,对铝栅极已经经过氧化处理的衬底进行后续的清洗处理(S404),从而去除衬底表面残留的磨料等(S405)。由于在进一步的清洗处理时,金属铝的表面已经形成有致密的氧化铝薄膜,所以不会被去离子水等清洗剂侵蚀。现有技术中,经过化学机械平坦化处理的衬底也需要进行清洗,从而去除残留的磨料,所以本领域技术人员能够采用适当的清洗剂和清洗方式对衬底进行处理,本发明就不再对此进行详细的描述。
图5A和图5B示出了本实施例中经过氧化处理得到的铝膜的扫描电子显微镜照片。从图5A和图5B中可以看到,经过氧化处理之后,铝膜上的侵蚀和凹坑明显减少。
图6示出了根据本发明第二实施例的半导体器件的制备方法的流程图。
如图6所示,在该实施例中,首先提供沉积有铝的衬底(步骤S601)。然后对衬底进行化学机械平坦化处理(步骤S602)。这两个步骤与图4所示的步骤S401、S402类似,因此在这里省略对它们的描述。
接下来,进行氧化步骤(S603)和第一清洗处理(S605)。其中,氧化步骤S603和第一清洗步骤S605连续进行,从而在进行氧化处理的同时实现对衬底表面的清洗。其它清洗步骤S606是一个可选步骤,本领域技术人员可以根据实际情况决定是否还需要进一步的清洗处理。
在氧化步骤S603和第一清洗步骤S605中,使用H2O2溶液连续地对经过化学机械平坦化处理的衬底表面进行处理。这样,在使铝被氧化,形成致密氧化铝薄膜的同时,还去除了衬底表面残留的磨料。其中,H2O2溶液的质量浓度优选大于4%,并且处理时间(即氧化步骤的处理时间与第一清洗步骤的处理时间之和)延长至10s-50s。在一个更具体的示例中,H2O2溶液的质量浓度为10%,处理时间为35s。
经过上述氧化步骤S603和第一清洗步骤S605处理的衬底已经基本上去除了磨料。作为一个可选步骤,还可以对衬底进行进一步的清洗处理(S606),从而使得衬底表面更加干净。由于在进一步的清洗处理时,金属铝的表面已经形成有致密的氧化铝薄膜,所以不会被去离子水等清洗剂侵蚀。
在大多数化学机械平坦化设备中,都把化学机械平坦化工艺和清洗工艺集成在一起,通常称为干进/干出工艺。这种方式能通过缩短研磨和清洗所需的时间而提高生产率。所以,上述步骤S602、S603、S604可以在同一台化学机械平坦化设备中实现。
化学机械平坦化设备通常包括磨头、转盘和抛光垫等部件。其中,需要进行研磨的衬底被安装在磨头中,抛光垫设置在转盘上并且在转盘的带动下相对于磨头旋转。在磨头和抛光垫之间有磨料,并同时施加适当的向下压力,从而实现衬底的研磨。在这种一体化的化学机械平坦化设备中,优选在进行氧化处理(步骤S604)和清洗处理(S604)时也施加向下压力和保持转盘的旋转。作为一种优选方案,磨头的向下压力保持在小于或等于0.8psi。作为另一种优选方案,转盘的转速为50rpm至110rpm。当然,本领域技术人员能够理解,更优选的方案是将上述两种优选方案结合起来,即磨头的向下压力保持在小于或等于0.8psi且转盘的转速为50rpm至110rpm。这样,能够使得衬底得到更好的清洗和氧化。
上面已经参数附图详细描述了本发明。本领域技术人员应当理解,可能以许多方式来实现本发明的方法。用于所述方法的步骤的上述顺序仅是为了进行说明,本发明的方法的步骤不限于以上具体描述的顺序,除非以其它方式特别说明。
虽然已经通过示例对本发明的一些特定实施例进行了详细说明,但是本领域的技术人员应该理解,以上示例仅是为了进行说明,而不是为了限制本发明的范围。本领域的技术人员应该理解,可在不脱离本发明的范围和精神的情况下,对以上实施例进行修改。本发明的范围由所附权利要求来限定。

Claims (7)

1.一种半导体器件的制备方法,包括:
提供沉积有铝的衬底的步骤;
化学机械平坦化步骤,对沉积有铝的衬底进行化学机械平坦化处理,从而形成铝栅极并且露出铝栅极的表面;
氧化步骤,使用H2O2溶液对经过化学机械平坦化处理的铝栅极表面进行氧化处理,从而在铝栅极表面形成氧化铝薄膜;以及
清洗步骤,使用H2O2溶液对所述衬底进行清洗,而不再进行其它清洗处理,
其中,在氧化步骤和清洗步骤中,使H2O2溶液连续地对铝栅极表面进行处理,使得在形成氧化铝薄膜的同时,还去除了衬底表面残留的磨料。
2.根据权利要求1所述的制备方法,其中,所述化学机械平坦化步骤、氧化步骤和清洗步骤在化学机械平坦化设备中进行,所述化学机械平坦化设备包括用于放置所述半导体器件的磨头,磨头的向下压力在所述氧化步骤和清洗步骤中小于0.8psi。
3.根据权利要求1所述的制备方法,其中,所述氧化步骤和清洗步骤在化学机械平坦化设备中进行,所述化学机械平坦化设备包括设置有抛光垫的转盘,转盘的转速在所述氧化步骤和清洗步骤中为50rpm至110rpm。
4.根据权利要求1所述的制备方法,其中所述氧化步骤的处理时间小于10s。
5.根据权利要求4所述的制备方法,其中所述H2O2溶液的质量浓度大于或等于15%。
6.根据权利要求1所述的制备方法,其中所述氧化步骤的处理时间与第一清洗步骤的处理时间之和为10s-50s。
7.根据权利要求6所述的制备方法,其中所述H2O2溶液的质量浓度大于或等于4%。
CN201110152847.8A 2011-06-09 2011-06-09 半导体器件的制备方法 Active CN102820216B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201110152847.8A CN102820216B (zh) 2011-06-09 2011-06-09 半导体器件的制备方法
US13/315,143 US8846535B2 (en) 2011-06-09 2011-12-08 Method of fabricating a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110152847.8A CN102820216B (zh) 2011-06-09 2011-06-09 半导体器件的制备方法

Publications (2)

Publication Number Publication Date
CN102820216A CN102820216A (zh) 2012-12-12
CN102820216B true CN102820216B (zh) 2015-08-12

Family

ID=47293549

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110152847.8A Active CN102820216B (zh) 2011-06-09 2011-06-09 半导体器件的制备方法

Country Status (2)

Country Link
US (1) US8846535B2 (zh)
CN (1) CN102820216B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9263275B2 (en) 2013-03-12 2016-02-16 Taiwan Semiconductor Manufacturing Company, Ltd. Interface for metal gate integration
US9105578B2 (en) * 2013-03-12 2015-08-11 Taiwan Semiconductor Manufacturing Company, Ltd. Interface for metal gate integration
US9711374B2 (en) * 2013-06-13 2017-07-18 Taiwan Semiconductor Manufacturing Co., Ltd. Mechanisms for forming oxide layer over exposed polysilicon during a chemical mechanical polishing (CMP) process
CN105364699B (zh) * 2014-07-25 2020-08-04 中芯国际集成电路制造(上海)有限公司 一种化学机械研磨方法和化学机械研磨设备
CN105448689B (zh) * 2014-08-07 2018-09-21 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法和电子装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1733856A (zh) * 2004-08-03 2006-02-15 三星电子株式会社 浆料、使用该浆料的化学机械抛光方法以及使用该浆料形成金属布线的方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6635562B2 (en) * 1998-09-15 2003-10-21 Micron Technology, Inc. Methods and solutions for cleaning polished aluminum-containing layers
KR20010092109A (ko) * 2000-03-20 2001-10-24 박종섭 금속배선 형성방법
DE10240114B4 (de) * 2002-08-30 2006-12-28 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Reduzierung eines Defektpegels nach dem chemisch mechanischen Polieren eines Kupfer enthaltenden Substrats durch Spülen des Substrats mit einer oxidierenden Lösung
US20070152252A1 (en) * 2005-12-30 2007-07-05 Buehler Mark F Reducing aluminum dissolution in high pH solutions

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1733856A (zh) * 2004-08-03 2006-02-15 三星电子株式会社 浆料、使用该浆料的化学机械抛光方法以及使用该浆料形成金属布线的方法

Also Published As

Publication number Publication date
CN102820216A (zh) 2012-12-12
US20120315762A1 (en) 2012-12-13
US8846535B2 (en) 2014-09-30

Similar Documents

Publication Publication Date Title
CN102820216B (zh) 半导体器件的制备方法
CN107665829B (zh) 晶圆混合键合中提高金属引线制程安全性的方法
US8673783B2 (en) Metal conductor chemical mechanical polish
CN102623327B (zh) 一种化学机械研磨方法
US6806193B2 (en) CMP in-situ conditioning with pad and retaining ring clean
US9511475B2 (en) Polishing device for removing polishing byproducts
US8455362B2 (en) Chemical mechanical polishing method
CN102371532B (zh) 化学机械研磨工艺的返工方法
TWI716627B (zh) 貼合式soi晶圓的製造方法
CN102237297A (zh) 金属互连结构的制作方法及平坦化工艺
US7067015B2 (en) Modified clean chemistry and megasonic nozzle for removing backside CMP slurries
US20230197550A1 (en) Passivation layer for a semiconductor device and method for manufacturing the same
CN1992203A (zh) Cmos图像传感器的制造方法
JP2003311539A (ja) 研磨方法および研磨装置、並びに半導体装置の製造方法
JP2006237095A (ja) 半導体装置の製造方法、及び、半導体装置、半導体製造装置
KR100560307B1 (ko) 반도체 소자 제조방법
CN104124150A (zh) 半导体器件的形成方法
CN105097425A (zh) 一种化学机械研磨的方法
CN102881630A (zh) 超低介电常数层的制作方法
CN102005363A (zh) 延长队列时间的方法
US6211060B1 (en) Method for planarizing a damascene structure
KR20080114041A (ko) 반도체 소자의 제조방법
TW202236382A (zh) 鍵合兩半導體結構的方法
JP3654884B2 (ja) 配線構造の形成方法
JP2012160683A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant