背景技术
目前,由于半导体集成电路制造工艺的日益进步,集成电路的集成度越来越高,器件尺寸越来越小,为了解决由于金属互连结构微型化而导致热量增加、互连结构的电阻电容延迟等问题,现有技术中一般都开始采用低介电常数的介质材料作为介质层,并采用铜金属作为互连线的材料。
相对于传统的铝互连器件,铜互连的器件能满足高频、高集成度、大功率、大容量、使用寿命长的要求。但是,由于铜在蚀刻过程中的蚀刻产物不易挥发,因此很难使用等离子体刻蚀方法来制备半导体器件。为了解决这个问题,业界引入了大马士革工艺或双大马士革工艺来制造铜互连线。在双大马士革工艺中,首先对氧化物介质层进行刻蚀,产生用于镶嵌工艺的沟槽;然后接着沉积金属阻挡层、铜籽晶层,再通过电化学镀(Electronic Chemical Plating,ECP)工艺沉积金属铜,以填满上述形成的沟槽。通常情况下,受沟槽结构和ECP负载效应的影响,上述使用ECP工艺所形成的铜表面是不平整的,因此还必须通过铜化学机械抛光(Cu-CMP,Cu Chemical Mechanical Polishing)工艺来实现铜表面的平坦化,移除所述介质层上的铜,在上述形成的沟槽中形成铜互连线。
图1为现有技术中Cu-CMP工艺的示意图。如图1所示,进行Cu-CMP工艺处理前的晶圆(wafer)剖面结构如图1中左侧所示,此时下部的灰色区域为低介电常数材料(Low k Material)构成的绝缘层(Dielectric Film),沉积过程中的金属Cu将通孔填充后继续覆盖到绝缘层之上,形成连通的金属层,如图1中白色区域所示;经过Cu-CMP工艺处理后wafer剖面结构如图1右侧所示,通过Cu-CMP工艺去除连通的金属层,而只保留通孔当中沉积的金属Cu。为了避免绝缘层上附着的部分残留金属,所述的Cu-CMP工艺过程需要在将连通的金属层去除后进一步对绝缘层进行处理,从而使得通孔中的金属Cu连同绝缘层再被研磨掉一定厚度。由图1中左右侧的比较可以看出,右侧的绝缘层厚度相比于左侧图中Cu-CMP工艺处理之前的绝缘层厚度要略薄一些。在所述的Cu-CMP工艺处理之后,还需要使用各种类型的溶液或去离子水(DI water)对wafer表面的加工残余物进行清洗。
在实际生产加工的过程中,由于生产线设备的调度和工序安排的原因,通常并不能在对wafer进行Cu-CMP工艺处理之后就立即进行后续的处理工序,例如,通过化学气相沉积(CVD,Chemical Vaporize Deposition)方法生成掺氮的碳化硅(NDC)层或氮化硅(Si3N4)层等工序,而必须在等待一段时间之后才能进行后续的处理工序。业界一般将上述从完成上述Cu-CMP工艺处理到进行下一个处理工序之间的等待时间称为队列时间(Queue time),也可简称为Q time。
在所述的Q time期间,wafer所处的环境(Fabrication Environment)一般都是非理想的环境,因此wafer在上述Q time期间比较容易受到其所在环境的影响,从而容易被污染。例如,在Q time期间,wafer所处的环境中经常会存在相当数量的有机粒子,其中的一些有机粒子可能会沉降到wafer的表面或被所述wafer表面的Cu离子吸附到wafer表面,从而形成表面杂质污染;另一方面,所述Cu活跃的化学特性使其与周围环境中的氧气结合快速发生氧化,从而在wafer表面形成Cu的氧化物,从而降低wafer的性能。因此,上述等待下一步处理的wafer的性能一般将随着等待时间的延长而降低,如果等待的时间太长,则wafer的性能将会降低到无法使用。所以,在实际的工业生产中,为了保证wafer的性能,则不得不尽量缩短Q time的长度。
由于Cu-CMP工业已经是成熟且固定的处理流程,如果进行相应的改进则必然会大大提高生产成本十分高昂;另外,在Q time期间,wafer的保存环境所涉及的不确定因素很多,如果按照严格的净化保存要求改善wafer的保存环境,不仅成本太高且很难达到理想的改善效果,可操作性不强。因此,如何在保证wafer的性能的前提下,尽量延长Q time的长度已称为业界十分关注的问题。
在现有技术中,通常使用酸性有机溶液对Cu-CMP工艺处理后的晶圆进行清洗,从而延长wafer的Q time。图2为现有技术中的使用酸性有机溶液对Cu-CMP工艺处理后的晶圆进行清洗的效果示意图。但是,如图2所示,由于清洗液中的酸性有机溶液具有较强的清洗能力,wafer被清洗后的瞬间,金属层表面为新鲜的未被氧化Cu,但其活跃的化学特性使其很快被氧化成由CuO和Cu2O组成的混合薄层。由于在该混合薄层中的CuO中存在有二价铜离子Cu2+,且所述的Cu2+离子不仅能够在金属层的表面自由移动,而且还能够通过扩散迁移的方式而进入绝缘层,从而导致绝缘层的电学性能发生变化(即使绝缘层的导电能力增强),因此,上述的这种Cu2+离子的迁移不仅会导致所述通孔间绝缘层的击穿电压(VBD,Voltage Break Down)降低,而且会使得最终形成的电路结构中形成电流通道而出现漏电电流(Leakage Current),从而严重降低wafer的性能,因而难以有效地延长Q time的时间。例如,在65nm制程的半导体的制造工艺中,由于刻蚀过程中的阻挡层已由原有的掺氮的碳化硅(NDC)层变成了现在的氮化硅(Si3N4)层,所以在铜化学机械抛光工艺后的Q time一般都仅为2小时,从而远远不能满足实际工业生产中大批量生产的需要。
发明内容
本发明提供了一种延长队列时间的方法,从而有效地延长半导体元器件制造工艺过程中的队列时间,提高产品的良率,节省工艺成本。
为达到上述目的,本发明中的技术方案是这样实现的:
一种延长队列时间的方法,该方法包括:
对沉积后的金属层进行铜化学机械抛光工艺处理;
使用碱性有机溶液对铜化学机械抛光工艺处理后的晶圆进行表面处理,并使用去离子水进行清洗;
在清洗后的晶圆上生成氮化硅层。
所述碱性有机溶液为含有氢氧化四甲基氨的碱性有机溶液。
所述碱性有机溶液的ph值的取值范围为10~13。
所述表面处理的时间为大于或等于30秒。
所述碱性有机溶液至少包括:
5%的氢氧化四甲基氨,40%的水,40%的有机溶剂和15%的氨水。
所述碱性有机溶液的稀释比例的上限为1∶70。
所述碱性有机溶液的流量为大于或等于25毫升/分钟。
进行所述表面处理时的环境温度为20~30摄氏度。
所述在清洗后的晶圆上生成氮化硅层包括:
使用化学气相沉积方法在清洗后的晶圆上生成所需的氮化硅层。
综上可知,本发明中提供了一种延长队列时间的方法。在该方法中,由于使用了碱性有机溶液对铜化学机械抛光工艺处理后的晶圆进行表面处理,并使用去离子水进行清洗,因此使得在晶圆的清洗过程中,可保证洗去金属层表面的CuO,并保留所需的Cu2O,因而可在所沉积的金属层上形成一层化学性质相对稳定且均匀的Cu2O层,从而有效地延长半导体元器件制造工艺过程中的队列时间,提高产品的良率,节省工艺成本。
具体实施方式
为使本发明的目的、技术方案和优点表达得更加清楚明白,下面结合附图及具体实施例对本发明再作进一步详细的说明。
本发明中提供了一种延长队列时间的方法。在该方法中,当完成对沉积后的金属层的Cu-CMP工艺处理之后,使用碱性的清洗液对wafer表面进行清洗,然后再执行生成氮化硅(Si3N4)层的工艺,从而可有效地延长Cu-CMP工艺后的Q time。
图3为本发明中的延长队列时间的方法的流程图。如图1所示,本发明中的延长队列时间的方法包括如下所述的步骤:
步骤301:对沉积后的金属层进行Cu-CMP工艺处理。
在本步骤中,可使用常用的Cu-CMP工艺沉积后的金属层进行处理,具体的处理方法在此不再赘述。其中,所述金属层为由铜沉积而成的金属层。
步骤302:使用碱性有机溶液对Cu-CMP工艺处理后的wafer进行表面处理,并使用DI water进行清洗。
在本步骤中,所述碱性有机溶液可以是含有氢氧化四甲基氨的碱性有机溶液;所述碱性有机溶液的ph值的取值范围为10~13;所述表面处理的时间为大于或等于30秒。较佳的,所述碱性有机溶液的ph值为12.5。例如,所述使用碱性有机溶液对Cu-CMP工艺处理后的wafer进行表面处理的方法具体可包括:采用pH为12.5的含有氢氧化四甲基氨的碱性有机溶液,对wafer进行至少30秒以上的表面处理。
其中,所述碱性有机溶液的主要成分至少包括:5%的氢氧化四甲基氨,40%的水,40%的有机溶剂和15%的氨水,但应当指出的是,此处提出的配比仅为举例,实际应用中并不局限于这种配比,且经实验证明,包含5%左右氢氧化四甲基氨的有机溶液都可以有效地延长Q time;另外,上述碱性有机溶液的稀释比例的上限为1∶70。
在进行上述表面处理的过程中,所使用的碱性有机溶液的流量为大于或等于25毫升/分钟(ml/min);此时,进行上述表面处理时的环境温度可以为20~30摄氏度。较佳的,所使用的碱性有机溶液的流量为25ml/min,环境温度为25摄氏度。
步骤303:在清洗后的wafer上生成氮化硅(Si3N4)层。
在本步骤中,可使用常用的生成氮化硅层的方法(例如,通过CVD方法生成氮化硅层的方法)来在清洗后的wafer上生成所需的氮化硅层。具体的生成方法在此不再赘述。
由于在上述的延长队列时间的方法中使用了含有氢氧化四甲基氨的碱性有机溶液,使得在wafer的清洗过程中,可保证洗去金属层表面的CuO,但会保留Cu2O,从而可在所沉积的金属层上形成一层化学性质相对稳定且均匀的Cu2O层。由于Cu2O层覆盖在所沉积的金属铜层上,且Cu2O层中的铜离子为一价的Cu+,因此比较难以形成二价的铜离子Cu2+,从而不会导致通孔间绝缘层的击穿电压的降低,而且也不会在最终形成的电路结构中形成电流通道而出现漏电电流,从而可防止wafer的性能降低,有效地延长了Cu-CMP工艺后的Q time。
同时,由于氢氧化四甲基氨和有机溶液本身都是常用工业原料,其成本很低且在集成电路加工过程中的其他工序中也可使用,因此应用改进后的加工流程完全不会带来成本的增加。
另外,在本发明中,上述的步骤302在步骤301之后执行,但在实际应用情况中,步骤302并不需要在步骤301完成之后立即执行。
根据背景技术部分对于Q time的说明可知,在步骤301~303的执行过程中,从步骤301到步骤303之间的间隔时间即为Q time,因此步骤302的执行时间也包括在所述的Q time之中。从实际应用的角度来说,步骤302与步骤303之间的时间间隔越小,则实际效果将越好。至于步骤301与步骤302之间的时间间隔,在经过相应的试验后可知,当Q time的时间不至于太长的情况下,步骤301与步骤302之间的时间间隔的大小对于最终的实际效果并不产生十分明显的影响,因此在本发明中不再对步骤301与步骤302之间的时间间隔做具体限定。当然,在实际的生产过程中,也完全可以根据实际的需要而设置执行上述各个步骤之间的时间间隔。
为了进一步说明所述延长队列时间的方法,下面将通过具体实验举例说明该方法的具体执行过程。
图4为本发明实施例中的延长队列时间的方法的流程图。如图4所示,所述延长队列时间的方法包括如下所述的步骤:
步骤401:对沉积后的金属层进行Cu-CMP处理;
步骤402:经过Cu-CMP处理的wafer放置3.3小时后,使用含有氢氧化四甲基氨的碱性有机溶液对wafer进行表面处理,并在处理后再使用DI
water进行清洗;
步骤403:清洗后的wafer经过1.5小时后,通过CVD方法生成氮化硅(Si3N4)层。
本实施例中使用的含有氢氧化四甲基氨的碱性有机溶液主要成分包括:5%的氢氧化四甲基氨,40%的水,40%的有机溶剂和15%的氨水,但应当指出此处提出的配比仅为举例,实际应用中并不局限于这种配比,且经实验证明,包含5%左右氢氧化四甲基氨的有机溶液都可以有效地去除金属氧化物、有机粒子和自由金属离子,延长Q time。
经过实际操作验证,采用步骤401~步骤403处理后的wafer,其Q time的长短如下表1所示:
表1
其中,上述表1中的vbd@50%表示:置信度50%时的标称击穿电压;而vbd@0.1%则表示:置信度0.1%时的标称击穿电压。
根据表1可知,在使用现有技术的情况下,Q time仅为2小时,而在使用本发明中所提供的延长队列时间的方法后,Q time可延长至8小时(如表1中阴影部分所示),从而大大延长了Q time。
另外,在实际应用环境中,使用本发明所提供的延长队列时间的方法,还可相应地缩短对wafer表面的处理时间。例如,在其它条件相同的情况下,使用酸性有机溶液进行清洗一般需要166秒,而使用酸性有机溶液进行清洗时,只需要154秒,从而可以缩短12秒的处理时间。
综上所述,在本发明中,可以通过使用碱性有机溶液对Cu-CMP工艺处理后的wafer进行表面处理的方法来有效地延长半导体元器件制造工艺过程中的Q time,提高产品的良率,节省工艺成本。通过实验验证,在使用本发明所提供的上述延长队列时间的方法之后,Q time可延长至8小时左右;而与使用酸性有机溶液进行清洗的方法相比,本发明所提供的延长队列时间的方法不会对于半导体元器件的VBD特性造成不良影响,同时还可相应减少晶圆表面上的缺陷(defect)。此外,通过使用本发明所提供的延长队列时间的方法,还可相应地缩短对wafer表面的处理时间。
以上所述,仅为本发明的较佳实施例而已,并非用于限定本发明的保护范围。凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。