JP2004140196A - 半導体装置の製造方法および基板洗浄装置 - Google Patents

半導体装置の製造方法および基板洗浄装置 Download PDF

Info

Publication number
JP2004140196A
JP2004140196A JP2002303629A JP2002303629A JP2004140196A JP 2004140196 A JP2004140196 A JP 2004140196A JP 2002303629 A JP2002303629 A JP 2002303629A JP 2002303629 A JP2002303629 A JP 2002303629A JP 2004140196 A JP2004140196 A JP 2004140196A
Authority
JP
Japan
Prior art keywords
substrate
cleaning
manufacturing
semiconductor substrate
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002303629A
Other languages
English (en)
Inventor
Hidemitsu Aoki
青木　秀充
Yoshiko Kasama
笠間　佳子
Tatsuya Suzuki
鈴木　達也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
Original Assignee
NEC Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Electronics Corp filed Critical NEC Electronics Corp
Priority to JP2002303629A priority Critical patent/JP2004140196A/ja
Priority to US10/680,216 priority patent/US6890391B2/en
Priority to CNB200310119805XA priority patent/CN1279586C/zh
Publication of JP2004140196A publication Critical patent/JP2004140196A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H01L21/02071—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a delineation, e.g. RIE, of conductive layers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B08—CLEANING
    • B08B—CLEANING IN GENERAL; PREVENTION OF FOULING IN GENERAL
    • B08B3/00—Cleaning by methods involving the use or presence of liquid or steam
    • B08B3/02—Cleaning by the force of jets or sprays
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B08—CLEANING
    • B08B—CLEANING IN GENERAL; PREVENTION OF FOULING IN GENERAL
    • B08B3/00—Cleaning by methods involving the use or presence of liquid or steam
    • B08B3/04—Cleaning involving contact with liquid
    • B08B3/08—Cleaning involving contact with liquid the liquid having chemical or dissolving effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67028—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like
    • H01L21/6704—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for wet cleaning or washing
    • H01L21/67051—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for wet cleaning or washing using mainly spraying means, e.g. nozzles
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S134/00—Cleaning and liquid contact with solids
    • Y10S134/902—Semiconductor wafer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

【課題】洗浄処理に際し、基板表面の残留物の除去や洗浄後の乾燥を効率的に行い、スループットを向上させる。
【解決手段】第一の供給ノズル３３を、ウェーハ中心から外側に向かってスキャンしながら、ノズルより剥離液を基板に向けて噴射する。これにより、ノズルから供給される剥離液の表面張力によりウェーハ中心から外側に向かって液滴３８の界面が後退していく。一方、第一の供給ノズル３３と共に第二の供給ノズル３６も同じ速度でスキャンする。第二の供給ノズル３６からは、ＩＰＡ蒸気がノズル口より噴射される。これにより、第一の供給ノズル３３からの剥離液の噴射の直後にＩＰＡ蒸気がウェーハ表面に噴射されることとなり、ウェーハ表面の残留剥離液が効率的にＩＰＡに置換される。
【選択図】　図４

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体基板の洗浄技術に関するものである。
【０００２】
【従来の技術】
ＬＳＩプロセスにおけるスルーホールや配線溝等の形成は、リソグラフィ技術や洗浄技術を利用して行われる。代表的なプロセスにおいては、絶縁膜上にレジストパターンを形成した後、これをマスクとしてドライエッチングを行い、次いでレジストパターンをアッシングおよび剥離液により除去する。続いて、所定の溶媒を用いてリンス処理を行う。このリンス処理は、剥離処理後の残渣を除去して基板表面を高い清浄度に維持するものであり、半導体素子の信頼性を左右する重要な工程である。
【０００３】
従来、リンス工程に関する技術として、以下のものが知られている。
特許文献１には、バッジ式リンス技術が開示されている。以下、この技術について、図１２を参照して説明する。図１２に示すように、この基板処理・乾燥装置は、温純水（６０℃程度）からなる処理液１０１を貯留する処理槽１０３を備えている。そして、シリコンウェーハ１０５が複数枚直立した状態で搭載されたキャリア１０７を保持して搬送する搬送手段が設けられている。各シリコンウェーハ１０５は、この搬送手段によって処理液１０１中に搬入、浸漬され、また引き出される。
【０００４】
この基板処理・乾燥装置では、各シリコンウェーハ１０５を乗せたキャリア１０７が、前記搬送手段の作動によって矢印Ｚ１で示すように下降し、シリコンウェーハ１０５が処理液１０１中に浸漬する。この浸漬状態で該処理液１０１によるシリコンウェーハ１０５のリンスが行われる。リンスが完了すると、上記搬送手段は、矢印Ｚ２に示すようにキャリア１０７をゆっくりとした速度（例えば１ｍｍ／ｓｅｃ）で引き出す。このように低速で引き出すと、図１３から明らかなように、シリコンウェーハ１０５の表面に付着している処理液がその表面張力によって処理槽１０３内の処理液１０１側に引き込まれる（引込み力を矢印ｐ１で示す）ように剥離する。このようにして、シリコンウェーハ１０５の引出しと同時に乾燥も完了する。
【０００５】
バッジ式の洗浄処理技術を開示する文献として、他に特許文献２が挙げられる。この公報には、超純水によるリンスの後、ＩＰＡによる蒸気乾燥を行う技術が開示されている。
【０００６】
以上はバッジ式のリンス処理技術に関するものであるが、この一方、枚葉式によるリンス処理技術についても様々な検討がなされている。特許文献３には、枚葉式によるリンス処理が開示されている。この文献には、基板を純水リンスした後、イソプロピルアルコール（以下、ＩＰＡと略記する）を基板面に吐出し、乾燥させる方法が記載されている。
【０００７】
【特許文献１】
特開平１１−２１４３５０号公報
【特許文献２】
特開平１１−２０４４９１号公報
【特許文献３】
特開２０００−５８４９８号公報
【０００８】
【発明が解決しようとする課題】
上記公報に記載されているように、ウエット処理後のリンス工程は純水を用いて行われていた。特許文献２、３にみられるようにＩＰＡなどの有機溶媒を併用する場合もあるが、それは、純水リンス後の乾燥工程で利用されるものであり、純水によるリンスを行う点では変わりはなかった。
【０００９】
ところが本発明者らの検討によれば、純水リンスを行うと、純水の高い比抵抗に起因して半導体基板がチャージアップを起こし、基板表面に形成された金属膜や絶縁膜の損傷を引き起こす原因となり得ることが明らかになった。
【００１０】
さらに、純水を用いたリンス処理では、基板表面の残留物の除去やリンス後の乾燥に長時間を要し、スループットが低下するという課題がある。
【００１１】
一方、バッジ式、枚葉式の各方式に特有の課題について触れると、バッジ方式ではリンス剤を大量に必要とするため、コスト・環境負荷の点で問題がある。枚葉式の場合、純水リンスを行った場合、摩擦により基板表面のチャージアップが一層起こりやすくなり、歩留まり低下の原因となることがある。
【００１２】
本発明は、こうした従来技術の有する課題を解決するものであり、その目的は、洗浄処理に際し、半導体基板やその表面に形成された金属膜や絶縁膜の損傷を抑制することにある。また本発明の別の目的は、洗浄処理に際し、基板表面の残留物の除去や洗浄後の乾燥を効率的に行い、スループットを向上させることにある。また本発明の別の目的は、洗浄処理に際し、コスト・環境負荷の低減を図るとともに歩留まりを向上させることにある。
【００１３】
【課題を解決するための手段】
本発明によれば、半導体基板の表面を洗浄処理する工程を含む半導体装置の製造方法であって、前記洗浄処理は、枚葉式の処理であり、純水を用いた洗浄処理を含まず、有機溶媒を主成分とする薬液またはその蒸気を含む洗浄剤を用いることを特徴とする半導体装置の製造方法が提供される。
【００１４】
また本発明によれば、半導体基板上に膜を形成する工程と、該膜の一部を除去した後、半導体基板表面を洗浄処理する工程とを含み、前記洗浄処理は、枚葉式の処理であり、純水を用いた洗浄処理を含まず、有機溶媒を主成分とする薬液またはその蒸気を含む洗浄剤を用いる、ことを特徴とする半導体装置の製造方法が提供される。膜の種類は特に制限がなく、金属膜、絶縁膜、レジスト膜等とすることができる。
【００１５】
さらに本発明によれば、半導体基板上に金属膜および絶縁膜を積層して形成する工程と、該絶縁膜の一部を除去して前記金属膜の表面の少なくとも一部を露出させた後、半導体基板表面を洗浄処理する工程とを含み、前記洗浄処理は、枚葉式の処理であり、純水を用いた洗浄処理を含まず、有機溶媒を主成分とする薬液またはその蒸気を含む洗浄剤を用いる、ことを特徴とする半導体装置の製造方法が提供される。金属膜としては、配線やプラグ、パッド等を構成する金属膜を例示することができ、膜材料としては銅や銅銀合金等、銅含有金属を例示することができる。
【００１６】
本発明によれば、枚葉式の洗浄処理の際、比抵抗の高い純水を用いず、有機溶媒を主成分とする薬液またはその蒸気を含む洗浄剤を用いる。このため、洗浄処理に際し、半導体基板やその表面に形成された金属膜や絶縁膜の損傷を抑制することができる。また、純水と半導体基板との摩擦等により引き起こされるチャージアップを抑制することができ、歩留まりの向上を図ることができる。また、洗浄剤の使用量を大幅に低減することができ、コスト・環境負荷の低減を図ることが可能となる。
【００１７】
また本発明における洗浄処理は枚葉式の処理であるため、後述するように、半導体基板を回転させながら洗浄剤等を噴射する方式を採用することができる。このため、この面からも洗浄剤の使用量の低減および歩留まりの向上を図ることができる。
【００１８】
なお、本発明における「洗浄処理」とは、薬液やその蒸気を用いて基板表面を清浄にする処理全般を含むものであり、基板表面の汚染物質や前工程で用いた薬液等を除去する処理、あるいは汚染物質等を変質させて後工程で除去しやすくするための処理等を含む。具体的には、レジストやマスク材料の剥離処理、アッシングや剥離処理後のリンス処理、エッチング残さを除去する除去処理等を含む。
【００１９】
本発明の製造方法において、洗浄する上記工程は、半導体基板を回転させながら、該半導体基板の表面に前記洗浄剤を噴射する工程を含む構成とすることができる。こうすることにより、少量の洗浄剤で効率よく基板上の残留物を除去することができ洗浄効率が向上する上、乾燥に要する時間が短くなる。これにより、効率的な洗浄処理を行うことが可能となる。特に、有機溶媒を主成分とする蒸気を含む洗浄剤とした場合、上記構成を採用することにより、効率的な洗浄処理が可能となる。この製造方法において、上記洗浄工程は、洗浄剤の噴射箇所を基板中央から周辺部へ移動させながら、洗浄剤を半導体基板表面に噴射する工程を含む構成とすることができる。こうすることにより、基板上の残留物がより一層効率良く除去され、洗浄処理の効率をさらに向上することができる。
【００２０】
本発明の半導体装置の製造方法において、前記洗浄工程は、薬液を用いたウエット処理後のリンス工程であって、前記洗浄工程は、半導体基板を回転させながら、該半導体基板の表面に、純水よりも比抵抗の低い液体と前記洗浄剤とを同時に噴射する工程を含み、この工程において、前記洗浄剤の噴射箇所が前記液体の噴射箇所よりも基板中心部側に位置する状態を保ちながら、それぞれの噴射箇所を基板中心部から周辺部へ移動させる構成とすることができる。この構成の製造方法は、いわゆるロタゴニー乾燥を応用したものであり、以下のように処理が進行する。すなわち、ウエット処理後の半導体基板表面の残留物、たとえば残存薬液が、上記液体の表面張力によりウェーハ中心から外側に向かってその界面が後退していく。その一方、液体の噴射箇所よりも基板中心部側の位置に洗浄剤が噴射される。これにより、半導体基板の表面は、上記薬液によって清浄処理された直後に洗浄剤が吹き付けられることとなり、高い清浄度を実現する洗浄処理を効率よく行うことができる。なお、純水よりも比抵抗の低い液体としては、有機溶媒、電解質を含む水等を挙げることができる。有機溶媒としては、アルコール類、エーテル類、ケトン類等を用いることができ、本発明における洗浄液の主成分と共通するものを用いても良い。電解質を含む水としては、炭酸水、弱アンモニア水、弱アンモニア水素溶解水、電解カソード水等を例示することができる。
【００２１】
本発明における半導体基板は、Ｓｉ、Ｇｅ等の元素半導体、ＧａＡｓ、ＩｎＰ、ＣｄＳ、ＳｉＣ等の化合物半導体、ＩｎＧａＡｓ、ＨｇＣｄＴｅ等の混晶半導体により構成することができる。このうち、半導体基板をシリコンウェーハとした場合、本発明の効果がより顕著に発揮される。
【００２２】
半導体基板表面に、半導体材料が露出している場合、本発明の効果がより顕著に発揮される。半導体材料が露出している表面の洗浄処理に純水を用いると、半導体材料等が損傷したり、ウォーターマークが発生する等して、歩留まりが低下する場合がある。本発明によれば、こうした課題を有効に解決することができる。また、半導体基板表面に金属膜が露出している場合も、本発明の効果がより顕著に発揮される。金属膜が露出している表面の洗浄処理に純水を用いると、金属の溶出や損傷が起こり、歩留まりが低下する場合があるところ、本発明によれば、こうした課題を有効に解決することができる。
【００２３】
本発明の製造方法において、洗浄処理の後、不活性ガス雰囲気中で半導体基板をさらに回転させ、基板表面を乾燥させる工程を含む構成とすることができる。この構成によれば、基板表面の残存液体等を遠心力により振り切ることができ、短時間で乾燥工程を実行することができる。
【００２４】
さらに本発明によれば、半導体基板を保持するとともに回転させる基板載置台と、前記半導体基板の表面に純水よりも比抵抗の低い液体を供給する第一の供給口と、前記半導体基板の表面に洗浄剤の蒸気を供給する第二の供給口と、前記半導体基板の表面に薬液を供給する第三の供給口と、第二の供給口を、第一の供給口よりも基板中心部側に位置する状態を保ちながら、第一および第二の供給口を半導体基板の中心部側から周辺部側に向かって移動させる移動手段と、を有することを特徴とする基板洗浄装置、が提供される。
【００２５】
この装置は、第一、第二および第三の供給口を有し、それぞれ異なる薬液や蒸気が供給される。また、第一および第二の供給口を半導体基板の中心部側から周辺部側に向かって移動させる移動手段を備えている。このため、上述したロタゴニー乾燥を利用する洗浄処理を好適に実行することができる上、薬液による処理、たとえばレジスト剥離処理やエッチング処理と、その後のリンス処理とを一台の装置で実行することが可能となる。また、洗浄剤として液体と蒸気を併用する等、様々なシーケンスを実行することができる。この装置の使用方法として、
第一、第二および第三の供給口を用いる形態、
第一および第二の供給口を用いる形態、
第一および第三の供給口を用いる形態、
等が挙げられる。
【００２６】
第三の供給口は、基板載置台に対し所定の位置に固定して設けてもよい。すなわち、第一および第二の供給口は移動可能に設け、第三の供給口は固定して設けることができる。この場合、第三の供給口の噴射箇所はウェーハ中心部とすることが好ましい。
【００２７】
上記装置において、さらに、他の薬液を供給する第四の供給口を設けた構成としてもよい。第四の供給口は、たとえば第三の供給口の横に併設することができる。第四の供給口は固定して設け、噴射箇所はウェーハ中心部とすることが好ましい。後述する実施例のＮＯ．６のシーケンスはこのような装置によって実現できる。
【００２８】
【発明の実施の形態】
半導体基板上に金属配線を形成する場合、スパッタリング、プラズマＣＶＤ、ドライエッチング、プラズマアッシング等、プラズマを使用する工程が頻用される。こうした工程において、半導体基板上の配線層及び層間膜等は、プラズマに曝されることによりチャージアップを起こすことがある。このチャージアップの程度が顕著になると、配線層と純水とが接触した時点で電荷が一気に放出され、配線層を形成する金属がイオン化して溶出したり、乾燥後に酸化を受けやすい状態に変質したりする。
【００２９】
こうした現象は、以下の場合に顕著に発生する。すなわち、配線層が大面積の配線領域とこの大面積の配線領域から引き出された比較的小面積の引出配線領域とを含む場合において、前記大面積の配線領域の面積が大きいほど、引出配線領域に形成されているビアから配線層を構成する金属が溶出する現象が顕著に認められる。また、前記配線層が半導体基板に接続されずにフローティング状態である場合には、特にこの現象が生じやすい。ビア内の配線層が溶出乃至酸化されると、この配線層と前記ビア内に埋め込まれる導電剤との間の接続状態が劣化し、半導体装置の信頼性が低下する。
【００３０】
こうした知見は本発明らの検討によりはじめて得られたものであり、本発明の製造方法は、上記した事情等を考慮して純水による洗浄を行わないこととしている。
【００３１】
本発明における洗浄剤は、有機溶媒を主成分とする薬液またはその蒸気を含む。「主成分」とは、洗浄剤中の重量含有率が最も大きい成分をいう。洗浄剤は薬液単独、蒸気単独およびこれらの混合体のいずれとしてもよい。有機溶媒は、極性基を有する溶媒とすることが好ましい。ここで、極性基とは、水酸基、エーテル結合基、カルボニル基、カルボキシル基等をいう。極性基を有する溶媒としては、イソプロピルアルコール、イソブチルアルコール、エチレングリコール、ｔ−ブチルアルコール等のアルコール類；
グリコールエーテル、プロピレングリコールモノメチルエーテル等のエーテル類；
シクロペンタノン、シクロヘキサノン、２−ヘプタノン、メチルエチルケトン等のケトン類；
を用いることができる。
【００３２】
このうち、イソプロピルアルコール、エチレングリコール、シクロペンタノン、メチルエチルケトン、およびグリコールエーテルからなる群から選択される一種以上を含む溶媒とすることが好ましく、特にイソプロピルアルコールが好ましい。このような溶媒を用いることにより、半導体基板表面の残留物を効率的に除去することができる。なお、洗浄剤は有機溶媒のほかに水や各種添加剤を含んでいても良い。
【００３３】
本発明における洗浄処理は、たとえば以下の工程に好適に適用することができる。
（ｉ）レジストをアッシング処理し、剥離液により洗浄処理した後の洗浄処理
（ｉｉ）半導体基板上の膜を除去した後、表面に付着した汚染物質等を除去する洗浄処理
以下、図面を参照して本発明の実施形態について説明する。
【００３４】
第一の実施の形態
本実施形態では、スルーホールエッチング後、レジスト剥離処理後のリンス工程に本発明を適用した例を示す。
【００３５】
まず図１（ａ）のように、トランジスタ等の素子を形成したシリコンウェーハ（不図示）上にシリコン酸化膜１、シリコン窒化膜２、およびシリコン酸化膜３を成膜した後、化学的機械的研磨（Ｃｈｅｍｉｃａｌ　Ｍｅｃｈａｎｉｃａｌ　Ｐｏｌｉｓｈｉｎｇ：ＣＭＰ）を利用した公知のダマシンプロセスを用いてバリアメタル膜４および銅膜５からなる銅配線を形成し、さらにその上に、膜厚５０〜１００ｎｍ程度のシリコン窒化膜６および膜厚２５０〜５００ｎｍ程度の低誘電率膜７を形成し、さらに２５０〜５００ｎｍ程度のシリコン酸化膜８を形成する。銅膜５の膜厚は任意に選択されるが、たとえば３５０ｎｍ以下とすることが好ましい。
【００３６】
低誘電率膜７としては、ＭＳＱ（メチルシルセスキオキサン）膜、ＨＳＱ（ハイドロシルセスキオキサン）膜、ＳｉＯＣ膜（ＳｉＯＣＨ膜ともいう）、各種有機材料からなる膜、あるいは梯子型水素化シロキサン等のラダーオキサイドを含む膜等を用いることができ、これらをポーラス化した膜を用いることもできる。ここで梯子型水素化シロキサンとは梯子型の分子構造を有するポリマーのことであり、配線遅延防止の観点から誘電率２．９以下のものが好ましく、また膜密度が低いものが好ましく用いられる。たとえば、膜密度が１．５０ｇ／ｃｍ３以上１．５８ｇ／ｃｍ３以下であることが好ましい。こうした膜材料の具体例としてＬ−Ｏｘ（商標）等を例示することができる。
【００３７】
図１（ａ）の配線構造において、シリコン窒化膜６にかえてシリコン酸窒化膜等を用いてもよい。またシリコン酸化膜１、シリコン酸化膜３に代えて、それぞれ上記したような低誘電率膜を用いてもよい。シリコン酸化膜３に代えて低誘電率膜とする場合は、その上部に、ＳｉＯ２やＳｉＣＮ、ＳｉＮ等により構成された保護膜を設けることが好ましい。この場合、保護膜は銅膜５の上面は同一平面上に位置するようにする。
【００３８】
次いでシリコン酸化膜８の上に、所定の形状にパターニングされたレジスト膜９を設ける（図１（ｂ））。
【００３９】
次にレジスト膜９をマスクとしてシリコン窒化膜６が露出するまでシリコン酸化膜８、低誘電率膜７をドライエッチングし、ビアホール１０を形成する（図１（ｃ））。このとき、ビアホール１０の内壁にエッチング残渣１１が付着する。ビアホールの開口径はたとえば０．２μｍ程度とする。エッチングガスとしては、シリコン窒化膜よりもシリコン酸化膜をより速くエッチングできるガスを用いることが好ましい。
【００４０】
エッチング終了後、酸素プラズマアッシング、Ｎ２−Ｈ２ガスプラズマ、Ｈｅ−Ｈ２ガスプラズマによりレジスト膜９の一部を除去した後、剥離液を用いて剥離処理を行う。この剥離処理により、アッシングで除去しきれなかったレジスト膜やエッチング残渣１１が除去される（図２（ａ））。
【００４１】
その後、エッチングガスを変え、シリコン窒化膜６のエッチングを行う。このとき、ビアホール１０の内壁にエッチング残渣１２が付着する（図２（ｂ））。このエッチング残渣１２を剥離除去するため、上記した剥離剤組成物を用いて再度剥離処理を行い、次いでリンス処理を行う（図２（ｃ））。
【００４２】
この剥離処理では、アミン系の剥離剤、カルボン酸系の剥離剤、フッ化水素酸系の剥離剤のいずれを用いてもよい。アミン系剥離剤の例としては、１−アミノ−２−プロパノール、２−アミノ−１−プロパノール、３−アミノ−１−プロパノール、２−メチルアミノエタノール、２−アミノ−２−アミノ−２−メチル−１プロパノール、２−ジエチルアミノエタノール、モノエタノールアミン、ジエタノールアミン、トリエタノールアミン、２−（２−アミノエトキシ）エタノール、２−（２−アミノエチルアミノ）エタノール、２−（ジエチルアミノ）エタノール、２−ジ（メチルアミン）エタノール、コリン、モルホリン、ジエチレントリアミン及びトリエチレンテトラミンからなる群から選択される一以上の化合物を含むものが挙げられる。
【００４３】
カルボン酸系の剥離剤としては、シュウ酸やマロン酸を含む水溶液等が挙げられる。
【００４４】
フッ化水素酸系の剥離剤としては、ＤＨＦ（希釈フッ酸）、ＢＨＦ（バッファードフッ酸）のほか、フッ化アンモニウム等のフッ化水素酸塩等を含むものが例示される。
【００４５】
剥離処理後のリンス処理は、以下のようにして行う。
【００４６】
図３は、剥離処理後のリンス処理を行う装置構成を示す図である。図３（ａ）はウェーハに供給される薬液等の供給系を示し、図３（ｂ）はノズルの駆動系を示す。図４は、この装置のウェーハ近辺の拡大図である。
【００４７】
図３および図４におけるシリコンウェーハ３７は、図２（ｃ）に示すように剥離液処理が終了した状態のものである。このシリコンウェーハ３７の表面には剥離液の液滴３８が残存している。本実施形態では、この液滴３８を、ロタゴニー乾燥を利用したリンス処理により除去する。この装置には、第一の供給ノズル３３および第二の供給ノズル３６が設けられ、さらに第三の供給ノズル３２が設けられている。第二の供給ノズル３６は、第一の供給ノズル３３よりも基板中心部側に位置している。
【００４８】
シリコンウェーハ３７は、図３（ｂ）に示すウェーハ載置台４１上で略水平に保持された状態で高速に回転する。回転数は処理の目的に応じて選択される。以下、回転数の例を挙げる。
洗浄（剥離）液処理時　２００〜１０００ｒｐｍ
液体ＩＰＡリンス時　２００〜１０００ｒｐｍ
ＩＰＡ蒸気リンス時　５００〜１０００ｒｐｍ
Ｎ２乾燥時　１５００〜２０００ｒｐｍ
【００４９】
第一の供給ノズル３３からは、液滴３８と同じ種類の剥離液が供給される。図３（ｂ）に示すノズル駆動部により、第一の供給ノズル３３は、ウェーハ中心から外側に向かってスキャンされる。この動きと共に剥離液がノズル先端からウェーハ表面に向かって噴射され、噴射箇所がウェーハ中心から外側に向かって移動する。これにより、液滴３８がノズルから供給される剥離液の表面張力によりウェーハ中心から外側に向かってその界面が後退していく。一方、第一の供給ノズル３３と共に第二の供給ノズル３６も同じ速度でスキャンされる。第二の供給ノズル３６からは、ＩＰＡ３４から供給されるＩＰＡ蒸気と窒素ガスが混合したものがノズル口より噴射される。第二の供給ノズル３６は、第一の供給ノズル３３よりもウェーハ中心側に位置するため、第一の供給ノズル３３からの剥離液の噴射の直後にＩＰＡ蒸気がウェーハ表面に噴射されることとなる。このため、ウェーハ表面の残留剥離液が効率的にＩＰＡに置換される。第一の供給ノズル３３および第二の供給ノズル３６がウェーハ周辺部までスキャンし終わると、これらのノズルは再度ウェーハ中心部に戻って同様のスキャンを繰り返す。以上のようにノズルをスキャンしながら剥離液およびＩＰＡ蒸気をウェーハ表面に噴射するステップを、２〜３回繰り返し、リンス処理を完了する。
【００５０】
その後、ビアホール内部に、ＴｉおよびＴｉＮがこの順で積層したバリアメタル膜１３および銅膜１４を成膜し、次いでＣＭＰによる平坦化を行うことにより、層間接続プラグが形成される（図２（ｄ））。
【００５１】
本実施形態の方法では、リンス処理を枚葉式の処理としており、リンス剤としてＩＰＡ蒸気を用いている。このため、ＩＰＡの使用量を大幅に削減することができる上、リンス効率および乾燥効率が高く、短時間でウェーハ表面の残留成分が除去される。図５は、従来のバッジ方式でＩＰＡにウェーハを浸漬する方法でリンスを行った場合と、本実施形態の方法でリンスを行った場合のＩＰＡ使用量の比較を示す図である。本実施形態の方法によれば、従来法（濃厚ＩＰＡリンス）に比べＩＰＡ使用量を大幅に削減できることがわかる。
【００５２】
また、本実施形態の方法では、比抵抗の高い純水を用いず、剥離液によるリンスおよびこれに引き続くＩＰＡ蒸気による乾燥がなされている。剥離液は電解質を多く含むため純水よりも比抵抗が低い。このため、純水とウェーハとの摩擦により引き起こされるチャージアップの問題や銅の溶出、デンドライトの発生といった問題が解消される上、ウォーターマークの発生も抑制される。図６は、枚葉式による純水リンスと枚葉式によるＩＰＡリンスの歩留まりの比較を示す図である。ＩＰＡ蒸気リンスは純水リンスに比べ一時間あたりの処理枚数（枚／Ｈ）が２倍程度に向上することがわかる。これは、ＩＰＡ蒸気リンスの方がリンス剤による残留物の置換効率が高いこと、およびリンス剤の乾燥が早いことによる。
【００５３】
以上のように、本実施形態の方法によれば、高い信頼性の半導体装置を歩留まり良く得ることができる。
【００５４】
上記実施の形態では、ＩＰＡ蒸気によりリンス処理を行ったが、液体ＩＰＡを併用する方式とすることもできる。この場合、はじめに第三の供給ノズル３２からシリコンウェーハ３７表面に向けて液体ＩＰＡを供給し、液体ＩＰＡによるリンスを行う。次いで、上記したようにノズルスキャンによるリンスを行う。このような方式とすることにより、一層確実に残留物を除去することができる。図３に示す装置は、第三の供給ノズル３２、第一の供給ノズル３３および第二の供給ノズル３６を備えているため、上記したような様々なリンス処理を一台で行うことが可能となる。
【００５５】
第二の実施の形態
本実施形態では、素子形成領域におけるトランジスタ形成プロセスを例に挙げ、ゲート電極加工後のリンス処理に本発明を適用した例を示す。以下、図７および図８を参照して本実施形態のプロセスを説明する。
【００５６】
はじめに図７（ａ）に示すように、シリコン基板５０上に熱酸化法によりシリコン酸化膜５２を形成し、その上にＣＶＤ法またはスパッタ法により高誘電率絶縁膜５４を形成し、次いでその上にＣＶＤ法により多結晶シリコン層５６を形成する。
【００５７】
つづいて、図７（ｂ）に示すように、多結晶シリコン層５６上にレジスト膜を成膜し、ＡｒＦエキシマレーザによるリソグラフィ技術を用いてレジスト層５８を形成する。その後、図７（ｃ）および図７（ｄ）に示すように、レジスト層５８をマスクとして、多結晶シリコン層５６および高誘電率絶縁膜５４をドライエッチングにより段階的に選択的に除去する。高誘電率絶縁膜５４の途中までエッチングを行った後、ＳＰＭ（硫酸、過酸化水素を含む水溶液）によりレジスト層５８を除去する（図８（ａ））。
【００５８】
つづいて、高誘電率絶縁膜５４の残りとシリコン酸化膜５２をウェットエッチングにより選択的に除去し、ゲート電極形状に加工する（図８（ｂ）および図８（ｃ））。本実施形態ではエッチング液としてＤＨＦを用いるがＢＨＦを用いてもよい。また、ＩＰＡ等のアルコール類にフッ化化合物を添加した溶液や熱リン酸、硫酸水溶液等を用いれば、基板上の他の領域、たとえばＳＴＩ素子分離膜等への損傷を抑制することができる。
【００５９】
この状態で、第一の実施の形態で述べたのと同様のノズルスキャン方式によりリンス処理を行う。本実施形態では、図３、図４における第一の供給ノズル３３からＤＨＦが噴射される。第二の供給ノズル３６からは、ＩＰＡ３４から供給されるＩＰＡ蒸気と窒素ガスが混合したものがノズル口より噴射される。これにより、ＤＨＦがＩＰＡ蒸気により置換される。
【００６０】
リンス処理後、サイドウォール６４を形成し、次いでイオン注入により不純物領域６２を形成し、トランジスタを完成する（図８（ｄ））。その後、シリコン基板５０全面に金属層を形成し、多結晶シリコン層５６および不純物領域６２と接する部分をシリサイド化させた後、その他の部分の金属層を除去してゲート電極、ソース、ドレイン領域に金属シリサイド層を形成する（不図示）。
【００６１】
本実施形態のプロセスにおいて、図８（ｃ）の状態で従来の純水リンスを行うと、シリコン基板５０表面にウォーターマークが発生することがあり、不純物領域６２の不純物プロファイルを設計通りに得ることが困難となる場合があった。ウォーターマーク発生箇所とそれ以外の箇所とでは酸化膜の成長速度が異なるため、イオン注入条件が場所によって不均一となるからである。この点、本実施形態の方法はリンス工程で純水を用いず、ＤＨＦおよびＩＰＡ蒸気を利用したロタゴニー乾燥によりリンス処理を行っているため、こうしたウォーターマークの発生を防止することができる。これにより、イオン注入による不純物領域６２の形成を設計通りに行うことができる。
【００６２】
また本実施形態では、図７（ｄ）〜図８（ａ）に示すように高誘電率絶縁膜５４の一部を残した状態でレジスト層５８を除去している。このため、レジスト除去のためのアッシングによってシリコン基板がプラズマダメージを受けることを抑制することができる。
以上のように、本実施形態によれば、高い信頼性のトランジスタを安定的に製造することができる。
【００６３】
第三の実施の形態
本実施形態では、Ｉ／Ｏ領域におけるトランジスタ形成プロセスを例に挙げ、ゲート電極加工後のリンス処理に本発明を適用した例を示す。以下、図９および図１０を参照して本実施形態のプロセスを説明する。
【００６４】
はじめに図９（ａ）に示すように、シリコン基板５０上に熱酸化法によりシリコン酸化膜５２を形成し、その上にＣＶＤ法またはスパッタ法により高誘電率絶縁膜５４を形成し、次いでその上にＣＶＤ法により多結晶シリコン層５６を形成する。
【００６５】
つづいて、図９（ｂ）に示すように、多結晶シリコン層５６上にレジスト膜を成膜し、ｉ線によるリソグラフィ技術を用いてレジスト層６５を形成する。その後、レジスト層６５をマスクとして、多結晶シリコン層５６、高誘電率絶縁膜５４およびシリコン酸化膜５２をドライエッチングにより選択的に除去し、ゲート電極形状に加工する（図１０（ａ））。
【００６６】
次に、レジスト層６５をＩＰＡにより溶解除去するレジスト剥離処理およびＩＰＡ蒸気を用いたリンス処理を連続的に行う（図１０（ｂ））。ここでは、第一の実施の形態において図３および図４に示した装置を用いる。図３を参照すると、はじめに第三の供給ノズル３２からシリコンウェーハ３７表面に向けて液体ＩＰＡを供給し、レジスト剥離処理を行う。次いで、第二の供給ノズル３６をスキャンしながらシリコンウェーハ３７表面にＩＰＡ蒸気を噴射する。その後、窒素雰囲気中でシリコンウェーハ３７を高速回転させ、振り切り乾燥を行う。このとき、ウェーハの回転数は、たとえば１０００〜２０００ｒｐｍとする。
【００６７】
リンス処理後、サイドウォール６４を形成した後、イオン注入により不純物領域６２を形成し、トランジスタを完成する（図１０（ｃ））。その後、シリコン基板５０全面に金属層を形成し、多結晶シリコン層５６および不純物領域６２と接する部分をシリサイド化させた後、その他の部分の金属層を除去してゲート電極、ソース、ドレイン領域に金属シリサイド層を形成してトランジスタを完成する（不図示）。
【００６８】
本実施形態の方法はリンス工程で純水を用いず、ＩＰＡ蒸気を利用したリンス処理を行うため、こうしたウォーターマークの発生を防止することができる。これにより、イオン注入による不純物領域６２の形成を設計通りに行うことができる。
【００６９】
【実施例】
本実施例では、シングルダマシン法により、銅からなる下層配線および上層配線をビアプラグで接続した２層配線構造を形成し、歩留まりを評価した。この配線構造を形成する過程において、スルーホール形成後、レジストを剥離した後のリンス処理の方法を変更し、歩留まりに及ぼすリンス処理の影響を評価した。
【００７０】
評価試料は以下のようにして作成した。まず第一の実施の形態で述べたのと同様の手順により、下層配線およびビアプラグを形成する。はじめにシリコンウェーハ上に銅配線を形成した後、その上に膜厚９０ｎｍのシリコン窒化膜、膜厚４５０ｎｍの低誘電率膜および膜厚４５０ｎｍのシリコン酸化膜を成膜した。次にポジ型レジスト膜をスピンナー塗布しレジスト膜を形成した。レジスト膜材料としては、ＫｒＦ用ポジ型レジスト材料を用いた。このレジスト膜を、マスクパターンを介して露光し、テトラメチルアンモニウムヒドロキシド水溶液を用いて現像処理しレジストパターンを得た。なお、レジスト材料としてはＡｒＦレジストを用いることもできる。
【００７１】
このレジスト膜をマスクとしてシリコン窒化膜が露出するまでシリコン酸化膜及び低誘電率膜をドライエッチングし、開口径０．１４μｍのビアホールを形成した。エッチングガスとしては、フルオロカーボン系のガスを用いた。エッチング終了後、低温酵素プラズマアッシングによりレジスト膜の一部を除去した後、アミン系剥離剤組成物を用いて剥離処理を行った。剥離処理後、図１１に示す各シーケンスによりリンス工程および乾燥工程を実施した。図中の数字は実行した工程の順番を示す。たとえばＮＯ．１は、剥離液による処理の後、純水リンス、Ｎ２ガス乾燥をこの順で行ったことを意味する。なお、Ｎ２ガス乾燥は、ウェーハを１５００ｒｐｍで１分間高速回転させる処理である。また、図１１中、「ＤＩＷ」は、脱イオン水（ｄｅｉｏｎｉｚｅｄ　ｗａｔｅｒ）を意味する。
その後、ビアホールを銅で埋め込み、さらにこれと接続する上部銅配線を形成した。
【００７２】
以上のようにして得られた２層配線構造は、ビアチェーンとよばれるものであり、図１４に示す構造を有している。この配線構造は、５０万本のビアと、その上部および下部に設けられた配線とからなる。配線およびビアはいずれも銅からなる。ビアチェーンの端部２点に所定の電圧を印加することにより、これらの配線およびビアからなる配線の電気抵抗が測定される。これをチェーン抵抗とよぶ。チェーン抵抗は、ビアの接続状態の良否を判別するのに有効な手法である。本実施例では、シリコンウエハ上に設けられた各チップに上記ビアチェーンを形成し、各ビアチェーンの抵抗値を測定した。測定値が基準値以下の場合は合格、基準値を超える場合は不合格とする。全チップ数のうち合格したチップの占める割合をビア歩留りとした。
【００７３】
図１１の各シーケンスの内容について説明する。
（ｉ）ＮＯ．１とＮＯ．２（図１１（ａ））
ＮＯ．１の純水リンスに代え、ＮＯ．２では液体ＩＰＡリンスを行っている。その後、Ｎ２ガス乾燥を行った。
（ｉｉ）ＮＯ．３とＮＯ．４（図１１（ｂ））
これらの試料では、いずれもノズルスキャン方式により所定の薬液や蒸気を供給し、ロタゴニー乾燥を利用したリンス処理を行った。ＮＯ．３では、ウェーハに純水を噴射し、その表面張力により剥離液の残液をウェーハ外部に押しやりながら、これにつづいてＩＰＡ蒸気を噴射する方式を採用した。一方、ＮＯ．４では、ウェーハにＩＰＡを噴射し、その表面張力により剥離液の残液をウェーハ外部に押しやりながら、これにつづいてＩＰＡ蒸気を噴射する方式を採用した。
（ｉｉｉ）ＮＯ．５〜ＮＯ．９（図１１（ｃ））
これらの試料では、すでに述べた試料のプロセスにくわえて、ノズルスキャン方式によりＩＰＡ蒸気を噴射する工程を行っている。
【００７４】
ＮＯ．９では、ウェーハに電解質含有水を噴射し、その表面張力により剥離液の残液をウェーハ外部に押しやりながら、これにつづいてＩＰＡ蒸気を噴射する方式を採用した。電解質含有水としては弱アンモニア水素溶解水（ｐＨ約８．５）を用いた。
【００７５】
図１１において、ＮＯ．１、３、５は、歩留まりが６０〜７０％であった。一方、ＮＯ．６の歩留まりは１００％、ＮＯ．２、４、７、８、９は、いずれも歩留まり９５％以上であった。
【００７６】
なお、本実施例においてはシングルダマシン法の例を挙げて説明したが、本発明は、デュアルダマシン法によるプロセス等、様々なプロセスに適用できることはいうまでもない。
【００７７】
【発明の効果】
本発明によれば、洗浄処理に際し、半導体基板やその表面に形成された金属膜や絶縁膜の損傷を抑制することができる。また本発明によれば、洗浄処理に際し、基板表面の残留物の除去や洗浄後の乾燥を効率的に行い、スループットを向上させることができる。また、洗浄処理に際し、コスト・環境負荷の低減を図るとともに歩留まりを向上させることも可能である。
【図面の簡単な説明】
【図１】実施の形態に係る半導体装置の製造方法を示す工程断面図である。
【図２】実施の形態に係る半導体装置の製造方法を示す工程断面図である。
【図３】実施の形態で用いた洗浄装置の概略構成図である。
【図４】図３に示した洗浄装置の動作を説明するための図である。
【図５】実施の形態に係る洗浄方法のＩＰＡ使用量低減効果を示す図である。
【図６】実施の形態に係る洗浄方法の歩留まり向上効果を示す図である。
【図７】実施の形態に係る半導体装置の製造方法を示す工程断面図である。
【図８】実施の形態に係る半導体装置の製造方法を示す工程断面図である。
【図９】実施の形態に係る半導体装置の製造方法を示す工程断面図である。
【図１０】実施の形態に係る半導体装置の製造方法を示す工程断面図である。
【図１１】実施例で示した半導体装置の製造方法の手順を説明する図である。
【図１２】従来のリンス処理方法を説明するための図である。
【図１３】従来のリンス処理方法を説明するための図である。
【図１４】実施例において評価したチェーン抵抗の測定モデルを示す図である。
【符号の説明】
１　シリコン酸化膜
２　シリコン膣化膜
３　シリコン酸化膜
４　バリアメタル膜
５　銅膜
６　シリコン窒化膜
７　低誘電率膜
８　シリコン酸化膜
９　レジスト膜
１０　ビアホール
１１　エッチング残渣
１２　エッチング残渣
１３　バリアメタル膜
１４　銅膜
３２　第一の供給ノズル
３３　第二の供給ノズル
３４　ＩＰＡ
３６　第三の供給ノズル
３７　シリコンウェーハ
３８　液滴
４１　ウェーハ載置台
５０　シリコン基板
５２　シリコン酸化膜
５４　高誘電率絶縁膜
５６　多結晶シリコン層
５８　レジスト層
６２　不純物領域
６４　サイドウォール
６５　レジスト層
１０１　処理液
１０３　処理槽
１０５　シリコンウェーハ
１０７　キャリア

Claims (13)

  1. 半導体基板の表面を洗浄処理する工程を含む半導体装置の製造方法であって、
    前記洗浄処理は；
    枚葉式の処理であり、
    純水を用いた洗浄処理を含まず、
    有機溶媒を主成分とする薬液またはその蒸気を含む洗浄剤を用いる、
    ことを特徴とする半導体装置の製造方法。
  2. 半導体基板上に膜を形成する工程と、該膜の一部を除去した後、前記半導体基板の表面を洗浄処理する工程とを含み、
    前記洗浄処理は；
    枚葉式の処理であり、
    純水を用いた洗浄処理を含まず、
    有機溶媒を主成分とする薬液またはその蒸気を含む洗浄剤を用いる、
    ことを特徴とする半導体装置の製造方法。
  3. 半導体基板上に金属膜および絶縁膜をこの順で積層する工程と、該絶縁膜の一部を除去して前記金属膜の表面の少なくとも一部を露出させた後、半導体基板表面を洗浄処理する工程とを含み、
    前記洗浄処理は；
    枚葉式の処理であり、
    純水を用いた洗浄処理を含まず、
    有機溶媒を主成分とする薬液またはその蒸気を含む洗浄剤を用いる、
    ことを特徴とする半導体装置の製造方法。
  4. 請求項１乃至３いずれかに記載の半導体装置の製造方法において、
    洗浄処理する前記工程は、半導体基板を回転させながら、該半導体基板の表面に前記洗浄剤を噴射する工程を含むことを特徴とする半導体装置の製造方法。
  5. 請求項４に記載の半導体装置の製造方法において、
    洗浄剤を噴射する前記工程は、噴射箇所を基板中央から周辺部へ移動させながら前記洗浄剤を噴射することを特徴とする半導体装置の製造方法。
  6. 請求項１乃至５いずれかに記載の半導体装置の製造方法において、
    前記洗浄工程は、薬液を用いたウエット処理後のリンス工程であって、
    前記洗浄工程は、半導体基板を回転させながら、該半導体基板の表面に、純水よりも比抵抗の低い液体と前記洗浄剤とを同時に噴射する工程を含み、この工程において、前記洗浄剤の噴射箇所が前記液体の噴射箇所よりも基板中心部側に位置する状態を保ちながら、それぞれの噴射箇所を基板中心部から周辺部へ移動させることを特徴とする半導体装置の製造方法。
  7. 請求項１乃至６いずれかに記載の半導体装置の製造方法において、前記半導体基板はシリコンウェーハであることを特徴とする半導体装置の製造方法。
  8. 請求項１乃至７いずれかに記載の半導体装置の製造方法において、前記半導体基板表面は、半導体材料の露出部を有することを特徴とする半導体装置の製造方法。
  9. 請求項１乃至８いずれかに記載の半導体装置の製造方法において、前記半導体基板表面は、金属材料の露出部を有することを特徴とする半導体装置の製造方法。
  10. 請求項１乃至９いずれかに記載の半導体装置の製造方法において、前記有機溶媒は、イソプロピルアルコール、エチレングリコール、シクロペンタノン、メチルエチルケトン、およびグリコールエーテルからなる群から選択される一種以上の溶媒を含むことを特徴とする半導体装置の製造方法。
  11. 請求項１乃至１０いずれかに記載の半導体装置の製造方法において、前記洗浄処理の後、不活性ガス雰囲気中で半導体基板を回転させ基板表面を乾燥させる工程を含むことを特徴とする半導体装置の製造方法。
  12. 半導体基板を保持するとともに回転させる基板載置台と、
    前記半導体基板の表面に純水よりも比抵抗の低い液体を供給する第一の供給口と、
    前記半導体基板の表面に洗浄剤の蒸気を供給する第二の供給口と、
    前記半導体基板の表面に薬液を供給する第三の供給口と、
    第二の供給口を、第一の供給口よりも基板中心部側に位置する状態を保ちながら、第一および第二の供給口を半導体基板の中心部側から周辺部側に向かって移動させる移動手段と、
    を有することを特徴とする基板洗浄装置。
  13. 請求項１２に記載の基板洗浄装置において、前記第三の供給口は、前記基板載置台に対し所定の位置に固定して設けられていることを特徴とする基板洗浄装置。
JP2002303629A 2002-10-17 2002-10-17 半導体装置の製造方法および基板洗浄装置 Pending JP2004140196A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2002303629A JP2004140196A (ja) 2002-10-17 2002-10-17 半導体装置の製造方法および基板洗浄装置
US10/680,216 US6890391B2 (en) 2002-10-17 2003-10-08 Method of manufacturing semiconductor device and apparatus for cleaning substrate
CNB200310119805XA CN1279586C (zh) 2002-10-17 2003-10-17 制造半导体器件的方法和用于清洗衬底的设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002303629A JP2004140196A (ja) 2002-10-17 2002-10-17 半導体装置の製造方法および基板洗浄装置

Publications (1)

Publication Number Publication Date
JP2004140196A true JP2004140196A (ja) 2004-05-13

Family

ID=32089392

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002303629A Pending JP2004140196A (ja) 2002-10-17 2002-10-17 半導体装置の製造方法および基板洗浄装置

Country Status (3)

Country Link
US (1) US6890391B2 (ja)
JP (1) JP2004140196A (ja)
CN (1) CN1279586C (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007036180A (ja) * 2005-06-23 2007-02-08 Tokyo Electron Ltd 基板処理方法及び基板処理装置
JP2008177540A (ja) * 2006-11-17 2008-07-31 Air Products & Chemicals Inc 多孔性誘電材料の誘電特性をレストアする方法および組成物
KR100948286B1 (ko) 2006-01-31 2010-03-17 가부시키가이샤 섬코 매엽식 웨이퍼 식각 장치 및 매엽식 웨이퍼 식각 방법
WO2010125664A1 (ja) * 2009-04-30 2010-11-04 アクアサイエンス株式会社 剥離液及び対象物洗浄方法
JP2011003843A (ja) * 2009-06-22 2011-01-06 Ebara Corp 有機ガス供給装置の有機ガス濃度検出方法、有機ガス供給装置、及び有機ガス供給装置の運転方法
KR20120083839A (ko) * 2011-01-18 2012-07-26 도쿄엘렉트론가부시키가이샤 액 처리 장치 및 액 처리 방법
KR102065146B1 (ko) * 2016-05-27 2020-01-10 주식회사 뉴파워 프라즈마 증기를 이용한 대상물 처리 장치

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020185155A1 (en) * 2001-06-12 2002-12-12 Franklin Cole S. Method of applying liquid to a megasonic apparatus for improved cleaning control
JP4046486B2 (ja) * 2001-06-13 2008-02-13 Ｎｅｃエレクトロニクス株式会社 洗浄水及びウエハの洗浄方法
JP2004140196A (ja) * 2002-10-17 2004-05-13 Nec Electronics Corp 半導体装置の製造方法および基板洗浄装置
JP5162131B2 (ja) * 2003-10-28 2013-03-13 サッチェム， インコーポレイテッド 洗浄溶液およびエッチング液、ならびにそれらを用いる方法
US20060003570A1 (en) * 2003-12-02 2006-01-05 Arulkumar Shanmugasundram Method and apparatus for electroless capping with vapor drying
WO2005104200A1 (ja) * 2004-04-23 2005-11-03 Tokyo Electron Limited 基板洗浄方法、基板洗浄装置、コンピュータプログラムおよびプログラム記憶媒体
US7402207B1 (en) 2004-05-05 2008-07-22 Advanced Micro Devices, Inc. Method and apparatus for controlling the thickness of a selective epitaxial growth layer
WO2005119748A1 (ja) * 2004-06-04 2005-12-15 Tokyo Electron Limited 基板洗浄方法およびコンピュータ読取可能な記憶媒体
US6926590B1 (en) * 2004-06-25 2005-08-09 Taiwan Semiconductor Manufacturing Co., Ltd. Method of improving device performance
KR100559406B1 (ko) 2004-10-15 2006-03-10 삼성전자주식회사 히스테리시스를 갖는 비교기 및 그것을 사용한 비교 방법
US7456062B1 (en) 2004-10-20 2008-11-25 Advanced Micro Devices, Inc. Method of forming a semiconductor device
US7402485B1 (en) 2004-10-20 2008-07-22 Advanced Micro Devices, Inc. Method of forming a semiconductor device
US7241700B1 (en) * 2004-10-20 2007-07-10 Advanced Micro Devices, Inc. Methods for post offset spacer clean for improved selective epitaxy silicon growth
TWI286796B (en) * 2004-12-14 2007-09-11 Sez Ag Apparatus and method for drying disk-shaped substrates
US20060252191A1 (en) * 2005-05-03 2006-11-09 Advanced Micro Devices, Inc. Methodology for deposition of doped SEG for raised source/drain regions
US20060281271A1 (en) * 2005-06-13 2006-12-14 Advanced Micro Devices, Inc. Method of forming a semiconductor device having an epitaxial layer and device thereof
US7553732B1 (en) 2005-06-13 2009-06-30 Advanced Micro Devices, Inc. Integration scheme for constrained SEG growth on poly during raised S/D processing
KR100640979B1 (ko) * 2005-06-22 2006-11-02 동부일렉트로닉스 주식회사 반도체 소자의 금속배선 형성방법
KR100685738B1 (ko) * 2005-08-08 2007-02-26 삼성전자주식회사 절연 물질 제거용 조성물, 이를 이용한 절연막의 제거 방법및 기판의 재생 방법
US7572705B1 (en) 2005-09-21 2009-08-11 Advanced Micro Devices, Inc. Semiconductor device and method of manufacturing a semiconductor device
JP4986566B2 (ja) * 2005-10-14 2012-07-25 大日本スクリーン製造株式会社 基板処理方法および基板処理装置
KR100706822B1 (ko) * 2005-10-17 2007-04-12 삼성전자주식회사 절연 물질 제거용 조성물, 이를 이용한 절연막의 제거 방법및 기판의 재생 방법
JP4986565B2 (ja) * 2005-12-02 2012-07-25 大日本スクリーン製造株式会社 基板処理方法および基板処理装置
US7644512B1 (en) * 2006-01-18 2010-01-12 Akrion, Inc. Systems and methods for drying a rotating substrate
US20070190795A1 (en) * 2006-02-13 2007-08-16 Haoren Zhuang Method for fabricating a semiconductor device with a high-K dielectric
JP2007220956A (ja) * 2006-02-17 2007-08-30 Toshiba Corp 基板処理方法及び基板処理装置
US20070246079A1 (en) * 2006-04-21 2007-10-25 Xuyen Pham Multi zone shower head for cleaning and drying wafer and method of cleaning and drying wafer
JP2008027931A (ja) * 2006-07-18 2008-02-07 Dainippon Screen Mfg Co Ltd 基板処理装置および基板処理方法
CN100449704C (zh) * 2006-08-11 2009-01-07 中芯国际集成电路制造(上海)有限公司 研磨头的清洗装置
JP2008060102A (ja) * 2006-08-29 2008-03-13 Matsushita Electric Ind Co Ltd 基板の洗浄乾燥方法
JP2008147434A (ja) * 2006-12-11 2008-06-26 Toshiba Corp 半導体装置の製造方法
KR100829376B1 (ko) * 2006-12-20 2008-05-13 동부일렉트로닉스 주식회사 반도체 소자의 세정방법
US7851374B2 (en) * 2007-10-31 2010-12-14 Taiwan Semiconductor Manufacturing Co., Ltd. Silicon wafer reclamation process
US20090241995A1 (en) * 2008-03-31 2009-10-01 Tokyo Electron Limited Substrate cleaning method and apparatus
JP5566130B2 (ja) * 2009-02-26 2014-08-06 キヤノン株式会社 液体吐出ヘッドの製造方法
CN102000676A (zh) * 2009-08-31 2011-04-06 日立电线株式会社 金属元件的表面处理方法及清洁喷嘴
CN102039281B (zh) * 2009-10-21 2012-05-09 中芯国际集成电路制造(上海)有限公司 用于对晶片焊盘表面进行清洗的方法
JP6101175B2 (ja) * 2013-08-28 2017-03-22 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 半導体ウェーハの研磨方法
US11728185B2 (en) 2021-01-05 2023-08-15 Applied Materials, Inc. Steam-assisted single substrate cleaning process and apparatus
JP2022189496A (ja) * 2021-06-11 2022-12-22 東京エレクトロン株式会社 基板処理方法および基板処理装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1399867A (en) * 1971-09-27 1975-07-02 Ici Ltd Cleaning process
US5715612A (en) * 1995-08-17 1998-02-10 Schwenkler; Robert S. Method for precision drying surfaces
JPH11204491A (ja) 1998-01-05 1999-07-30 Lsi Logic Corp ドライエッチング残留物除去方法
JPH11214350A (ja) 1998-01-22 1999-08-06 Kaijo Corp 基板処理・乾燥装置
JP2000058498A (ja) 1998-08-17 2000-02-25 Seiko Epson Corp ウェハ乾燥方法及び乾燥槽及び洗浄槽及び洗浄装置
KR100417040B1 (ko) * 2000-08-03 2004-02-05 삼성전자주식회사 웨이퍼를 건조시키기 위한 방법 및 이를 수행하기 위한웨이퍼 건조장치
KR100481309B1 (ko) * 2002-06-27 2005-04-07 삼성전자주식회사 반도체 기판의 건조장비
JP2004140196A (ja) * 2002-10-17 2004-05-13 Nec Electronics Corp 半導体装置の製造方法および基板洗浄装置

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007036180A (ja) * 2005-06-23 2007-02-08 Tokyo Electron Ltd 基板処理方法及び基板処理装置
JP4527660B2 (ja) * 2005-06-23 2010-08-18 東京エレクトロン株式会社 基板処理方法及び基板処理装置
KR100948286B1 (ko) 2006-01-31 2010-03-17 가부시키가이샤 섬코 매엽식 웨이퍼 식각 장치 및 매엽식 웨이퍼 식각 방법
JP2008177540A (ja) * 2006-11-17 2008-07-31 Air Products & Chemicals Inc 多孔性誘電材料の誘電特性をレストアする方法および組成物
US7977121B2 (en) 2006-11-17 2011-07-12 Air Products And Chemicals, Inc. Method and composition for restoring dielectric properties of porous dielectric materials
WO2010125664A1 (ja) * 2009-04-30 2010-11-04 アクアサイエンス株式会社 剥離液及び対象物洗浄方法
JP2011003843A (ja) * 2009-06-22 2011-01-06 Ebara Corp 有機ガス供給装置の有機ガス濃度検出方法、有機ガス供給装置、及び有機ガス供給装置の運転方法
KR20120083839A (ko) * 2011-01-18 2012-07-26 도쿄엘렉트론가부시키가이샤 액 처리 장치 및 액 처리 방법
KR101699984B1 (ko) * 2011-01-18 2017-02-13 도쿄엘렉트론가부시키가이샤 액 처리 장치 및 액 처리 방법
KR102065146B1 (ko) * 2016-05-27 2020-01-10 주식회사 뉴파워 프라즈마 증기를 이용한 대상물 처리 장치

Also Published As

Publication number Publication date
CN1501450A (zh) 2004-06-02
US6890391B2 (en) 2005-05-10
US20040074526A1 (en) 2004-04-22
CN1279586C (zh) 2006-10-11

Similar Documents

Publication Publication Date Title
JP2004140196A (ja) 半導体装置の製造方法および基板洗浄装置
US7718009B2 (en) Cleaning submicron structures on a semiconductor wafer surface
US6783695B1 (en) Acid blend for removing etch residue
KR20100082012A (ko) 반도체 기판으로부터의 금속 하드 마스크 에칭 잔류물의 제거를 위한 조성물
TWI582230B (zh) A cleaning solution for a semiconductor element, and a cleaning method using the cleaning solution
JP4988165B2 (ja) フォトレジスト剥離液組成物及びフォトレジストの剥離方法
US7943562B2 (en) Semiconductor substrate cleaning methods, and methods of manufacture using same
US10702893B2 (en) Cleaning compositions for removing residues on semiconductor substrates
JP2005183937A (ja) 半導体装置の製造方法およびレジスト除去用洗浄装置
US20040157448A1 (en) Compositions and methods for removing etch residue
US7122484B2 (en) Process for removing organic materials during formation of a metal interconnect
US7410909B2 (en) Method of removing ion implanted photoresist
US20180100128A1 (en) Cleaning formulations for removing residues on semiconductor substrates
US7303637B2 (en) Method of cleaning semiconductor surfaces
US20080053486A1 (en) Semiconductor substrate cleaning apparatus
JP2002303993A (ja) 半導体装置およびその製造方法
WO2019190653A1 (en) Cleaning compositions
JP2004047649A (ja) 半導体装置の製造方法
US9394509B2 (en) Cleaning solution composition and method of cleaning semiconductor device using the same
US11898123B2 (en) Cleaning compositions
US20220044924A1 (en) Semiconductor structure processing method and manufacturing method
KR100359298B1 (ko) 반도체 장치의 금속 배선 형성방법
KR20090061354A (ko) 불순물 제거용 세정액, 기판 세정 방법 및 이를 이용한반도체 장지의 제조방법
CN118016514A (zh) 半导体器件的形成方法及清洗液
CN112837994A (zh) 一种半导体器件的清洗方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050907

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071211

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080108

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080507