KR100650888B1 - 구리 금속 배선의 에지 비드 제거 공정 모니터링 방법 - Google Patents

구리 금속 배선의 에지 비드 제거 공정 모니터링 방법 Download PDF

Info

Publication number
KR100650888B1
KR100650888B1 KR1020050134236A KR20050134236A KR100650888B1 KR 100650888 B1 KR100650888 B1 KR 100650888B1 KR 1020050134236 A KR1020050134236 A KR 1020050134236A KR 20050134236 A KR20050134236 A KR 20050134236A KR 100650888 B1 KR100650888 B1 KR 100650888B1
Authority
KR
South Korea
Prior art keywords
wafer
copper
reflectance
ebr
edge
Prior art date
Application number
KR1020050134236A
Other languages
English (en)
Inventor
홍지호
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020050134236A priority Critical patent/KR100650888B1/ko
Application granted granted Critical
Publication of KR100650888B1 publication Critical patent/KR100650888B1/ko
Priority to US11/646,836 priority patent/US7368397B2/en

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/02—Local etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02082—Cleaning product to be cleaned
    • H01L21/02087—Cleaning of wafer edges
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/26—Acting in response to an ongoing measurement without interruption of processing, e.g. endpoint detection, in-situ thickness measurement

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Abstract

구리 금속 배선의 EBR(Edge Bead Removal) 공정 모니터링 방법이 개시된다. 본 방법은, (a) 반도체 웨이퍼에 구리 금속층을 형성하는 단계와, (b) 상기 웨이퍼의 가장자리 영역에 형성된 상기 구리 금속층을 제거하는 EBR 단계와, (c) 상기 웨이퍼의 중앙 영역에 형성된 상기 구리 금속층의 반사율 Rc 및 상기 EBR이 수행된 상기 웨이퍼의 가장자리 영역에서의 반사율 Rb를 측정하여 구리 잔류물의 유무를 모니터링하는 단계를 포함한다.
다마신, 구리, 전기화학 도금

Description

구리 금속 배선의 에지 비드 제거 공정 모니터링 방법{METHOD FOR MORNITERING EDGE BEAD REMOVAL PROCESS OF COPPER METALLIZATION LAYER}
도 1a 내지 도 1d는 구리 금속 배선의 에지 비드 제거(Edge Bead Removal) 공정을 설명하는 도면들이다.
도 2는 에지 비드 제거 공정 후에 구리 잔류물이 존재하는지 여부를 모니터링하는 방법을 설명하는 도면이다.
본 발명은 반도체 소자에 금속 배선을 형성하는 방법에 관한 것으로서, 보다 자세하게는 구리 금속 배선의 에지 비드 제거 공정에 관한 것이다
반도체 제조 공정은 크게 실리콘 기판에 트랜지스터를 형성하는 기판 공정(Front End of the Line, FEOL)과 배선을 형성하는 배선 공정(Back End Of the Line, BEOL)으로 구분된다. 여기서, 배선 공정은 개별 트랜지스터를 서로 연결하여 집적 회로를 구성하는 전원 공급 및 신호 전달의 통로를 실리콘 기판 위에 구현하는 공정을 말한다.
이러한 배선 공정에 높은 EM(Electro-migration) 내성을 갖는 재료인 구리 (Cu)가 많이 사용되고 있다. 그런데, 구리는 식각이 용이하지 않고 공정 중에 산화되는 문제점으로 인하여, 일반적인 사진 기술을 적용하여 패터닝하기가 용이하지 않다. 대안으로서, 구리 금속 배선 형성을 위하여, 듀얼 다마신(dual damascene) 공정 기술이 개발되었다. 듀얼 다마신 공정은, 기판 위에 형성된 층간 절연막에 비아(via)와 트렌치(trench) 등의 다마신 패턴을 형성한 후, 전기화학 도금법(Electro-Chemical Plating; ECP)을 이용하여 다마신 패턴 내부에 구리를 매립한 다음, 기판의 상면을 화학기계적 연마(Chemical Mechanical Polishing; CMP) 공정으로 평탄화시키는 공정이다.
한편, 금속 공정과 절연막 공정이 반복되는 배선 공정에서, 웨이퍼의 모서리 부분을 제대로 처리하지 않을 경우에 후속 공정에서 결함을 야기할 수 있다. 따라서, ECP 공정을 마친 후에는, 일반적으로 소정의 화학 처리제를 사용하여 웨이퍼의 모서리 부분에 형성된 구리 도금층을 제거하는 이른바 EBR(Edge Bead Removal) 공정을 수행하게 된다. 만약, EBR 공정을 거치지 않는다면, 웨이퍼의 모서리 부분(보통, 패턴이 형성되지 않는 모서리 영역을 베벨(Bevel) 영역이라고 칭한다)에 형성된 불필요한 구리 도금층이 후속 공정 중에 벗겨질 수 있는데, 떨어져 나온 구리 잔류물들은 후속 공정의 장비를 오염시키므로, 반도체 소자의 수율 및 성능의 저하를 초래할 수 있다.
그러나, EBR 공정이 정상적으로 수행되었는지 확인할 수 있는 특별한 검사 장치가 없기 때문에, EBR을 거친 후 특별한 검사없이 곧 바로 다음 공정이 진행된다. 따라서, 만약 EBR 공정에서 사용하는 화학 처리제의 농도가 비정상적이거나, 장비 혹은 작업자의 실수로 인해 EBR 공정이 정상적으로 수행되지 않았을 경우에는, 일부 불필요한 구리층이 그대로 웨이퍼의 모서리 영역에 남을 수 있다. 따라서, 비정상적으로 처리된 웨이퍼에 대해 후속 공정이 진행되므로, 구리 잔류물로 인해 반도체 소자의 수율 및 성능이 저하될 수 있다.
본 발명은 상술한 문제를 해결하기 위한 것으로서, EBR 공정을 거친 후 구리 잔류물의 존부를 확인할 수 있는 EBR 공정 모니터링 방법을 제공하는 것을 목적으로 한다.
본 발명에 따른 구리 금속 배선의 EBR(Edge Bead Removal) 공정 모니터링 방법은, (a) 반도체 웨이퍼에 구리 금속층을 형성하는 단계와, (b) 상기 웨이퍼의 가장자리 영역에 형성된 상기 구리 금속층을 제거하는 EBR 단계와, (c) 상기 웨이퍼의 중앙 영역에 형성된 상기 구리 금속층의 반사율 Rc 및 상기 EBR이 수행된 상기 웨이퍼의 가장자리 영역에서의 반사율 Rb를 측정하여 구리 잔류물의 유무를 모니터링하는 단계를 포함한다.
특히, (c) 단계에서 반사율 Rb는 웨이퍼의 가장자리 영역을 따라 연속적으로 측정되는 것이 바람직하고, 반사율 Rc 및 반사율 Rb의 차이값(=Rc-Rb)의 변화량 ΔR을 측정하면 구리 잔류물이 웨이퍼의 가장자리에 남아 있는지 여부를 알 수 있다.
이하에서는 첨부한 도면을 참조하여 본 발명에 따른 EBR 공정 모니터링 방법의 바람직한 실시예를 자세히 설명하기로 한다.
먼저, 도 1a에서 보듯이, 다마신 공정에서 장벽 금속층(10)으로서 사용되는 탄탈륨(Ta) 또는 탄탈륨 질화막(TaN)을 반도체 웨이퍼 위에 형성한다. 그리고, 장벽 금속층(10) 위에는 구리 시드층(12)을 형성한다.
다음으로, 도 1b에서 보듯이, 구리 시드층(12) 위에 구리 도금층(14)을 전기화학 도금법을 이용하여 형성한다. 이때, 웨이퍼의 가장자리 영역(B)에도 일부 구리 금속층이 형성될 수 있다. 불필요하게 형성된 구리 금속층(14a)을 제거하기 위하여, 도 1c에서 보듯이, 구리 금속층의 EBR 공정을 수행한다. EBR 공정은 화학 세정제를 이용하여 수행할 수 있는데, 웨이퍼의 가장자리 영역(B) 위에 배치된 노즐(20)을 통해 황산(H2SO4), 과수(H2O2) 및 순수(Deionized Water)를 포함하는 화학 세정제(22)를 영역(B)에만 선택적으로 분사한다. 이러한 EBR 공정을 거치면, 도 1d에서 보듯이, 웨이퍼의 가장자리에 형성된 구리 금속층(14a)이 제거될 수 있다.
한편, EBR 공정을 거친 후에도 구리 잔류물이 남을 수 있는데, 웨이퍼 가장자리 영역(B)에 구리 잔류물이 존재하는지 여부는 다음과 같은 방법으로 검사할 수 있다.
도 2를 참조하면, 웨이퍼(W)의 중앙 영역(C)에는 원하는 구리 금속층이 형성되어 있고, 웨이퍼(W)의 가장자리 영역(B)에는 EBR 공정을 통해 불필요한 구리층이 제거되어 기판 또는 장벽 금속층이 노출된다.
일반적으로, 반사율(Reflection Coefficient)은 단위 면적당 반사광의 에너지와 입사광의 에너지의 비(比)를 의미하며, 즉 초기 입사되는 빛의 에너지가 단위 면적당 Eini이고 반사된 빛의 에너지가 단위 면적당 Eref인 경우, 반사율(R)은 Eref/Eini로 나타낼 수 있다. 반사율은 반사율 측정기(Reflectometer)를 이용하여 측정할 수 있으며, 이러한 반사율은 종래의 광학 장치를 이용하여 측정할 수 있다.
반사율은 물질의 고유한 특성이므로, 웨이퍼 중앙 영역(C)에 형성된 구리 금속층의 반사율(Rc)과 EBR 공정에 의해 노출되는 장벽 금속층 또는 실리콘 기판의 반사율(Rb)은 서로 다르다. 도 2에서 보듯이, 웨이퍼 중앙 영역(C)에서 반사된 빛의 에너지가 단위 면적당 Ec이고, 웨이퍼 가장자리 영역(B)에서 반사된 빛의 에너지가 단위 면적당 Eb라고 할 때, 웨이퍼 중앙 영역(C)에서의 반사율(Rc)는 Ec/Eini로 나타낼 수 있고, 웨이퍼 가장자리 영역(B)에서의 반사율(Rb)은 Eb/Eini로 나타낼 수 있다.
정상적으로 EBR 공정이 수행된 경우에 Rc 및 Rb의 차이값은 일정한 값을 갖게 될 것이다. 그러나, 만약 구리 금속층이 제거되지 않고 남아 있다면, Rb가 Rc와 대략 동일한 값을 갖게 될 것이다. 따라서, 웨이퍼 가장자리 영역(B)을 따라 Rb를 측정하면서 Rc와의 차이값을 비교하면, EBR 공정에 의해 구리 금속층이 완전히 제거되었는지 알 수 있을 것이다. 즉, Rb 및 Rc의 차이값(=Rc-Rb)의 변화량(ΔR)을 측정하면, 웨이퍼 가장자리 영역(B)에 구리 잔류물이 존재하는지 여부를 검사할 수 있다.
예컨대, 웨이퍼 가장자리 영역(B)을 따라 반사율(Rb)을 측정하여 Rc와의 차이값을 모니터링한다. 만약, Rc 및 Rb의 차이값이 R1이라고 할 때, 정상적으로 EBR이 수행된 경우 모든 가장자리 영역(B)에서 Rc 및 Rb의 차이값이 R1으로 동일할 것이다. 그러나, 만약 특정 영역에서 구리 잔류물이 남아 있다면, Rc 및 Rb의 차이값이 대략 0으로 수렴할 것이며, 이 영역에 구리 잔류물이 남아 있는 것으로 판단할 수 있다. 이 경우, 그 영역에서 다시 EBR 공정을 수행함으로써 후속 공정에 영향을 미치는 구리 잔류물을 완전히 제거할 수 있다.
본 발명에 따르면, 패턴이 형성되지 않는 웨이퍼 가장자리 영역에 형성된 불필요한 구리 도금층을 제거하는 EBR 공정이 정상적으로 수행되었는지 여부를 간단한 광학 장치를 이용하여 검사할 수 있다. 후속 공정에 영향을 미치는 구리 잔류물을 웨이퍼의 가장자리로부터 완전히 제거할 수 있으므로, 반도체 소자의 수율 및 성능 향상을 꾀할 수 있다.
지금까지 본 발명의 바람직한 실시예에 대해 설명하였으나, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 본질적인 특성을 벗어나지 않는 범위 내에서 변형된 형태로 구현할 수 있을 것이다. 그러므로 여기서 설명한 본 발명의 실시예는 한정적인 관점이 아니라 설명적인 관점에서 고려되어야 하고, 본 발명의 범위는 상술한 설명이 아니라 특허청구범위에 나타나 있으며, 그와 동등한 범위 내에 있는 모든 차이점은 본 발명에 포함되는 것으로 해석되어야 한다.

Claims (4)

  1. 구리 금속 배선의 EBR(Edge Bead Removal) 공정 모니터링 방법으로서,
    (a) 반도체 웨이퍼에 구리 금속층을 형성하는 단계와,
    (b) 상기 웨이퍼의 가장자리 영역에 형성된 상기 구리 금속층을 제거하는 EBR 단계와,
    (c) 상기 웨이퍼의 중앙 영역에 형성된 상기 구리 금속층의 반사율 Rc 및 상기 EBR이 수행된 상기 웨이퍼의 가장자리 영역에서의 반사율 Rb를 측정하여 구리 잔류물의 유무를 모니터링하는 단계를 포함하는 EBR 공정 모니터링 방법.
  2. 제1항에서,
    상기 (c) 단계에서, 상기 반사율 Rb는 상기 웨이퍼의 가장자리 영역을 따라 연속적으로 측정되는 것을 특징으로 하는 EBR 공정 모니터링 방법.
  3. 제1항에서,
    상기 (c) 단계에서 상기 반사율 Rc 및 상기 반사율 Rb의 차이값(=Rc-Rb)의 변화량 ΔR을 측정하는 것을 특징으로 하는 EBR 공정 모니터링 방법.
  4. 제1항에서,
    상기 EBR 단계는 황산(H2SO4), 과수(H2O2) 및 순수(Deionized Water)를 포함하는 습식 세정액을 이용하는 것을 특징으로 하는 EBR 공정 모니터링 방법.
KR1020050134236A 2005-12-29 2005-12-29 구리 금속 배선의 에지 비드 제거 공정 모니터링 방법 KR100650888B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020050134236A KR100650888B1 (ko) 2005-12-29 2005-12-29 구리 금속 배선의 에지 비드 제거 공정 모니터링 방법
US11/646,836 US7368397B2 (en) 2005-12-29 2006-12-27 Method for monitoring edge bead removal process of copper metal interconnection

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050134236A KR100650888B1 (ko) 2005-12-29 2005-12-29 구리 금속 배선의 에지 비드 제거 공정 모니터링 방법

Publications (1)

Publication Number Publication Date
KR100650888B1 true KR100650888B1 (ko) 2006-11-28

Family

ID=37713980

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050134236A KR100650888B1 (ko) 2005-12-29 2005-12-29 구리 금속 배선의 에지 비드 제거 공정 모니터링 방법

Country Status (2)

Country Link
US (1) US7368397B2 (ko)
KR (1) KR100650888B1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100172208A1 (en) * 2009-01-07 2010-07-08 Ashok Belani System and technique for local in-sea processing of particle motion data
KR20150074487A (ko) 2013-12-24 2015-07-02 삼성전자주식회사 식각 부산물 검출 방법 및 이를 이용한 자기 저항 메모리 장치의 제조 방법
CN104882407B (zh) * 2014-02-27 2018-08-21 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法
CN105575880B (zh) * 2014-10-09 2018-10-23 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制作方法
US9741684B2 (en) 2015-08-17 2017-08-22 International Business Machines Corporation Wafer bonding edge protection using double patterning with edge exposure
CN106409712B (zh) * 2016-09-26 2019-02-19 上海华虹宏力半导体制造有限公司 金属薄膜的检测方法
CN111462615B (zh) * 2020-04-27 2022-04-08 Tcl华星光电技术有限公司 显示面板及其制作方法
CN113594056B (zh) * 2021-07-30 2024-04-16 上海华虹宏力半导体制造有限公司 薄膜的检测方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6494219B1 (en) * 2000-03-22 2002-12-17 Applied Materials, Inc. Apparatus with etchant mixing assembly for removal of unwanted electroplating deposits
US20020190207A1 (en) * 2000-09-20 2002-12-19 Ady Levy Methods and systems for determining a characteristic of micro defects on a specimen
US7379185B2 (en) * 2004-11-01 2008-05-27 Applied Materials, Inc. Evaluation of openings in a dielectric layer

Also Published As

Publication number Publication date
US7368397B2 (en) 2008-05-06
US20070151946A1 (en) 2007-07-05

Similar Documents

Publication Publication Date Title
KR100650888B1 (ko) 구리 금속 배선의 에지 비드 제거 공정 모니터링 방법
US10043723B2 (en) Method of forming a temporary test structure for device fabrication
US8093149B2 (en) Semiconductor wafer and manufacturing method for semiconductor device
US6806193B2 (en) CMP in-situ conditioning with pad and retaining ring clean
US5903343A (en) Method for detecting under-etched vias
US20060003589A1 (en) Method for the post-etch cleaning of multi-level damascene structures having underlying copper metallization
US6858511B1 (en) Method of semiconductor via testing
US20030074098A1 (en) Integrated equipment set for forming an interconnect on a substrate
KR100783223B1 (ko) 반도체 장치 제조 방법
US8697455B2 (en) Monitoring test element groups (TEGs) for etching process and methods of manufacturing a semiconductor device using the same
US7172962B2 (en) Method of manufacturing a semiconductor device
US7662645B2 (en) Reworked integrated circuit device and reworking method thereof
US5788869A (en) Methodology for in situ etch stop detection and control of plasma etching process and device design to minimize process chamber contamination
TWI416606B (zh) 洗淨方法及半導體裝置的製造方法
US6949465B2 (en) Preparation process for semiconductor device
KR20230146571A (ko) 기판을 프로세싱하기 위한 방법들 및 장치
KR100850076B1 (ko) 부식 방지를 위한 구리배선 구조
KR20090124398A (ko) 반도체 소자 제조방법
JP2006517737A (ja) 集積回路の金属層の研磨装置および２段階研磨方法
KR100720488B1 (ko) 다마신 공정에 의해 형성되는 구리 금속 배선의 보이드검사 방법
KR20100051430A (ko) 반도체 소자의 제조 방법
Ee et al. 65NM yield detractor caused by M1 filament shorts and solution
KR20050066365A (ko) 금속 배선용 배리어 금속막 테스트 방법
KR20070070737A (ko) 다마신 공정을 이용한 구리 금속 배선의 형성 방법
JP2006086369A (ja) 配線形成方法及び配線形成装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111020

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee