CN104867940A - 一种阵列基板及其制备方法、显示面板、显示装置 - Google Patents

一种阵列基板及其制备方法、显示面板、显示装置 Download PDF

Info

Publication number
CN104867940A
CN104867940A CN201510195300.4A CN201510195300A CN104867940A CN 104867940 A CN104867940 A CN 104867940A CN 201510195300 A CN201510195300 A CN 201510195300A CN 104867940 A CN104867940 A CN 104867940A
Authority
CN
China
Prior art keywords
cabling
underlay substrate
data wire
substrate
protective layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510195300.4A
Other languages
English (en)
Other versions
CN104867940B (zh
Inventor
邹志翔
黄寅虎
杨成绍
宋博韬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Hefei Xinsheng Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201510195300.4A priority Critical patent/CN104867940B/zh
Priority to EP15839121.9A priority patent/EP3288079B1/en
Priority to US15/022,036 priority patent/US20170062487A1/en
Priority to PCT/CN2015/087592 priority patent/WO2016169169A1/zh
Publication of CN104867940A publication Critical patent/CN104867940A/zh
Application granted granted Critical
Publication of CN104867940B publication Critical patent/CN104867940B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Nonlinear Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明涉及显示器设计领域，公开了一种阵列基板及其制备方法、显示面板、显示装置。该阵列基板包括衬底基板、形成于衬底基板上的栅极周边走线、栅绝缘层、数据线周边走线、保护层，其中，保护层与栅极周边走线图形正对部位背离衬底基板的表面高于保护层与数据线周边走线正对部位背离衬底基板的表面。上述阵列基板中，由于保护层与栅极周边走线图形正对的部位背离衬底基板的表面高于保护层与数据线周边走线正对部位背离衬底基板的表面，因此，当外界异物在与阵列基板的周边走线区域接触时首先与保护层与栅极周边走线正对的部位接触，从而减少数据线周边走线被外界异物压伤或划伤的概率，提高产品使用稳定性。

Description

一种阵列基板及其制备方法、显示面板、显示装置
技术领域
本发明涉及显示器设计领域，特别涉及一种阵列基板及其制备方法、显示面板、显示装置。
背景技术
在阵列基板周边走线的设计中，周边走线中输出区域内的栅极周边走线与数据线周边走线之间需要交替布线以解决空间不足问题，但是由于数据线周边走线背离衬底基板一侧的保护层的厚度(200～400nm)小于栅极周边走线背离衬底基板一侧保护层(绝缘层+保护层)的厚度(600nm～800nm)，因此数据线周边走线更易遭受外界异物的划伤或压伤，进而导致线不良问题。
发明内容
本发明提供了一种阵列基板及其制备方法、显示面板、显示装置，其中，该阵列基板能够减少数据线周边走线被外界异物压伤或划伤的概率，提高产品使用稳定性。
为实现上述目的，本发明提供如下的技术方案：
一种阵列基板，包括衬底基板、形成于所述衬底基板上的栅极周边走线、栅绝缘层、数据线周边走线、保护层，其中，所述保护层与所述栅极周边走线图形正对部位背离所述衬底基板的表面高于所述保护层与所述数据线周边走线正对部位背离所述衬底基板的表面。
上述阵列基板中，由于保护层与栅极周边走线图形正对的部位背离衬底基板的表面高于保护层与所述数据线周边走线正对部位背离所述衬底基板的表面，因此，当外界异物在与阵列基板的周边走线区域接触时首先与保护层与栅极周边走线正对的部位接触，从而减少数据线周边走线被外界异物压伤或划伤的概率，提高产品使用稳定性。
优选地，上述阵列基板中，所述栅绝缘层与所述数据线周边走线相对的部位设有凹槽，且所述数据线周边走线的至少一部分位于所述凹槽内。
优选地，沿垂直于衬底基板并指向衬底基板的方向，所述凹槽的深度为100～400nm。
优选地，上述阵列基板还包括位于所述栅绝缘层与所述保护层之间、且沿垂直于所述衬底基板方向与所述栅极周边走线重叠的半导体层。
优选地，沿垂直于衬底基板并背离衬底基板的方向，所述半导体层的厚度为100～300nm。
本发明还提供一种显示面板，包括如上述方案提供的任一种阵列基板。
本发明还提供一种显示装置，包括如上述方案提供的显示面板。
本发明还提供了一种阵列基板制备方法，包括：
在衬底基板上依次形成栅极周边走线图形、栅绝缘层图形、数据线周边走线图形、保护层的图形，其中，所述保护层与所述栅极周边走线图形正对部位背离所述衬底基板的表面高于所述保护层与所述数据线周边走线正对部位背离所述衬底基板的表面。
在采用上述制备方法制备的阵列基板中，由于保护层与栅极周边走线图形正对的部位背离衬底基板的表面高于保护层与所述数据线周边走线正对部位背离所述衬底基板的表面，因此，当外界异物在与阵列基板的周边走线区域接触时，首先与栅极周边走线背离衬底基板一侧的保护层接触，从而减少数据线周边走线被外界异物压伤或划伤的概率，提高产品使用稳定性。
优选地，上述制备方法，具体包括：
在衬底基板上形成栅金属层，并形成栅极周边走线的图形；
在所述栅极周边走线的图形上形成栅绝缘层的图形，所述栅绝缘层的图形中包括在数据线周边走线的设计区域形成的凹槽；
在所述栅绝缘层的图形上形成源漏金属层，并形成数据线周边走线的图形，其中，所述数据线周边走线的至少一部分位于所述凹槽内；
在所述数据线周边走线图形上形成保护层图形。
优选地，沿垂直于衬底基板并指向衬底基板的方向，所述凹槽的深度为100～400nm。
优选地，上述制备方法，具体包括：
在衬底基板上形成栅金属层，并形成栅极周边走线的图形；
在所述栅金属层的图形上形成栅绝缘层的图形；
在所述栅绝缘层上形成半导体层的图形，其中，所述半导体层的图形中保留沿垂直于所述衬底基板方向与所述栅极周边走线重叠的部位；
在所述栅绝缘层的图形上形成源漏金属层，并形成数据线周边走线的图形；
在所述数据线周边走线图形上形成保护层图形。
优选地，沿垂直于衬底基板并背离衬底基板的方向，所述栅极周边走线上部的半导体层厚度为100～300nm。
优选地，上述制备方法，具体包括：
在衬底基板上形成栅金属层，并形成栅极周边走线的图形；
在所述栅极周边走线的图形上形成栅绝缘层的图形，所述栅绝缘层的图形中包括在数据线周边走线的设计区域形成的凹槽；
在所述栅绝缘层的图形上形成半导体层的图形，其中，所述半导体层的图形中沿垂直于所述衬底基板方向与所述栅极周边走线重叠的部位；
在所述栅绝缘层的图形上形成源漏金属层，并形成数据线周边走线的图形，其中，所述数据线周边走线的至少一部分位于所述凹槽内；
在所述数据线周边走线图形上形成保护层图形。
优选地，沿垂直于衬底基板并背离衬底基板的方向，所述栅极周边走线上部的半导体层厚度为100～300nm。
优选地，沿垂直于衬底基板并指向衬底基板的方向，所述凹槽深度为100～400nm。
附图说明
图1是本发明一种实施例提供的阵列基板结构示意图；
图2是本发明一种实施例提供的阵列基板结构示意图；
图3是本发明一种实施例提供的阵列基板结构示意图。
附图标记：
1，衬底基板  2，栅极周边走线    3，栅绝缘层
4，半导体层  5，数据线周边走线  6，保护层
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
如图1-图3所示，本发明实施例提供了一种阵列基板、显示面板及显示装置，该阵列基板包括衬底基板1、形成于衬底基板1上的栅极周边走线2、栅绝缘层3、数据线周边走线5、保护层6，其中，保护层6与栅极周边走线2图形正对部位背离衬底基板1的表面高于保护层6与数据线周边走线5正对部位背离衬底基板的表面。由于保护层6与栅极周边走线2图形正对部位背离衬底基板1的表面高于保护层6与数据线周边走线5正对部位背离衬底基板1的表面，所以，在外界异物与阵列基板的周边周线区域接触时，外界异物首先与保护层6与栅极周边走线2正对的部位接触，减少了外界异物与保护层6与数据线周边走线5部位接触的几率，进而能够减小数据线周边走线5被外界异物压伤或划伤的概率，提高了阵列基板的产品性能稳定性。且提高了包括上述阵列基板的显示面板、以及包括上述显示面板的显示装置的产品性能稳定性。
本发明实施例还提供了一种上述阵列基板的制备方法，该制备方法包括：在衬底基板上依次形成栅极周边走线图形、栅绝缘层图形、数据线周边走线图形、保护层的图形，其中，所述保护层与所述栅极周边走线图形正对部位背离所述衬底基板的表面高于所述保护层与所述数据线周边走线正对部位背离所述衬底基板的表面。
具体地，上述阵列基板可以通过下述具体结构实现保护层与栅极周边走线图形正对部位背离衬底基板的表面高于保护层与数据线周边走线正对部位背离衬底基板的表面：
方式一：如图1所示，本发明实施例提供的阵列基板包括衬底基板1、形成于衬底基板1上的栅极周边走线2、栅绝缘层3、数据线周边走线5、保护层6。其中，栅绝缘层3与数据线周边走线5相对的部位设有凹槽，且数据线周边走线5的至少一部分位于凹槽内。
上述阵列基板中，因数据线周边走线5的至少一部分位于凹槽内，在不减少数据线周边走线5的厚度的同时可以减小其背离衬底基板1的表面与衬底基板1之间的距离，使得保护层6与数据线周边走线5正对的部位更加靠近衬底基板1，从而使保护层6与栅极周边走线2图形正对部位背离衬底基板1的表面高于保护层6与数据线周边走线5正对部位背离衬底基板1的表面。
优选地，该凹槽沿垂直于衬底基板1并指向衬底基板1的方向的深度为100～400nm，如100nm、150nm、200nm、250nm、300nm、350nm、400nm。
相应地，上述方式一中提供的阵列基板的可以通过下述制备方法制备，该制备方法具体包括：
在衬底基板1通过一次构图工艺上形成栅金属层，并形成栅极周边走线2的图形；
通过HTM构图工艺在栅极周边走线2的图形上形成栅绝缘层3的图形，并形成栅绝缘层3的图形中包括在数据线周边走线5的设计区域内的凹槽；
通过一次构图工艺在栅绝缘层3的图形上形成源漏金属层，并形成数据线周边走线5的图形，数据线周边走线5的至少一部分位于凹槽内；
在数据线周边走线5的图形上形成保护层6。
方式二：如图2所示，本发明实施例提供的阵列基板包括衬底基板1、形成于衬底基板1上的栅极周边走线2、栅绝缘层3、半导体层4、数据线周边走线5、保护层6。其中，半导体层4位于栅绝缘层3与保护层6之间、且沿垂直于衬底基板1方向与栅极周边走线2重叠。
因位于栅绝缘层3与保护层6之间的半导体层4沿垂直于衬底基板1的方向与栅极周边走线2重叠，使得半导体层4与栅极周边走线2正对的部位远离衬底基板，进而能够使半导体层4背离衬底基板1的表面的高度高于数据线周边走线5的表面背离衬底基板1的表面的高度，从而使保护层6与栅极周边走线2图形正对部位背离衬底基板1的表面高于保护层6与数据线周边走线5正对部位背离衬底基板1的表面。
优选地，沿垂直于衬底基板并背离衬底基板的方向，半导体层的厚度为100～300nm，如100nm、130nm、150nm、200nm、230nm，250nm、300nm。
相应地，上述方式二中提供的阵列基板可以通过下述制备方法制备，该制备方法包括：
在衬底基板1上通过一次构图工艺形成栅金属层，并形成栅极周边走线2的图形与栅绝缘层3的图形；
在栅绝缘层3上形成半导体层4的图形，其中，半导体层4的图形中保留沿垂直于衬底基板方向与栅极周边走线2重叠的部位；
在栅绝缘层3的图形上形成源漏金属层，并形成数据线周边走线5；
在数据线周边走线图形上形成保护层6。
方式三：如图3所示，本发明实施例提供的阵列基板包括衬底基板1、形成于衬底基板1上的栅极周边走线2、栅绝缘层3、半导体层4、数据线周边走线5、保护层6。其中，栅绝缘层3与数据线周边走线5相对的部位设有凹槽，且数据线周边走线5的一部分位于凹槽内；半导体层位于栅绝缘层3与保护层6之间、且沿垂直于衬底基板1方向与栅极周边走线2重叠。
上述阵列基板中，因数据线周边走线5的至少一部分位于凹槽内，在不减少数据线周边走线5的厚度的同时可以减小其背离衬底基板1的表面与衬底基板1之间的距离，使得保护层6与数据线周边走线5正对的部位更加靠近衬底基板1；同时位于栅绝缘层3与保护层6之间的半导体层4沿垂直于衬底基板1的方向与栅极周边走线2重叠，使得半导体层4与栅极周边走线2正对的部位远离衬底基板，进而能够使半导体层4背离衬底基板1的表面高于数据线周边走线5的表面背离衬底基板1的表面。因此保护层6与栅极周边走线2图形正对部位背离衬底基板1的表面高于保护层6与数据线周边走线5正对部位背离衬底基板1的表面。
优选地，该凹槽沿垂直于衬底基板1并指向衬底基板1的方向的深度为100～400nm，如100nm、150nm、200nm、250nm、300nm、350nm、400nm。
优选地，沿垂直于衬底基板1并背离衬底基板1的方向，该半导体层4的厚度为100～300nm，如100nm、130nm、150nm、200nm、230nm，250nm、300nm。
相应地，上述方式三中提供的阵列基板的制备方法具体实施方式为：
在衬底基板1通过一次构图工艺上形成栅金属层，并形成栅极周边走线2的图形；
在栅极周边走线2的图形上形成栅绝缘层3，栅绝缘层3的图形中包括在数据线周边走线5的设计区域形成的凹槽；
在栅绝缘层3的图形上形成半导体层4，其中，半导体层4的图形中沿垂直于衬底基板1方向与栅极周边走线2重叠；
在栅绝缘层3的图形上通过一次构图工艺形成源漏金属层，并形成数据线周边走线5的图形，其中，数据线周边走线5的至少一部分位于上述凹槽内；
在数据线周边走线5的图形上形成保护层6。
当然，上述阵列基板还可以通过其他结构实现，。
显然，本领域的技术人员可以对本发明实施例进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (15)

1.一种阵列基板，其特征在于，包括衬底基板、形成于所述衬底基板上的栅极周边走线、栅绝缘层、数据线周边走线、保护层，其中，所述保护层与所述栅极周边走线图形正对部位背离所述衬底基板的表面高于所述保护层与所述数据线周边走线正对部位背离所述衬底基板的表面。
2.根据权利要求1所述的阵列基板，其特征在于，所述阵列基板中，所述栅绝缘层与所述数据线周边走线相对的部位设有凹槽，且所述数据线周边走线的至少一部分位于所述凹槽内。
3.根据权利要求2所述的阵列基板，其特征在于，沿垂直于衬底基板并指向衬底基板的方向，所述凹槽的深度为100～400nm。
4.根据权利要求2或3所述的阵列基板，其特征在于，还包括位于所述栅绝缘层与所述保护层之间、且沿垂直于所述衬底基板方向与所述栅极周边走线重叠的半导体层。
5.根据权利要求4所述的阵列基板，其特征在于，沿垂直于衬底基板并背离衬底基板的方向，所述半导体层的厚度为100～300nm。
6.一种显示面板，其特征在于，包括如权利要求1-5任一项所述的阵列基板。
7.一种显示装置，其特征在于，包括如权利要求6所述的显示面板。
8.一种阵列基板制备方法，其特征在于，包括：
在衬底基板上依次形成栅极周边走线图形、栅绝缘层图形、数据线周边走线图形、保护层的图形，其中，所述保护层与所述栅极周边走线图形正对部位背离所述衬底基板的表面高于所述保护层与所述数据线周边走线正对部位背离所述衬底基板的表面。
9.如权利要求8中所述的制备方法，其特征在于，所述在衬底基板上依次形成栅极周边走线、栅绝缘层、数据线周边走线、保护层的图形，具体包括：
在衬底基板上形成栅金属层，并形成栅极周边走线的图形；
在所述栅极周边走线的图形上形成栅绝缘层的图形，所述栅绝缘层的图形中包括在数据线周边走线的设计区域形成的凹槽；
在所述栅绝缘层的图形上形成源漏金属层，并形成数据线周边走线的图形，其中，所述数据线周边走线的至少一部分位于所述凹槽内；
在所述数据线周边走线图形上形成保护层图形。
10.如权利要求9中所述的制备方法，其特征在于，沿垂直于衬底基板并指向衬底基板的方向，所述凹槽的深度为100～400nm。
11.如权利要求8中所述的制备方法，其特征在于，所述在衬底基板上依次形成栅极周边走线、栅绝缘层、数据线周边走线、保护层的图形，具体包括：
在衬底基板上形成栅金属层，并形成栅极周边走线的图形；
在所述栅金属层的图形上形成栅绝缘层的图形；
在所述栅绝缘层上形成半导体层的图形，其中，所述半导体层的图形中保留沿垂直于所述衬底基板方向与所述栅极周边走线重叠的部位；
在所述栅绝缘层的图形上形成源漏金属层，并形成数据线周边走线的图形；
在所述数据线周边走线图形上形成保护层图形。
12.如权利要求11中所述的制备方法，其特征在于，沿垂直于衬底基板并背离衬底基板的方向，所述栅极周边走线上部的半导体层厚度为100～300nm。
13.如权利要求8中所述的制备方法，其特征在于，所述在衬底基板上依次形成栅极周边走线、栅绝缘层、数据线周边走线、保护层的图形，具体包括：
在衬底基板上形成栅金属层，并形成栅极周边走线的图形；
在所述栅极周边走线的图形上形成栅绝缘层的图形，所述栅绝缘层的图形中包括在数据线周边走线的设计区域形成的凹槽；
在所述栅绝缘层的图形上形成半导体层的图形，其中，所述半导体层的图形中沿垂直于所述衬底基板方向与所述栅极周边走线重叠的部位；
在所述栅绝缘层的图形上形成源漏金属层，并形成数据线周边走线的图形，其中，所述数据线周边走线的至少一部分位于所述凹槽内；
在所述数据线周边走线图形上形成保护层图形。
14.如权利要求13中所述的制备方法，其特征在于，沿垂直于衬底基板并背离衬底基板的方向，所述栅极周边走线上部的半导体层厚度为100～300nm。
15.如权利要求13或14中所述的制备方法，其特征在于，沿垂直于衬底基板并指向衬底基板的方向，所述凹槽深度为100～400nm。
CN201510195300.4A 2015-04-22 2015-04-22 一种阵列基板及其制备方法、显示面板、显示装置 Active CN104867940B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201510195300.4A CN104867940B (zh) 2015-04-22 2015-04-22 一种阵列基板及其制备方法、显示面板、显示装置
EP15839121.9A EP3288079B1 (en) 2015-04-22 2015-08-20 Array substrate and preparation method therefor, display panel, and display device
US15/022,036 US20170062487A1 (en) 2015-04-22 2015-08-20 Array Substrate and Manufacturing Method Thereof, Display Panel and Display Device
PCT/CN2015/087592 WO2016169169A1 (zh) 2015-04-22 2015-08-20 阵列基板及其制备方法、显示面板、显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510195300.4A CN104867940B (zh) 2015-04-22 2015-04-22 一种阵列基板及其制备方法、显示面板、显示装置

Publications (2)

Publication Number Publication Date
CN104867940A true CN104867940A (zh) 2015-08-26
CN104867940B CN104867940B (zh) 2019-03-15

Family

ID=53913657

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510195300.4A Active CN104867940B (zh) 2015-04-22 2015-04-22 一种阵列基板及其制备方法、显示面板、显示装置

Country Status (4)

Country Link
US (1) US20170062487A1 (zh)
EP (1) EP3288079B1 (zh)
CN (1) CN104867940B (zh)
WO (1) WO2016169169A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019179339A1 (zh) * 2018-03-23 2019-09-26 京东方科技集团股份有限公司 阵列基板及其制造方法、显示面板、显示装置
CN112071211A (zh) * 2020-09-21 2020-12-11 京东方科技集团股份有限公司 一种柔性显示面板、及其制备方法、显示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070152220A1 (en) * 2005-12-30 2007-07-05 Hee Young Kwack TFT array substrate and method for fabricating the same
CN101241911A (zh) * 2008-03-21 2008-08-13 友达光电股份有限公司 整合于显示面板的栅极驱动电路及其制作方法
CN103033997A (zh) * 2011-10-06 2013-04-10 瀚宇彩晶股份有限公司 显示装置及其制造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101697053B (zh) * 2009-09-23 2011-11-16 深超光电（深圳）有限公司 有源组件阵列基板
JP2011221098A (ja) * 2010-04-05 2011-11-04 Seiko Epson Corp 電気光学装置用基板、電気光学装置、及び電子機器
KR20110133251A (ko) * 2010-06-04 2011-12-12 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR102023737B1 (ko) * 2012-11-20 2019-09-23 삼성디스플레이 주식회사 액정 표시 장치 및 이의 제조 방법
TWI514055B (zh) * 2013-05-16 2015-12-21 Au Optronics Corp 顯示面板與其製造方法
CN203324619U (zh) * 2013-07-15 2013-12-04 合肥京东方光电科技有限公司 一种阵列基板及显示装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070152220A1 (en) * 2005-12-30 2007-07-05 Hee Young Kwack TFT array substrate and method for fabricating the same
CN101241911A (zh) * 2008-03-21 2008-08-13 友达光电股份有限公司 整合于显示面板的栅极驱动电路及其制作方法
CN103033997A (zh) * 2011-10-06 2013-04-10 瀚宇彩晶股份有限公司 显示装置及其制造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019179339A1 (zh) * 2018-03-23 2019-09-26 京东方科技集团股份有限公司 阵列基板及其制造方法、显示面板、显示装置
US11145682B2 (en) 2018-03-23 2021-10-12 Ordos Yuansheng Optoelectronics Co., Ltd. Array substrate and method for fabricating the same, display panel, display device
CN112071211A (zh) * 2020-09-21 2020-12-11 京东方科技集团股份有限公司 一种柔性显示面板、及其制备方法、显示装置
CN112071211B (zh) * 2020-09-21 2023-09-26 京东方科技集团股份有限公司 一种柔性显示面板、及其制备方法、显示装置

Also Published As

Publication number Publication date
EP3288079B1 (en) 2020-07-08
US20170062487A1 (en) 2017-03-02
WO2016169169A1 (zh) 2016-10-27
EP3288079A1 (en) 2018-02-28
EP3288079A4 (en) 2018-11-21
CN104867940B (zh) 2019-03-15

Similar Documents

Publication Publication Date Title
CN103135826B (zh) 触控感测装置及其制造方法
CN103413810B (zh) 像素结构、显示面板与像素结构的制作方法
US10303278B2 (en) Touch panel
EP2187295A3 (en) Touch module, fabrication method thereof, and mobile terminal having the same
TWI526757B (zh) 陣列基板及顯示器
CN103676386A (zh) 一种显示面板及显示装置
US20140225864A1 (en) Touch panel and manufacturing method thereof
CN105677101A (zh) Ogs触摸屏及其制作方法、显示装置
JP5934834B2 (ja) 導電性メッシュにおけるブリッジ構造を製造するための方法
EP2369697A3 (en) Semiconductor laser element and method of manufacturing thereof
CN104867940A (zh) 一种阵列基板及其制备方法、显示面板、显示装置
JP2016046377A5 (zh)
CN106249964A (zh) 一种触控显示面板
CN101957700A (zh) 一种电容式触摸屏触控板及其制作方法
CN103855100A (zh) 具有金属绝缘体金属电容器的密封圈结构
CN204215394U (zh) 一种触摸屏
CN104090389A (zh) 测试元件组、阵列基板、显示装置和测试方法
KR101543934B1 (ko) 터치 센서, 터치 스크린, 및 디스플레이 장치
US10754484B2 (en) Touch panel, manufacturing method for touch panel and touch device
TWI543041B (zh) 觸控裝置
CN103500744B (zh) 一种阵列基板、其制备方法及显示装置
CN104391412A (zh) 薄膜晶体管开关及其制备方法、阵列基板、显示面板
US10330968B2 (en) Touch sensing structure for display panel with low impedance bridge structure
JP2018063678A5 (zh)
CN103995409A (zh) 阵列基板配线及其制造、修复方法以及阵列基板、显示面板、显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant