CN104838499A - 石墨烯场效应晶体管 - Google Patents

石墨烯场效应晶体管 Download PDF

Info

Publication number
CN104838499A
CN104838499A CN201280061269.XA CN201280061269A CN104838499A CN 104838499 A CN104838499 A CN 104838499A CN 201280061269 A CN201280061269 A CN 201280061269A CN 104838499 A CN104838499 A CN 104838499A
Authority
CN
China
Prior art keywords
graphene
fet
mandrel
graphene layer
forms
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201280061269.XA
Other languages
English (en)
Other versions
CN104838499B (zh
Inventor
J·W·阿德基森
T·J·邓巴
J·P·甘比诺
M·J·利奇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN104838499A publication Critical patent/CN104838499A/zh
Application granted granted Critical
Publication of CN104838499B publication Critical patent/CN104838499B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1606—Graphene
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01B—NON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
    • C01B32/00—Carbon; Compounds thereof
    • C01B32/15—Nano-sized carbon materials
    • C01B32/182—Graphene
    • C01B32/184—Preparation
    • C01B32/186—Preparation by chemical vapour deposition [CVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66015—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene
    • H01L29/66037—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66045—Field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78684—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising semiconductor materials of Group IV not being silicon, or alloys including an element of the group IV, e.g. Ge, SiN alloys, SiC alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Composite Materials (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Thin Film Transistor (AREA)

Abstract

制造半导体结构(5)包括：在芯轴(20a，20b)的侧壁上形成种子材料(25)；在种子材料(25)上形成石墨烯场效应晶体管(FET)(30)；以及去除种子材料(25)。

Description

石墨烯场效应晶体管
技术领域
本发明涉及半导体结构和制造方法，并且更具体地涉及石墨烯场效应晶体管(FET)。
背景技术
在过去数十年里，半导体行业已经能够通过硅基器件的缩小维持器件性能的持续改进。然而，相信该方法不久将面临科学和技术两者上的限制，并且已经努力致力于寻求备选的器件技术。一种这样的备选方案是在半导体结构中使用石墨烯。
石墨烯是蜂巢晶格中键合的碳原子层。石墨烯具有高载流子迁移率以及低噪声，允许其用作对FET的沟道中的硅的替代。本征石墨烯是半金属或零隙半导体，其中E-k关系在两维六边形布里渊区的六个角附近的低能量下是线性的，导致电子和空穴的零有效质量。石墨烯在室温下具有高电子迁移率，具有15,000cm2V-1s-1的报告值。而且，石墨烯电阻率非常低，例如低于银的电阻率，银是当前已知的室温下最低电阻率的物质。测量显示，石墨烯具有比钢铁大200倍的抗断强度，其中拉伸强度为130GPa。附加地，对于基底平面热导率而言，石墨烯具有可与金刚石相当的热特性。关于光特性，由于普遍的光吸收和零带隙，石墨烯在可见光到近红外区域区间的强激励下可以容易地饱和，这允许在超快光学中的应用。
因此，本领域中存在对于克服上述缺陷和限制的需求。
发明内容
在本发明的第一方面中，一种制造半导体结构的方法包括在芯轴(mandrel)的侧壁上形成种子材料。该方法还包括在种子材料上形成石墨烯场效应晶体管(FET)。该方法还包括去除种子材料。
在本发明的另一方面中，一种形成半导体结构的方法包括：在半导体衬底上形成芯轴；在所述芯轴的第一侧壁和第二侧壁上形成牺牲种子材料；以及在所述芯轴的所述第一侧壁和第二侧壁上的牺牲种子材料上形成石墨烯层。该方法还包括：在所述石墨烯层上形成源极电极和漏极电极；在所述源极电极、所述漏极电极和所述石墨烯层上形成栅极电介质；以及在所述栅极电介质上形成栅极电极。该方法还包括：在所述源极电极、漏极电极和栅极电极之上形成绝缘体材料；在所述绝缘体材料中形成通气孔；以及通过所述通气孔去除所述牺牲种子材料。
在本发明的又一方面中，一种半导体结构包括：衬底上的芯轴，所述芯轴具有相对于所述衬底的上表面成锐角布置的侧壁。该结构还包括：石墨烯场效应晶体管(FET)，构造并布置在芯轴的所述侧壁上。
在本发明的又一方面中，一种半导体结构包括：石墨烯层，具有相对于衬底的上表面成第一角度布置的第一部分、相对于所述衬底的上表面成第二角度布置的第二部分以及布置在所述第一部分和所述第二部分之间的第三部分，其中所述第一角度不同于所述第二角度。该结构还包括：在所述第一部分上的第一石墨烯场效应晶体管(FET)；以及在所述第二部分上的第二石墨烯FET。
在本发明的另一方面中，提供一种设计结构，其在机器可读存储介质中有形地体现，用于设计、制造或测试集成电路。该设计结构包括本发明的结构。在其它一些实施例中，编码于机器可读数据存储介质上的硬件描述语言(HDL)设计结构包括当在计算机辅助设计系统中处理时产生石墨烯FET的机器可执行表示的元素，该石墨烯FET的机器可执行表示包括本发明的结构。在另外的其它一些实施例中，提供一种计算机辅助设计系统中的方法，用于产生石墨烯FET的功能设计模型。该方法包括产生石墨烯FET的结构元素的功能性表示。
附图说明
参考示出的多个附图，通过本发明示例性实施例的非限制性示例，在下面的详细描述中描述本发明。
图1至图17示出根据本发明方面的处理步骤和结构；以及
图18是半导体设计、制造和/或测试中使用的设计工艺的流程图。
具体实施方式
本发明涉及半导体结构和制造方法，并且更具体地涉及石墨烯场效应晶体管(FET)。根据本发明的一些方面，用作FET中的沟道的石墨烯生长在牺牲材料上，牺牲材料布置在芯轴的侧壁上。在一些实施例中，源极/漏极电极、栅极电介质和栅极电极形成在石墨烯上，并且随后去除牺牲材料。以此方式，在晶片级别形成垂直石墨烯FET，而无需使用转移工艺。
石墨烯当前正用于场效应晶体管(FET)和集成电路(IC)中。然而，单片石墨烯难以生产，并且更难以形成在合适的衬底上。例如，通常通过以下方式来利用石墨烯：在第一衬底上生长石墨烯并且然后将石墨烯转移到第二衬底，例如称为剥落(exfoliation)、转移等。这样的转移工艺涉及大量制造步骤并且导致高成本和低产量。
图1至图17示出了根据本发明一些方面的处理步骤和结构。具体地，图1示出了经历了CMOS处理的半导体结构5的一部分的截面。半导体结构5可以包括衬底10。衬底10可以由任意合适材料或材料组合来组成，诸如掺杂或未掺杂的硅、玻璃等。例如，衬底可以包括绝缘体上半导体(SOI)，例如具有掩埋绝缘体层，或体材料衬底，例如具有通常称为阱的适当掺杂区域。
在一些实施例中，在衬底10上形成绝缘体层15。绝缘体层15可以包括诸如SiN等之类的任意合适的电绝缘体材料，并且可以使用诸如化学气相沉积(CVD)等之类的常规半导体处理技术形成。
仍参照图1，在绝缘体层15上形成至少一个芯轴20a、20b等。尽管图1中示出两个芯轴20a和20b，但应理解到，在本发明范围内可以使用任意数目的芯轴。每个芯轴20a和20b包括电绝缘体材料，该电绝缘体材料具有相对于衬底10的上表面成角度(例如锐角和/或非零角度)布置的第一侧壁和第二侧壁。第一侧壁和第二侧壁可以相对于衬底10的上表面布置成不同角度。例如，每个芯轴20a和20b的截面可以具有基本梯形形状。在一些实施例中，芯轴20a和20b包括SiO2，但是在本发明范围内可以使用任意合适绝缘体材料。可以使用诸如沉积、掩蔽和刻蚀之类的常规半导体处理技术形成芯轴20a和20b。
例如，可以通过首先在绝缘体层15上形成一层芯轴材料(例如使用CVD形成的SiO2层)同时地形成任意期望数目的芯轴。然后可以通过在芯轴材料层上形成光致抗蚀剂材料层来提供光掩膜，使光致抗蚀剂材料暴露于光图案，并且对曝光的光致抗蚀剂材料进行显影。然后可以使用诸如反应离子刻蚀(RIE)的刻蚀工艺，通过去除芯体材料层的未被光掩膜覆盖的部分，在芯体材料层中形成图案(例如开口)。在刻蚀之后，可以使用常规灰化或剥离工艺来去除光掩膜。在掩蔽和刻蚀之后保留的芯体材料层的未刻蚀部分形成芯轴20a和20b。通过使用锥形抗蚀剂剖面，例如利用半色调(half-tone)掩膜，或者通过在刻蚀步骤期间或者在刻蚀步骤之前特意腐蚀抗蚀剂的部分，可以将芯轴20a和20b设置成具有成角度的侧壁，例如基本梯形形状。
如图2所示，在芯轴20a和20b以及绝缘体层15的上表面上形成牺牲种子材料25。根据本发明的一些方面，牺牲种子材料25用作用于形成石墨烯的种子材料，如这里更具体描述的那样。在一些实施例中，牺牲种子材料25包括约10nm到约500nm厚且使用溅射工艺形成的Ni(镍)层，但在本发明范围内可以使用其它合适材料、厚度和/或沉积工艺。
如图3所示，对牺牲种子材料25进行构图，使得牺牲种子材料25不从一个芯轴20a持续延伸到另一芯轴20b。可以以诸如使用光刻掩蔽和刻蚀之类的任意期望方式构图牺牲种子材料25。在实施例中，牺牲种子材料25在构图之后保留在芯轴20a和20b上。
图4示出了芯轴20a和20b上的牺牲种子材料25上的石墨烯30的形成。在一些实施例中，牺牲种子材料25包括Ni并且利用CVD工艺生长石墨烯30。例如，可以使用CVD工艺，利用甲烷(CH4)、氩气(Ar)和氢气(H2)流，在从约900℃到约1000℃的温度，生长时间约50s到约120s，以及利用Ar和H2流在范围约7℃/min到约25℃/min的冷却速率下进行生长后冷却，在Ni上形成单层石墨烯。然而，将理解到的是，可以使用任意合适方法来在牺牲种子材料25上形成石墨烯30。
由于牺牲种子材料25被形成在芯轴20a和20b的有角度侧壁上，并且石墨烯30被形成在牺牲种子材料25上，所以石墨烯30设置有与芯轴20a和20b的周边类似的形状。例如，如图4所示，每个相应芯轴20a和20b上的石墨烯30具有相对于衬底的上表面成第一角度布置的第一部分、相对于衬底的上表面成第二角度布置的第二部分以及布置在第一部分和第二部分之间的第三部分，其中第一角度不同于第二角度。
图5和图6示出相应芯轴20a和20b上的石墨烯30的可选掺杂。例如，如图5所示，可以在第一芯轴20a和相关联的石墨烯30之上形成掩膜35，使第二芯轴20b和其相关联的石墨烯30露出。掩膜35可以包括使用例如光刻的常规半导体处理技术形成的光掩膜或硬掩膜。在形成掩膜35之后，可以使用任意合适掺杂技术使第二芯轴20b上的石墨烯30掺杂有n型或p型掺杂剂，由箭头40表示。例如，对于n型掺杂而言，可以通过暴露于包含聚乙烯亚胺(PEI)的溶液足够时间量，以允许PEI分子吸收到石墨烯30中，来对第二芯轴20b上的石墨烯30进行化学掺杂。备选地，对于p型掺杂而言，可以通过暴露于绑定到石墨烯表面的重氮盐(diazonium salt)，来对第二芯轴20b上的石墨烯30进行化学掺杂。在对第二芯轴20b上的石墨烯30进行掺杂之后去除掩膜35。
图6示出在第二芯轴20b和其相关联的石墨烯30之上形成第二掩膜35’，使第一芯轴20a和其相关联的石墨烯30露出。箭头40’所指的第二掺杂可以以类似于上面参照图5描述的方式来执行。在第二掺杂之后去除掩膜35’。例如，图5可以表示第二芯轴20b上的石墨烯30的n型掺杂，以及图6可以表示第一芯轴20a上的石墨烯30的p型掺杂，或者反之亦然。
如图7所示，在芯轴20a和20b上的石墨烯30上形成源极/漏极电极45。源极/漏极电极45是导电的并且可以由任意合适材料或材料组合组成。例如，每个源极/漏极电极45可以包括具有约20nm厚度的钯(Pd)层以及具有约40nm厚度的金(Au)层。作为另一示例，每个源极/漏极电极45可以包括具有约20nm厚度的钛(Ti)层以及具有约50nm厚度的金(Au)层。可以使用诸如与剥离工艺结合的电子束蒸发之类的常规半导体处理技术来形成源极/漏极电极45。应理解到的是，针对源极/漏极电极45可以使用其他材料、厚度和/或沉积工艺。
如图8所示，在绝缘体层15、石墨烯30和源极/漏极电极45的暴露表面上形成栅极电介质50。栅极电介质50可以包括任意合适材料，包括但不限于Al2O3、HfO2、SiN、聚合物(例如NFC、ZEP520a等及它们的组合。栅极电介质50可以使用常规半导体处理技术来形成，包括但不限于：例如针对Al2O3和/或HfO2的原子层沉积(ALD)、例如针对SiN的等离子体增强化学气相沉积(PECVD)以及例如针对聚合物的旋转涂覆。栅极电介质50可以具有约10nm到约20nm的物理厚度，但在本发明范围内可以使用其它厚度、材料和/或形成工艺。
仍然参照图8，在芯轴20a和20b上的栅极电介质50上形成栅极电极55。栅极电极55是导电的并且可以由任意合适材料或材料组合组成。例如，每个栅极电极55可以包括铂(Pt)、铝(Al)、钛(Ti)和/或金(Au)。可以使用诸如与剥离工艺结合的电子束蒸发之类的常规半导体处理技术来形成栅极电极55。栅极电极55不限于这里描述的材料和工艺，在本发明的范围内可以使用其它材料和/或形成工艺。
图9示出了图8的截面A-A处的芯轴20a的顶视图(例如平面图)。如图8和图9所示，源极/漏极电极45直接在石墨烯30上并且覆盖有栅极电介质50，并且栅极接触55直接在栅极电介质50上。图9示出了在芯轴20a的第一侧上的包括源极电极45a1、漏极电极45a2和栅极电极55a的第一FET60a。在同一芯轴20a的另一侧上，第二FET60b包括源极电极45b1、漏极电极45b2和栅极电极55b。
如图8和图9所示，石墨烯30用作源极电极45a1和漏极电极45a2之间以及源极电极45b1和漏极电极45b2之间的沟道。以此方式，提供第一石墨烯FET60a和第二石墨烯FET60b。而且，在从衬底的水平顶面向上构建而不是衬底顶面上水平地平面地构建组件的意义上而言，FET60a和60b是垂直晶体管。以此方式，可以在衬底上的给定占用面积上提供更多晶体管。芯轴20b可以具有垂直石墨烯FET的类似布局。
图10示出了布置在芯轴20a上的包括源极电极45b1、漏极电极45b2和栅极电极55b的第二FET60b的透视图解视图。为清晰起见，在图10中未示出栅极电介质和石墨烯。
如图11所示，在整个结构之上形成绝缘体层70。绝缘体层70可以包括诸如例如硼硅玻璃(BPSG)、原硅酸四乙酯(TEOS)、磷硅玻璃(PSG)等之类的任意合适电绝缘体材料。可以使用诸如CVD之类的常规半导体制造工艺来形成绝缘体层70。
如图12所示，在绝缘体层70中形成电接触75，并且电接触75接触源极/漏极电极45和栅极电极55。接触75可以是任意合适的导电材料，包括但不限于钨(W)。可以使用常规处理技术来形成接触75，诸如对绝缘体层70进行掩蔽、在绝缘体层70中刻蚀图案、利用导电材料填充图案并对顶表面进行平坦化。
例如，如本领域普通技术人员理解的那样，可以通过如下方式提供光掩膜：在绝缘体层70上形成光致抗蚀剂材料层、将光致抗蚀剂材料暴露于光图案并且对暴露的光致抗蚀剂材料进行显影。然后可以使用诸如反应离子刻蚀(RIE)之类的刻蚀工艺，通过去除绝缘体层70的未被光掩膜覆盖的部分，来在绝缘体层70中形成图案(例如开口)。刻蚀工艺也可以去除栅极电介质50的部分，用于露出源极/漏极电极45。在刻蚀之后，可以使用常规灰化或剥离工艺来去除光掩膜。然后可以使用诸如化学气相沉积(CVD)或原子层沉积(ALD)之类的沉积工艺来利用包括例如钨(W)的导电材料填充图案(开口)。在利用导电材料填充图案(开口)之前，可以形成诸如Ti、TiN等的衬垫材料作为图案(开口)的壁上的薄膜。可以使用诸如化学机械抛光(CMP)之类的平坦化工艺，去除来自结构的顶表面的材料，以形成基本平坦的最上表面。
如图13所示，形成通气孔80通过绝缘体层70、栅极电介质50以及石墨烯30，以露出牺牲种子材料25的一部分。通气孔80可以使用常规光刻掩蔽和刻蚀工艺来形成。在一些实施例中，每个通气孔80完全延伸通过石墨烯30的深度并且跨芯轴的上(例如水平)表面沿着石墨烯30的整个长度，使得将每个芯轴上的石墨烯30划分(例如平分)成分立部分，例如每个芯轴上的每个相应FET(例如图9中所示的FET60a和60b)一个分立部分。例如，每个通气孔80可以包括跨芯轴的整个顶表面延伸的矩形缝隙。通过沿着芯轴的顶部穿过石墨烯的整个长度和深度形成通气孔80，芯轴任一侧上的两个FET彼此电隔离。在附加的一些实施例中，通气孔80毗邻或延伸到源极/漏极电极45和栅极电极55中。以此方式，在每个FET(例如图9中所示的FET60a和60b)中，从源极电极到漏极电极的穿过石墨烯的电路径必然在栅极电极下方通过。
图14示出牺牲种子材料25的去除。在一些实施例中，使用任意合适刻蚀工艺通过通气孔80刻蚀牺牲种子材料25。例如，当牺牲种子材料25包括Ni时，可以通过通气孔80执行盐酸(HCl)湿法刻蚀，以选择性地去除Ni，而不去除石墨烯30。以此方式，在石墨烯30与芯轴20a/20b之间形成气隙85。
如图15所示，使用绝缘体材料90插入通气孔80。在一些实施例中，在绝缘体层70上以及通气孔80中形成绝缘体材料90的层。可以使用常规工艺诸如CVD来形成绝缘体材料90的层。然后例如通过CMP或回刻蚀工艺，从绝缘体层70的顶表面去除绝缘体材料90，使得在通气孔80中留下绝缘体材料90。绝缘体材料90可以包括任意合适的材料，并且在实施例中与绝缘体15相同，例如SiN。
图16示出半导体结构的附加处理，包括形成布线层95、具有可选衬垫105的一个或多个导线/互连100以及阻挡层110，可以使用常规材料和半导体制造工艺来形成所有这些。例如，布线层95可以包括在绝缘体层70上通过CVD形成的诸如SiCOH的任意合适的绝缘体材料。可以通过光刻构图和刻蚀工艺，在布线层95中形成沟槽。衬垫105可以包括通过CVD在沟槽中形成的诸如TaN/Ta的任意合适的阻挡材料。导线/互连100可以包括通过CVD在沟槽中的衬垫105上形成的诸如Cu、Al等的任意合适的导电材料。阻挡层110可以包括通过CVD在整个结构之上形成的诸如SiCN之类的任意合适的阻挡材料。在布线层95、导线/互连100、衬垫105和阻挡层110的制造期间可以采用一个或多个抛光步骤例如CMP。
图17示出类似于图16的结构，但具有石墨烯30与芯轴20a和20b之间的气隙的可选填充。向回参照图14和图15，代替仅封堵通气孔的顶部部分，例如如图15所示，可以在石墨烯30与芯轴20a和20b之间的基本整个气隙85中形成绝缘体材料90。在石墨烯30下方形成绝缘体材料90提供结构支撑和电绝缘。
图18是在半导体设计、制造和/或测试中使用的设计工艺的流程图。图18示出在例如半导体IC逻辑设计、仿真、测试、布局和制造中使用的示例性设计流程900的框图。设计流程900包括工艺、机器和/或机制，用于处理设计结构或器件以在逻辑上或以其它方式生成与上面在图1至图17中所述和示出的设计结构和/或器件在功能上等同的表示。设计流程900处理和/或产生的设计结构可以编码于机器可读传输或存储介质上，以包括数据和/或指令，该数据和/或指令当在数据处理系统上执行或另外处理时产生硬件组件、电路、器件或系统在逻辑上、结构上、机械上或另外功能上等同的表示。机器包括但不限于在IC设计工艺诸如设计、制造或仿真电路、组件、器件或系统中使用的任意机器。例如，机器可以包括：光刻机、用于生成掩膜的机器和/或设备(例如电子束写入器)、用于仿真设计结构的计算机或设备、用于制造或测试工艺中的任意装置或者用于将设计结构的功能等同表示编程到任意介质中的任意机器(例如用于编程可编程门阵列的机器)。
设计流程900可以根据设计的表示类型而变化。例如，用于构建专用IC(ASIC)的设计流程900可以不同于用于设计标准组件的设计流程900或用于将设计实例化为例如由公司或公司提供的可编程门阵列(PGA)或现场可编程门阵列(FPGA)的可编程阵列的设计流程900。
图18图示了多个这样的设计结构，包括优选地由设计工艺910处理的输入设计结构920。设计结构920可以是通过设计工艺910生成和处理以产生硬件器件的逻辑上等同的功能表示的逻辑仿真设计结构。设计结构920也可以或者备选地包括数据和/或程序指令，该数据和/或程序指令当由设计工艺910处理时生成硬件器件的物理结构的功能表示。不管表示功能和/或结构设计特征，设计结构920都可以使用诸如通过核心开发者/设计者实现的电子计算机辅助设计(ECAD)来生成。当编码于机器可读数据传输介质、门阵列介质或存储介质上时，设计结构920可以由设计工艺910内的一个或多个硬件和/或软件模块访问和处理，以仿真或另外功能上表示诸如图1至图17所示的电子组件、电路、电子或逻辑模块、装置、器件或系统。如此，设计结构920可以包括文件或其它数据结构，其包括当由设计或仿真数据处理系统处理时在功能上仿真或另外表示电路或其它级别硬件逻辑设计的人工和/或机器可读源代码、编译结构和计算机可执行代码结构。这样的数据结构可以包括硬件描述语言(HDL)设计实体或符合和/或兼容诸如Verilog和VHDL的低级HDL设计语言和/或诸如C或C++的高级设计语言的其它数据结构。
设计工艺910优选地采用和结合硬件和/或软件模块，用于合成、转译或另外处理功能等同于图1至图17所示组件、电路、器件或逻辑结构的设计/仿真，以生成可以包含诸如设计结构920的设计结构的网表980。网表980可以包括例如表示导线、分立组件、逻辑门、控制电路、I/O器件、模块等的列表的编译或另外处理的数据结构，该列表描述与集成电路设计中的其它元件和电路的连接。可以使用其中根据器件的设计规范和参数重新合成网表980一次或多次的迭代工艺，来合成网表980。关于这里描述的其它设计结构类型，网表980可以记录在机器可读数据存储介质上或者编程到可编程门阵列中。该介质可以是非易失性存储介质，诸如磁或光盘驱动器、可编程门阵列、紧凑型快闪或其它快闪存储器。附加地，或者在备选方案中，该介质可以是其上可以传输数据分组并经由因特网或其它联网合适手段立即存储该数据分组的系统或高速缓存存储器、缓冲器空间或电或光传导器件和材料。
设计工艺910可以包括硬件和软件模块，用于处理包含网表980的各种各样输入数据结构类型。这样的数据结构类型可以驻留于例如库元件930内，并且包括用于给定制造技术(例如不同技术节点32nm、45nm、90nm等)的一组常用元件、电路和器件，包括模块、布局和符号表示。数据结构类型可以进一步包括设计规范940、特征数据950、验证数据960、设计规则970和可以包括输入测试图案、输出测试图案和其它测试信息的测试数据文件985。设计工艺910可以进一步包括例如标准机械设计工艺，诸如应力分析、热分析、机械事件仿真、诸如浇注、模制和模具冲压成形等操作的工艺仿真。在不偏离本发明的范围和精神的情况下，机械设计领域的普通技术人员可以认识到在设计工艺910中使用的可能的机械设计工具和应用的范围。设计工艺910也可以包括用于执行标准电路设计工艺的模块，诸如定时分析、验证、设计规则校验、放置和布线操作等。
设计工艺910采用并结合诸如HDL编译器的逻辑和物理设计工具和仿真模型构建工具，以与任何附加机械设计或数据(如果可用)一起处理一起具有所示支撑数据结构中的一些或全部的设计结构920，以生成第二设计结构990。
设计结构990以用于机械器件和结构的数据(例如存储为IGES、DXF、ParasolidXT、JT、DRG或用于存储或呈现这种机械设计结构的任意其它合适格式的信息)交换的数据格式驻留于存储介质或可编程门阵列上。类似于设计结构920，设计结构990优选地包括驻留于传输或数据存储介质上的一个或多个文件、数据结构或其它计算机编码数据或指令，当由ECAD系统处理时生成与图1至图17所示本发明实施例中的一个或多个在逻辑上或另外功能上等同的形式。在一个实施例中，设计结构990可以包括功能上仿真图1至图17所示器件的编译的可执行HDL仿真模型。
设计结构990也可以采用用于集成电路的布局数据交换的数据格式和/或符号数据格式(例如，存储成GDSII(GDS2)、GL1、OASIS、映射文件或用于存储这种设计数据结构的任意其它合适格式的信息)。设计结构990可以包括诸如例如符号数据、映射文件、测试数据文件、设计内容文件、制造数据、布局参数、导线、金属级别、过孔、形状、用于路由通过制造线的数据以及制造商或其它设计者/开发者生产上面图1至图17所述和示出的器件或结构所需的任意其它数据之类的信息。然后设计结构990可以继续到阶段995，其中例如设计结构990：进行流片，交付正式生产，交付到掩膜公司，发送到另一设计公司，发送回客户，等等。
上述方法在集成电路芯片的制造中使用。所得到的集成电路芯片可以由制造商以原始晶片形式(即，作为具有多个未封装芯片的单个晶片)、作为裸片或以封装形式分发。在后者的情况中，芯片安装在单个芯片封装(诸如塑性载体，具有附接到母板或其它高级载体的引线)中或多芯片封装(诸如具有任一或两个表面互连或掩埋互连的陶瓷载体)中。在任意情况中，然后芯片与作为(a)诸如母板的中间产品或(b)终端产品的一部分的其它芯片、分立电路元件和/或其它信号处理器件集成。终端产品可以是包括集成电路芯片的任意产品，范围从玩具和其它低端应用到具有显示器、键盘或其它输入设备和中央处理器的高级计算机产品。
如果适用，则权利要求中的所有装置或步骤加功能元件的对应结构、材料、动作和等同方案旨在于包括用于与具体要求保护的其它要求保护的元件结合地执行功能的任意结构、材料或动作。而且，尽管已经就实施例描述了本发明，但本领域普通技术人员将认识到，在所附权利要求的精神和范围内并且在修改的情况下可以实施本发明。
已经出于图示的目的阐述了本发明的各种实施例的描述，但并不旨在于穷尽列举或限于所公开的实施例。在不脱离所述实施例的精神和范围的情况下，许多修改和变型对于本领域普通技术人员将是显而易见的。选择这里使用的术语，以最佳地解释与市场上发现的技术相比的实施例、实施应用或技术改进的原理，或者以使得本领域其它普通技术人员能够理解这里公开的实施例。

Claims (25)

1.一种制造半导体结构的方法，包括：
在芯轴的侧壁上形成种子材料；
在所述种子材料上形成石墨烯场效应晶体管(FET)；以及
去除所述种子材料。
2.根据权利要求1所述的方法，其中形成所述石墨烯FET包括在所述种子材料上形成石墨烯层。
3.根据权利要求2所述的方法，其中形成所述石墨烯FET包括在所述石墨烯层上形成源极电极和漏极电极。
4.根据权利要求3所述的方法，其中形成所述石墨烯FET包括在所述源极电极、所述漏极电极和所述石墨烯层上形成栅极电介质。
5.根据权利要求4所述的方法，其中形成所述石墨烯FET包括在所述栅极电介质上形成栅极电极。
6.根据权利要求2所述的方法，其中所述种子材料包括镍，并且形成所述石墨烯层包括在所述镍上的化学气相沉积。
7.根据权利要求2所述的方法，还包括利用一种n型和p型掺杂来掺杂所述石墨烯层。
8.根据权利要求1所述的方法，还包括在所述石墨烯FET之上形成绝缘体材料。
9.根据权利要求8所述的方法，其中去除所述种子材料包括在所述绝缘体材料中形成通气孔。
10.根据权利要求9所述的方法，其中去除所述种子材料包括通过所述通气孔刻蚀所述种子材料。
11.根据权利要求9所述的方法，还包括封堵所述通气孔。
12.根据权利要求9所述的方法，其中去除所述种子材料在所述芯轴和所述石墨烯FET的石墨烯层之间形成气隙。
13.根据权利要求12所述的方法，还包括封堵所述通气孔并且利用绝缘体材料填充所述气隙。
14.根据权利要求1所述的方法，还包括形成具有所述侧壁和另一侧壁的基本梯形截面形状的芯轴。
15.根据权利要求14所述的方法，还包括：
在所述另一侧壁上形成所述种子材料；以及
在所述另一侧壁上形成第二石墨烯FET。
16.一种形成半导体结构的方法，包括：
在半导体衬底上形成芯轴；
在所述芯轴的第一侧壁和第二侧壁上形成牺牲种子材料；
在所述芯轴的所述第一侧壁和所述第二侧壁上的所述牺牲种子材料上形成石墨烯层；
在所述石墨烯层上形成源极电极和漏极电极；
在所述源极电极、所述漏极电极和所述石墨烯层上形成栅极电介质；
在所述栅极电介质上形成栅极电极；
在所述源极电极、所述漏极电极和所述栅极电极之上形成绝缘体材料；
在所述绝缘体材料中形成通气孔；以及
通过所述通气孔去除所述牺牲种子材料。
17.一种半导体结构，包括：
衬底上的芯轴，所述芯轴具有相对于所述衬底的上表面成锐角布置的侧壁；以及
石墨烯场效应晶体管(FET)，构造并布置在芯轴的所述侧壁上。
18.根据权利要求17所述的结构，其中：
所述石墨烯FET包括构造成用作沟道的石墨烯层；
源极电极和漏极电极，直接在所述石墨烯层上；
栅极电介质，在所述石墨烯层上；以及
栅极电极，在所述栅极电介质上。
19.根据权利要求17所述的结构，还包括在所述石墨烯FET和所述侧壁之间的气隙。
20.根据权利要求17所述的结构，还包括在所述石墨烯FET和所述侧壁之间的绝缘体材料。
21.根据权利要求20所述的结构，其中所述绝缘体材料封堵所述石墨烯FET之上的通气孔。
22.一种半导体结构，包括：
石墨烯层，具有相对于衬底的上表面成第一角度布置的第一部分、相对于所述衬底的上表面成第二角度布置的第二部分以及布置在所述第一部分和所述第二部分之间的第三部分，其中所述第一角度不同于所述第二角度；以及
在所述第一部分上的第一石墨烯场效应晶体管(FET)；以及
在所述第二部分上的第二石墨烯FET。
23.根据权利要求22所述的结构，其中：
所述第一石墨烯FET包括在所述石墨烯层上的第一源极电极和第一漏极电极、在所述石墨烯层上的栅极电介质以及在所述栅极电介质上的第一栅极电极；以及
所述第二石墨烯FET包括在所述石墨烯层上的第二源极电极和第二漏极电极以及在所述栅极电介质上的第二栅极电极。
24.根据权利要求22所述的结构，还包括在所述石墨烯层之下并且与所述石墨烯层相邻的气隙。
25.根据权利要求22所述的结构，还包括在所述石墨烯层之下并且与所述石墨烯层相邻的绝缘体材料，其中所述绝缘体材料封堵所述石墨烯层之上的通气孔。
CN201280061269.XA 2011-12-13 2012-11-05 石墨烯场效应晶体管 Active CN104838499B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/324,246 US8633055B2 (en) 2011-12-13 2011-12-13 Graphene field effect transistor
US13/324246 2011-12-13
PCT/US2012/063508 WO2013089938A2 (en) 2011-12-13 2012-11-05 Graphene field effect transistor

Publications (2)

Publication Number Publication Date
CN104838499A true CN104838499A (zh) 2015-08-12
CN104838499B CN104838499B (zh) 2017-08-25

Family

ID=48571143

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280061269.XA Active CN104838499B (zh) 2011-12-13 2012-11-05 石墨烯场效应晶体管

Country Status (3)

Country Link
US (3) US8633055B2 (zh)
CN (1) CN104838499B (zh)
WO (1) WO2013089938A2 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106803517A (zh) * 2015-11-26 2017-06-06 上海新昇半导体科技有限公司 双沟道FinFET器件及其制造方法
CN108628038A (zh) * 2018-06-28 2018-10-09 京东方科技集团股份有限公司 发光晶体管及其发光方法、阵列基板和显示装置
CN110137083A (zh) * 2019-04-17 2019-08-16 深圳市华星光电技术有限公司 阵列基板及其制备方法

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5590125B2 (ja) 2010-08-05 2014-09-17 富士通株式会社 半導体装置の製造方法
JP5972735B2 (ja) * 2012-09-21 2016-08-17 株式会社東芝 半導体装置
US8580658B1 (en) * 2012-12-21 2013-11-12 Solan, LLC Methods for fabricating graphene device topography and devices formed therefrom
US8664642B1 (en) * 2013-03-15 2014-03-04 Solan, LLC Nonplanar graphite-based devices having multiple bandgaps
CN103295912B (zh) * 2013-05-21 2015-12-02 中国电子科技集团公司第十三研究所 一种基于自对准技术的石墨烯晶体管制造方法
US9449873B2 (en) * 2013-06-19 2016-09-20 Infineon Technologies Ag Method for processing a carrier and an electronic component
KR102232756B1 (ko) * 2014-05-19 2021-03-26 삼성전자주식회사 그래핀-반도체 멀티 접합을 갖는 전자소자 및 그 제조방법
US9711647B2 (en) * 2014-06-13 2017-07-18 Taiwan Semiconductor Manufacturing Company, Ltd. Thin-sheet FinFET device
KR102263062B1 (ko) * 2014-09-23 2021-06-09 삼성전자주식회사 핀 타입 그래핀 소자
US10429342B2 (en) 2014-12-18 2019-10-01 Edico Genome Corporation Chemically-sensitive field effect transistor
US9857328B2 (en) 2014-12-18 2018-01-02 Agilome, Inc. Chemically-sensitive field effect transistors, systems and methods for manufacturing and using the same
US10006910B2 (en) 2014-12-18 2018-06-26 Agilome, Inc. Chemically-sensitive field effect transistors, systems, and methods for manufacturing and using the same
US9618474B2 (en) 2014-12-18 2017-04-11 Edico Genome, Inc. Graphene FET devices, systems, and methods of using the same for sequencing nucleic acids
US10020300B2 (en) 2014-12-18 2018-07-10 Agilome, Inc. Graphene FET devices, systems, and methods of using the same for sequencing nucleic acids
US9859394B2 (en) 2014-12-18 2018-01-02 Agilome, Inc. Graphene FET devices, systems, and methods of using the same for sequencing nucleic acids
KR102356682B1 (ko) 2015-05-11 2022-01-27 삼성전자주식회사 2ｄ 물질을 이용한 비휘발성 메모리 소자 및 그 제조방법
US10217819B2 (en) * 2015-05-20 2019-02-26 Samsung Electronics Co., Ltd. Semiconductor device including metal-2 dimensional material-semiconductor contact
CN107735864B (zh) 2015-06-08 2021-08-31 美商新思科技有限公司 衬底和具有3d几何图形上的2d材料沟道的晶体管
KR102402547B1 (ko) * 2015-08-18 2022-05-26 삼성전자주식회사 그래핀 아일랜드들을 포함하는 채널층을 구비한 그래핀 전자소자 및 그 제조방법
EP3136443A1 (en) 2015-08-28 2017-03-01 Nokia Technologies Oy A method for forming apparatus comprising two dimensional material
KR102437578B1 (ko) 2015-11-11 2022-08-26 삼성전자주식회사 투명 전극 및 이를 포함하는 소자
KR102522012B1 (ko) 2015-12-23 2023-04-13 삼성전자주식회사 전도성 소자 및 이를 포함하는 전자 소자
EP3187473B1 (en) * 2016-01-04 2018-06-20 Samsung Electronics Co., Ltd Graphene-based electrical conductors and method for manufacturing the same
US9443982B1 (en) * 2016-02-08 2016-09-13 International Business Machines Corporation Vertical transistor with air gap spacers
KR102543984B1 (ko) * 2016-03-15 2023-06-14 삼성전자주식회사 도전체, 그 제조 방법, 및 이를 포함하는 전자 소자
WO2017201081A1 (en) 2016-05-16 2017-11-23 Agilome, Inc. Graphene fet devices, systems, and methods of using the same for sequencing nucleic acids
CN107564888B (zh) 2016-07-01 2020-09-15 中芯国际集成电路制造(上海)有限公司 互连结构及其制造方法
CN107564818B (zh) 2016-07-01 2020-08-25 中芯国际集成电路制造(上海)有限公司 半导体装置及其制造方法
CN107887261B (zh) * 2016-09-30 2020-11-06 中芯国际集成电路制造(北京)有限公司 半导体装置及其制造方法
US10134915B2 (en) * 2016-12-15 2018-11-20 Taiwan Semiconductor Manufacturing Co., Ltd. 2-D material transistor with vertical structure
US10374106B2 (en) 2017-04-13 2019-08-06 Globalfoundaries Inc. Integrated graphene detectors with waveguides
US9947660B1 (en) 2017-04-18 2018-04-17 International Business Machines Corporation Two dimension material fin sidewall
CN107256887B (zh) * 2017-06-23 2020-03-20 上海集成电路研发中心有限公司 一种石墨烯FinFET晶体管及其制造方法
US10304967B1 (en) 2018-03-02 2019-05-28 Texas Instruments Incorporated Integration of graphene and boron nitride hetero-structure device over semiconductor layer
US10900927B2 (en) 2018-03-21 2021-01-26 University Of South Carolina Graphene field effect transistors for detection of ions
US10586864B2 (en) * 2018-08-05 2020-03-10 International Business Machines Corporation Vertical transistor with one-dimensional edge contacts
US10593798B2 (en) 2018-08-05 2020-03-17 International Business Machines Corporation Vertical transistor with one atomic layer gate length

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7732859B2 (en) * 2007-07-16 2010-06-08 International Business Machines Corporation Graphene-based transistor
CN101933125A (zh) * 2007-12-31 2010-12-29 伊特蒙塔公司 边缘接触型垂直碳纳米管晶体管
US20110006425A1 (en) * 2009-07-13 2011-01-13 Kabushiki Kaisha Toshiba Semiconductor device
WO2011055734A1 (ja) * 2009-11-04 2011-05-12 ローム株式会社 圧力センサおよび圧力センサの製造方法
US20110114919A1 (en) * 2009-11-13 2011-05-19 International Business Machines Corporation Self-aligned graphene transistor

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4760036A (en) 1987-06-15 1988-07-26 Delco Electronics Corporation Process for growing silicon-on-insulator wafers using lateral epitaxial growth with seed window oxidation
US5231037A (en) 1992-04-30 1993-07-27 Texas Instruments Incorporated Method of making a power VFET device using a p+ carbon doped gate layer
US5581101A (en) 1995-01-03 1996-12-03 International Business Machines Corporation FET and/or bipolar devices formed in thin vertical silicon on insulator (SOI) structures
US5512517A (en) 1995-04-25 1996-04-30 International Business Machines Corporation Self-aligned gate sidewall spacer in a corrugated FET and method of making same
US6223813B1 (en) 1996-01-11 2001-05-01 International Business Machines Corporation Ultra high-density, high-performance heat sink
KR100360476B1 (ko) 2000-06-27 2002-11-08 삼성전자 주식회사 탄소나노튜브를 이용한 나노 크기 수직 트랜지스터 및 그제조방법
CA2526946A1 (en) * 2003-05-14 2005-04-07 Nantero, Inc. Sensor platform using a non-horizontally oriented nanotube element
US6972473B2 (en) 2003-08-12 2005-12-06 Tessera, Inc. Structure and method of making an enhanced surface area capacitor
US20070053168A1 (en) 2004-01-21 2007-03-08 General Electric Company Advanced heat sinks and thermal spreaders
US7372091B2 (en) 2004-01-27 2008-05-13 Micron Technology, Inc. Selective epitaxy vertical integrated circuit components
JP2005285822A (ja) 2004-03-26 2005-10-13 Fujitsu Ltd 半導体装置および半導体センサ
EP1814713A4 (en) 2004-11-09 2017-07-26 Board of Regents, The University of Texas System The fabrication and application of nanofiber ribbons and sheets and twisted and non-twisted nanofiber yarns
US7387974B2 (en) 2005-03-10 2008-06-17 International Business Machines Corporation Methods for providing gate conductors on semiconductors and semiconductors formed thereby
US7381655B2 (en) 2005-09-14 2008-06-03 International Business Machines Corporation Mandrel/trim alignment in SIT processing
FR2917073B1 (fr) 2007-06-11 2012-10-05 Valois Sas Valve de distribution de produit fluide et dispositif de distribution de produit fluide comportant une telle valve
GB0802912D0 (en) 2008-02-15 2008-03-26 Carben Semicon Ltd Thin-film transistor, carbon-based layer and method of production thereof
KR101462401B1 (ko) * 2008-06-12 2014-11-17 삼성전자주식회사 그라펜 시트로부터 탄소화 촉매를 제거하는 방법, 탄소화촉매가 제거된 그라펜 시트를 소자에 전사하는 방법, 이에따른 그라펜 시트 및 소자
US8043687B2 (en) 2008-07-02 2011-10-25 Hewlett-Packard Development Company, L.P. Structure including a graphene layer and method for forming the same
US7952088B2 (en) 2008-07-11 2011-05-31 International Business Machines Corporation Semiconducting device having graphene channel
US7993986B2 (en) 2008-08-29 2011-08-09 Advanced Micro Devices, Inc. Sidewall graphene devices for 3-D electronics
US8841650B2 (en) 2009-02-23 2014-09-23 Cornell University Electronic-structure modulation transistor
US8309438B2 (en) 2009-03-03 2012-11-13 Board Of Regents, The University Of Texas System Synthesizing graphene from metal-carbon solutions using ion implantation
EP2416365A4 (en) * 2009-04-01 2014-07-30 Univ Hokkaido Nat Univ Corp FIELD EFFECT TRANSISTOR
KR101156620B1 (ko) 2009-04-08 2012-06-14 한국전자통신연구원 그라핀 채널층을 가지는 전계 효과 트랜지스터
JP4922370B2 (ja) * 2009-09-07 2012-04-25 株式会社東芝 不揮発性半導体記憶装置、及びその製造方法
US8426309B2 (en) * 2009-09-10 2013-04-23 Lockheed Martin Corporation Graphene nanoelectric device fabrication
EP3379579B1 (en) * 2009-11-13 2021-03-24 Fujitsu Limited Semiconductor device and method of manufacturing the same
JP2011192667A (ja) * 2010-03-11 2011-09-29 Toshiba Corp トランジスタおよびその製造方法
US9024300B2 (en) * 2010-05-13 2015-05-05 Nokia Corporation Manufacture of graphene-based apparatus
US8445320B2 (en) 2010-05-20 2013-05-21 International Business Machines Corporation Graphene channel-based devices and methods for fabrication thereof
JP5590125B2 (ja) 2010-08-05 2014-09-17 富士通株式会社 半導体装置の製造方法
US8344358B2 (en) * 2010-09-07 2013-01-01 International Business Machines Corporation Graphene transistor with a self-aligned gate
US8785261B2 (en) * 2010-09-23 2014-07-22 Intel Corporation Microelectronic transistor having an epitaxial graphene channel layer
US8404588B2 (en) * 2010-10-06 2013-03-26 Electronics And Telecommunications Research Institute Method of manufacturing via electrode
KR101813176B1 (ko) * 2011-04-07 2017-12-29 삼성전자주식회사 그래핀 전자 소자 및 제조방법
KR101813172B1 (ko) * 2011-04-22 2017-12-29 삼성전자주식회사 그래핀 다중층의 제조방법
KR101295664B1 (ko) * 2011-06-24 2013-08-13 그래핀스퀘어 주식회사 안정한 그래핀 필름 및 그의 제조 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7732859B2 (en) * 2007-07-16 2010-06-08 International Business Machines Corporation Graphene-based transistor
CN101933125A (zh) * 2007-12-31 2010-12-29 伊特蒙塔公司 边缘接触型垂直碳纳米管晶体管
US20110006425A1 (en) * 2009-07-13 2011-01-13 Kabushiki Kaisha Toshiba Semiconductor device
WO2011055734A1 (ja) * 2009-11-04 2011-05-12 ローム株式会社 圧力センサおよび圧力センサの製造方法
US20110114919A1 (en) * 2009-11-13 2011-05-19 International Business Machines Corporation Self-aligned graphene transistor

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106803517A (zh) * 2015-11-26 2017-06-06 上海新昇半导体科技有限公司 双沟道FinFET器件及其制造方法
CN106803517B (zh) * 2015-11-26 2019-12-20 上海新昇半导体科技有限公司 双沟道FinFET器件及其制造方法
CN108628038A (zh) * 2018-06-28 2018-10-09 京东方科技集团股份有限公司 发光晶体管及其发光方法、阵列基板和显示装置
CN108628038B (zh) * 2018-06-28 2021-02-26 京东方科技集团股份有限公司 发光晶体管及其发光方法、阵列基板和显示装置
CN110137083A (zh) * 2019-04-17 2019-08-16 深圳市华星光电技术有限公司 阵列基板及其制备方法

Also Published As

Publication number Publication date
US8957405B2 (en) 2015-02-17
US8633055B2 (en) 2014-01-21
US8673683B2 (en) 2014-03-18
CN104838499B (zh) 2017-08-25
US20130146846A1 (en) 2013-06-13
WO2013089938A2 (en) 2013-06-20
US20140131661A1 (en) 2014-05-15
US20130146847A1 (en) 2013-06-13
WO2013089938A8 (en) 2015-06-25
WO2013089938A3 (en) 2016-07-21

Similar Documents

Publication Publication Date Title
CN104838499A (zh) 石墨烯场效应晶体管
CN104081506B (zh) 具有低k间隔物的半导体器件及其形成方法
CN110021664A (zh) 非平面半导体结构及其形成方法
US8941179B2 (en) Finfets and fin isolation structures
US8847323B2 (en) finFET devices
US9263442B2 (en) Replacement gate structures and methods of manufacturing
US8652922B2 (en) Compact thermally controlled thin film resistors utilizing substrate contacts and methods of manufacture
CN107680968A (zh) 在三栅极（finfet）工艺上集成多个栅极电介质晶体管的方法
CN104241368A (zh) 横向扩散的金属氧化物半导体(ldmos)
US8912630B2 (en) Integrated circuit including thermal gate, related method and design structure
US8470682B2 (en) Methods and structures for increased thermal dissipation of thin film resistors
CN110021597A (zh) 非平面半导体结构及其形成方法
US9299841B2 (en) Semiconductor devices and methods of manufacture
US8486796B2 (en) Thin film resistors and methods of manufacture
CN105655334B (zh) 具有集成的多个栅极电介质晶体管的半导体装置
CN102428549A (zh) 具有取代栅极结构的场效应晶体管及其制造方法
US9443857B2 (en) Vertical fin eDRAM
CN103700765B (zh) 制造方法和半导体器件
US9153669B2 (en) Low capacitance finFET gate structure
US9171952B2 (en) Low gate-to-drain capacitance fully merged finFET
US20130087841A1 (en) Plated structures
TWI711120B (zh) 非平面半導體元件、積體電路、鰭式場效應電晶體陣列
TWI851740B (zh) 具有無襯裡自形成障壁的積體電路結構
CN106898648B (zh) 半导体结构及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant