CN107256887B - 一种石墨烯FinFET晶体管及其制造方法 - Google Patents

一种石墨烯FinFET晶体管及其制造方法 Download PDF

Info

Publication number
CN107256887B
CN107256887B CN201710487149.0A CN201710487149A CN107256887B CN 107256887 B CN107256887 B CN 107256887B CN 201710487149 A CN201710487149 A CN 201710487149A CN 107256887 B CN107256887 B CN 107256887B
Authority
CN
China
Prior art keywords
graphene
dielectric layer
fin
film
finfet transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710487149.0A
Other languages
English (en)
Other versions
CN107256887A (zh
Inventor
康晓旭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai IC R&D Center Co Ltd
Original Assignee
Shanghai IC R&D Center Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai IC R&D Center Co Ltd filed Critical Shanghai IC R&D Center Co Ltd
Priority to CN201710487149.0A priority Critical patent/CN107256887B/zh
Publication of CN107256887A publication Critical patent/CN107256887A/zh
Application granted granted Critical
Publication of CN107256887B publication Critical patent/CN107256887B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7851—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with the body tied to the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1037—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure and non-planar channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1606—Graphene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/66803—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with a step of doping the vertical sidewall, e.g. using tilted or multi-angled implants

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明公开了一种石墨烯FinFET晶体管及其制造方法，通过利用金属衬底形成石墨烯Fin薄膜，并通过离子注入工艺对石墨烯Fin薄膜的能带进行调整，形成沟道和源极、漏极，然后分别沉积栅介质、栅电极等层次，再通过沉积和平坦化键合介质(第一介质)来键合另外一衬底，接着去除金属衬底，实现将石墨烯Fin薄膜转移到带有图形的衬底上面应用于鳍式场效应晶体管中作为沟道材料，从而提高了晶体管的电学性能。

Description

一种石墨烯FinFET晶体管及其制造方法
技术领域
本发明涉及半导体集成电路制造技术领域，更具体地，涉及一种石墨烯FinFET晶体管及其制造方法。
背景技术
在寻求更高的器件密度、更高的性能以及更低的费用的过程中，随着集成电路工艺持续发展到纳米技术工艺节点，为了克服短沟道效应和提高单位面积的驱动电流密度，一些制造厂商已经开始考虑如何从平面CMOS晶体管向三维FinFET(鳍式场效应晶体管)器件结构的过渡问题。
FinFET器件是一种多栅MOS器件，这种结构由于具有更多的栅控面积，更窄的沟道耗尽区域而拥有非常突出的短沟道控制力和很高的驱动电流。与平面晶体管相比，FinFET器件比传统的MOS结构能更好地控制有源区中的载流子，提供更大的驱动电流，因而提高了器件性能。并且，FinFET器件由于改进了对沟道的控制，从而减小了短沟道效应。
研究表明，石墨烯材料是由单层石墨结构构成的，其具有极好的电学性能，尤其是其载流子迁移率要远高于普通的Si材料，其理论计算值大约高于Si材料载流子迁移率1-2个数量级，因此石墨烯在晶体管中的应用备受关注。
目前，高质量的石墨烯薄膜工艺，需要通过在金属衬底上进行高温成膜，或者通过碳离子注入后经高温处理才能形成。然而，该工艺方案与现有CMOS技术无法兼容。同时，现有的石墨烯薄膜转移工艺，又无法将石墨烯薄膜转移到带有图形的衬底上面。
因此，如何将石墨烯应用于鳍式场效应晶体管中作为沟道材料，实现3D器件，以提高晶体管的电学性能，是本领域技术人员亟待解决的技术问题之一。
发明内容
本发明的目的在于克服现有技术存在的上述缺陷，提供一种石墨烯FinFET晶体管及其制造方法，以石墨烯作为沟道材料，从而可提高晶体管的电学性能。
为实现上述目的，本发明的技术方案如下：
一种石墨烯FinFET晶体管，包括：
石墨烯Fin薄膜，其形成条状的沟槽形沟道，其两端用于形成源极、漏极；
在石墨烯Fin薄膜外侧、沿其沟槽侧壁及底部形成的栅介质层；
在栅介质层外侧、沿其侧壁及底部形成的横跨石墨烯Fin薄膜沟道的栅电极。
优选地，所述石墨烯Fin薄膜及其外侧的栅介质层、栅电极一起嵌设于第一介质层的表面。
优选地，所述第一介质层表面覆盖有第二介质层，所述第二介质层将石墨烯Fin薄膜的沟槽填满。
优选地，所述第二介质层表面设有栅电极导电引出、源极导电引出及漏极导电引出。
优选地，所述第一介质层的下表面与一半导体衬底连接。
一种石墨烯FinFET晶体管的制造方法，包括以下步骤：
提供一金属衬底，所述金属衬底表面具有突起的牺牲Fin；
在金属衬底表面形成用作沟道材料的石墨烯薄膜，并形成覆盖牺牲Fin的石墨烯Fin薄膜；
在上述结构表面分别沉积栅介质材料、栅电极材料，并形成覆盖石墨烯Fin薄膜的栅介质层，以及横跨石墨烯Fin薄膜沟道的栅电极；
在上述结构表面沉积一高于栅电极的第一介质材料，并平坦化，形成第一介质层；
将第一介质层的平坦化表面与一半导体衬底键合；
去除具有牺牲Fin的金属衬底，形成沟槽形的石墨烯Fin薄膜。
优选地，还包括：在具有器件的一面沉积一第二介质材料，将石墨烯Fin薄膜的沟槽填满，并平坦化，形成第二介质层。
优选地，还包括：在第二介质层表面通过图形化分别形成栅电极导电引出、源极导电引出及漏极导电引出。
优选地，通过离子注入工艺对石墨烯Fin薄膜的能带进行调整，以形成沟道和源极、漏极。
优选地，所述注入离子为F离子。
从上述技术方案可以看出，本发明通过利用金属衬底形成石墨烯Fin薄膜，然后分别沉积栅介质、栅电极等层次，再通过沉积和平坦化键合介质(第一介质)来键合另外一衬底，接着去除金属衬底，实现将石墨烯Fin薄膜转移到带有图形的衬底上面应用于鳍式场效应晶体管中作为沟道材料，从而提高了晶体管的电学性能。
附图说明
图1是本发明一较佳实施例的一种石墨烯FinFET晶体管结构示意图；
图2-图4是本发明一较佳实施例的制造一种石墨烯FinFET晶体管时的工艺步骤示意图。
具体实施方式
下面结合附图，对本发明的具体实施方式作进一步的详细说明。
需要说明的是，在下述的具体实施方式中，在详述本发明的实施方式时，为了清楚地表示本发明的结构以便于说明，特对附图中的结构不依照一般比例绘图，并进行了局部放大、变形及简化处理，因此，应避免以此作为对本发明的限定来加以理解。
在以下本发明的具体实施方式中，请参阅图1，图1是本发明一较佳实施例的一种石墨烯FinFET晶体管结构示意图。如图1所示，本发明的一种石墨烯FinFET晶体管，包括用作沟道材料的石墨烯Fin(鳍)薄膜11，横跨石墨烯Fin薄膜的栅电极13，位于石墨烯Fin薄膜11和栅电极13之间的栅介质层12等主要结构组成部分。
请参阅图1。石墨烯Fin薄膜11可以采用单层或多层形式来构成石墨烯薄膜，并具有长条状的沟槽形结构，作为FinFET晶体管的Fin(鳍)；例如图示的近似“U”形的矩形沟槽16结构。石墨烯Fin薄膜用作FinFET晶体管的沟道材料；石墨烯Fin薄膜条状沟槽16的两端用于形成源极、漏极，源极、漏极之间的石墨烯Fin薄膜部分就成为FinFET晶体管的沟道区。可通过离子注入工艺对石墨烯Fin薄膜的能带进行调整，以形成沟道和源极、漏极。也可以将石墨烯Fin薄膜只作为沟道使用，而在石墨烯Fin薄膜的两端另外形成源极、漏极。
石墨烯Fin薄膜可通过在金属衬底上进行高温成膜，或者通过碳离子注入后经高温处理等方法来形成。
请参阅图1。在石墨烯Fin薄膜11的外侧包覆有栅介质层12；栅介质层12沿着石墨烯Fin薄膜的沟槽侧壁及沟槽底部形成。栅介质层还可延伸至沟槽以外的其他区域，用于进行器件的电性隔离。
栅介质层通常可采用氧化层材料或高k介质材料等来制作。
请参阅图1。在栅介质层12的外侧包围有栅电极13；栅电极13沿着栅介质层12的侧壁及栅介质层的底部横跨在石墨烯Fin薄膜11上，并位于石墨烯Fin薄膜的沟道区域，形成三栅FinFET晶体管结构。栅电极也可以独立分列在石墨烯Fin薄膜两侧的方式形成双栅FinFET晶体管结构。
栅电极通常可采用多晶硅或金属材料等来制作。
请继续参阅图1。上述本发明的石墨烯FinFET晶体管结构可以通过支撑结构获得固定。例如，可将所述石墨烯Fin薄膜11及其外侧的栅介质层12、栅电极13一起嵌设于第一介质层18的表面，即由第一介质层表面向其内部陷入进行设置。
在上述结构的基础上，还可以进一步通过保护结构来获得对器件的保护。例如，可在所述第一介质层18表面覆盖一层第二介质层14，通过所述第二介质层14将石墨烯Fin薄膜11形成的沟槽16填满，并可进一步将整个器件的表面覆盖起来。这样，通过设置第一、第二介质层，就可形成对器件的良好固定及有效保护。
第一介质层、第二介质层可采用常规的电介质材料制作，例如氧化硅等。第一介质层、第二介质层可采用相同或不同的电介质材料制作。
请继续参阅图1。在所述第二介质层14表面还可设置栅电极导电引出15、源极、漏极导电引出17(只显示其中之一)。其中，可在形成栅电极13时，使栅电极向一侧部分延伸出来，形成一个延伸部131，以便在对应该栅电极延伸部131的第二介质层14中形成栅电极导电引出15；同样地，在形成石墨烯Fin薄膜时，可使得石墨烯Fin薄膜向一侧部分延伸出来，形成一个延伸部111，以便在对应该石墨烯Fin薄膜延伸部111的第二介质层形成源极、漏极导电引出17。各导电引出可采用金属制作。
请继续参阅图1。还可将所述第一介质层18的下表面与一半导体衬底19相连接。例如可采用键合方式，将所述第一介质层的下表面与半导体衬底进行键合，形成粘合。其中，半导体衬底可采用例如硅衬底等常规芯片衬底，并可在衬底中预先形成晶体管的存储、读出等控制电路，在键合后形成电性连接。
上述本发明例举的石墨烯FinFET晶体管，采用的是一种具有沟槽式Fin的FinFET晶体管结构；即FinFET晶体管的石墨烯Fin薄膜为图1所示向下凹陷的沟槽形，当沟槽中填充了第二介质层材料后，就形成向下倒置的Fin结构，并以石墨烯薄膜作为整个Fin的沟道材料；此时，栅电极位于石墨烯Fin薄膜的沟槽下方。当然，也可以采用具有传统柱状Fin的FinFET晶体管结构；即FinFET晶体管的石墨烯Fin薄膜为向上突起的帽形，并通过在帽形空间填充第一介质层材料，形成Fin的柱体；此时，栅电极将位于石墨烯Fin薄膜的柱体上方。
下面通过具体实施方式及附图，对本发明的一种石墨烯FinFET晶体管的制造方法进行详细说明。
请参阅图2-图4，图2-图4是本发明一较佳实施例的制造一种石墨烯FinFET晶体管时的工艺步骤示意图；同时，请参阅图1。如图2-图4以及图1所示，本发明的一种石墨烯FinFET晶体管的制造方法，可用于制作上述本发明的石墨烯FinFET晶体管，包括以下步骤：
请参阅图2。首先，提供一金属衬底10，例如可以是金属铜的衬底；在所述金属衬底10表面制作出突起的牺牲Fin101。
然后，可通过在金属衬底上进行高温成膜方式，或者通过碳离子注入后经高温处理等方法，在金属衬底10表面形成用作沟道材料的石墨烯薄膜，从而形成覆盖牺牲Fin的石墨烯Fin薄膜11。由于金属衬底表面的牺牲Fin具有FinFET晶体管Fin的立体形态，因而覆盖在牺牲Fin上的石墨烯Fin薄膜也同样复制了该Fin的立体形态。
在形成石墨烯Fin薄膜11后，可通过离子注入工艺对石墨烯Fin薄膜的能带进行调整，例如可利用F等离子注入工艺对其能带进行调整，从而在石墨烯Fin薄膜上形成位于中间的沟道和位于沟道两端的源极、漏极。
接着，在上述结构表面沉积一层栅介质材料，例如可以采用氧化层材料或高k介质材料等，并图形化，形成覆盖石墨烯Fin薄膜的栅介质层12，以及在其他位置用于隔离的介质层。
接着，在上述栅介质层12表面沉积一层栅电极材料，例如可以采用多晶硅或金属材料等，并图形化，形成横跨石墨烯Fin薄膜沟道的栅电极13。
接下来，可在上述结构表面沉积一高于栅电极的第一介质材料，将栅电极等凸出于器件表面的结构完全覆盖起来；然后进行平坦化，形成具有平坦表面的第一介质层18。上述晶体管结构可通过第一介质层获得支撑及固定。第一介质层还将用作键合时的粘合层，因此可采用氮氧化硅、氧化硅、氮化硅或碳化钙中的一种或其几种组合形成的复合结构。
请参阅图3。接下来，将第一介质层18的平坦化表面与一半导体衬底19键合。半导体衬底可采用例如硅衬底等常规芯片衬底，并可在衬底中预先形成晶体管的存储、读出等控制电路。可在半导体衬底表面和第一介质层表面分别制作相对应的金属压焊点，将半导体衬底与第一介质层表面对准，并使半导体衬底表面的金属压焊点与第一介质层表面的金属压焊点对准，然后进行键合，将第一介质层表面与半导体衬底粘合堆叠在一起，并形成电性连接。
请参阅图4。之后，可采用常规薄膜移除技术，使金属衬底10与石墨烯Fin薄膜11相分离，将上述结构中具有牺牲Fin101的金属衬底10去除，在第一介质层18表面就形成了具有沟槽16结构的沟槽形的石墨烯Fin薄膜11。从而在第一介质层上形成具有沟槽式Fin的FinFET晶体管结构。
由于现有的石墨烯薄膜转移工艺无法在形成将石墨烯薄膜后，再将其转移到带有图形的衬底上面。因此，本发明采用在金属衬底表面预先形成牺牲Fin的方法，利用牺牲Fin的柱状突起图形，来在其表面形成具有相同形态的沟槽形石墨烯Fin薄膜。而由于在形成石墨烯Fin薄膜之后，需要移除金属衬底，因而在金属衬底表面制作的柱状突起图形就成为牺牲Fin而一同被移除。移除金属衬底后，牺牲Fin的图形仍被保留在石墨烯Fin薄膜上，从而实现将石墨烯Fin薄膜转移到带有图形的另一衬底上面。
请参阅图1。接下来，可对石墨烯Fin薄膜11及其栅介质层12、栅电极13进行图形化，并形成各个独立的晶体管结构；然后，在具有器件(即形成有石墨烯Fin薄膜)的一面沉积一第二介质材料，例如可沉积一氧化硅材料，将石墨烯Fin薄膜11的沟槽16填满，并高于器件表面；接着进行平坦化，在器件表面形成第二介质层14。上述晶体管结构可通过第二介质层获得保护及隔离。
请参阅图1。最后，在第二介质层14表面通过图形化形成若干个开口，在对应的开口中分别形成栅电极导电引出15、源极和漏极导电引出17。其中，可在形成栅电极时，使栅电极向一侧部分延伸出来形成延伸部131，以便在对应该栅电极延伸部131的第二介质层的开口位置形成栅电极导电引出15；同样地，可在对石墨烯Fin薄膜11进行图形化时，保留石墨烯Fin薄膜向Fin侧部延伸出来的一部分，形成一个延伸部111，以便在对应石墨烯Fin薄膜11的延伸部111的第二介质层的开口位置形成源极、漏极导电引出17。各导电引出可采用金属制作。
上述例举的是一种具有沟槽式Fin的FinFET晶体管的制造方法。也可以采用相反的方式，在金属材料衬底上预先形成沟槽，然后沿沟槽表面和金属衬底表面生长石墨烯薄膜；之后，经过与上述同样的工艺后，就可以形成与沟槽式Fin反型的具有传统柱状Fin的FinFET晶体管结构。
综上所述，本发明通过利用金属衬底形成石墨烯Fin薄膜，然后分别沉积栅介质、栅电极等层次，再通过沉积和平坦化键合介质(第一介质)来键合另外一衬底，接着去除金属衬底，实现将石墨烯Fin薄膜转移到带有图形的衬底上面应用于鳍式场效应晶体管中作为沟道材料，从而提高了晶体管的电学性能。
以上所述的仅为本发明的优选实施例，所述实施例并非用以限制本发明的专利保护范围，因此凡是运用本发明的说明书及附图内容所作的等同结构变化，同理均应包含在本发明的保护范围内。

Claims (10)

1.一种石墨烯FinFET晶体管，其特征在于，包括：
石墨烯Fin薄膜，其形成条状的沟槽形沟道，其两端用于形成源极、漏极；
在石墨烯Fin薄膜外侧、沿其沟槽侧壁及底部沉积形成的栅介质层；
在栅介质层外侧、沿其侧壁及底部沉积形成的横跨石墨烯Fin薄膜沟道的栅电极。
2.根据权利要求1所述的石墨烯FinFET晶体管，其特征在于，所述石墨烯Fin薄膜及其外侧的栅介质层、栅电极一起嵌设于第一介质层的表面。
3.根据权利要求2所述的石墨烯FinFET晶体管，其特征在于，所述第一介质层表面覆盖有第二介质层，所述第二介质层将石墨烯Fin薄膜的沟槽填满。
4.根据权利要求3所述的石墨烯FinFET晶体管，其特征在于，所述第二介质层表面设有栅电极导电引出、源极导电引出及漏极导电引出。
5.根据权利要求2或3所述的石墨烯FinFET晶体管，其特征在于，所述第一介质层的下表面与一半导体衬底连接。
6.一种石墨烯FinFET晶体管的制造方法，其特征在于，包括以下步骤：
提供一金属衬底，所述金属衬底表面具有突起的牺牲Fin；
在金属衬底表面形成用作沟道材料的石墨烯薄膜，并形成覆盖牺牲Fin的石墨烯Fin薄膜；
分别沉积栅介质材料、栅电极材料，并形成覆盖石墨烯Fin薄膜的栅介质层，以及横跨石墨烯Fin薄膜沟道的栅电极；
沉积一高于栅电极的第一介质材料，并平坦化，形成第一介质层；
将第一介质层的平坦化表面与一半导体衬底键合；
去除具有牺牲Fin的金属衬底，在第一介质层上形成沟槽形的石墨烯Fin薄膜。
7.根据权利要求6所述的石墨烯FinFET晶体管的制造方法，其特征在于，还包括：在具有器件的一面沉积一第二介质材料，将石墨烯Fin薄膜的沟槽填满，并平坦化，形成第二介质层。
8.根据权利要求7所述的石墨烯FinFET晶体管的制造方法，其特征在于，还包括：在第二介质层表面通过图形化分别形成栅电极导电引出、源极导电引出及漏极导电引出。
9.根据权利要求6所述的石墨烯FinFET晶体管的制造方法，其特征在于，通过离子注入工艺对石墨烯Fin薄膜的能带进行调整，以形成沟道和源极、漏极。
10.根据权利要求9所述的石墨烯FinFET晶体管的制造方法，其特征在于，所述注入离子为F离子。
CN201710487149.0A 2017-06-23 2017-06-23 一种石墨烯FinFET晶体管及其制造方法 Active CN107256887B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710487149.0A CN107256887B (zh) 2017-06-23 2017-06-23 一种石墨烯FinFET晶体管及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710487149.0A CN107256887B (zh) 2017-06-23 2017-06-23 一种石墨烯FinFET晶体管及其制造方法

Publications (2)

Publication Number Publication Date
CN107256887A CN107256887A (zh) 2017-10-17
CN107256887B true CN107256887B (zh) 2020-03-20

Family

ID=60024295

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710487149.0A Active CN107256887B (zh) 2017-06-23 2017-06-23 一种石墨烯FinFET晶体管及其制造方法

Country Status (1)

Country Link
CN (1) CN107256887B (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8633055B2 (en) * 2011-12-13 2014-01-21 International Business Machines Corporation Graphene field effect transistor
CN103928295B (zh) * 2013-01-16 2016-12-28 中国科学院上海微系统与信息技术研究所 一种将石墨烯转移到柔性衬底的方法
US9318323B2 (en) * 2013-10-18 2016-04-19 Globalfoundries Inc. Semiconductor devices with graphene nanoribbons
CN103943511A (zh) * 2014-04-18 2014-07-23 江苏大学 低功耗薄背栅石墨烯场效应晶体管的制备方法
CN104319290B (zh) * 2014-10-29 2019-06-21 上海集成电路研发中心有限公司 三栅石墨烯鳍式场效应晶体管及其制造方法

Also Published As

Publication number Publication date
CN107256887A (zh) 2017-10-17

Similar Documents

Publication Publication Date Title
US9437504B2 (en) Method for the formation of fin structures for FinFET devices
US9318342B2 (en) Methods of removing fins for finfet semiconductor devices
CN100459161C (zh) 多栅晶体管及其制造方法
US7297600B2 (en) Methods of forming fin field effect transistors using oxidation barrier layers
KR100587672B1 (ko) 다마신 공법을 이용한 핀 트랜지스터 형성방법
US7972914B2 (en) Semiconductor device with FinFET and method of fabricating the same
US7265005B2 (en) Structure and method for dual-gate FET with SOI substrate
US7285456B2 (en) Method of fabricating a fin field effect transistor having a plurality of protruding channels
CN101903992B (zh) 用于平面独立栅或环栅晶体管的改进的制造方法
US9214529B2 (en) Fin Fet device with independent control gate
TWI524433B (zh) 積體電路及製造具有包覆非平面電晶體結構之積體電路的方法
KR20080099485A (ko) 반도체 소자의 트랜지스터 및 그 제조 방법
WO2019128076A1 (zh) 半导体器件及其制造方法及包括该器件的电子设备
EP2897172B1 (en) Tunnel field-effect transistor
KR100618827B1 (ko) ＦｉｎＦＥＴ을 포함하는 반도체 소자 및 그 제조방법
US8928091B2 (en) Field-effect-transistor with self-aligned diffusion contact
KR20220163469A (ko) 반도체 장치 및 그 제조 방법 및 이를 포함하는 전자기기
TW201739052A (zh) 隧穿場效應電晶體及其製造方法
CN104425279B (zh) 鳍式场效应晶体管及其形成方法、半导体器件
JP2008042209A (ja) トランジスタ及びその製造方法
CN107256887B (zh) 一种石墨烯FinFET晶体管及其制造方法
CN106409748B (zh) 半导体元件及其制作方法
JP7342321B2 (ja) デジタル用途及び無線周波数用途のための半導体構造
CN111029407B (zh) 场效应晶体管及其制造方法
TWI721056B (zh) 半導體元件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant