CN104781885B - 用于对行敲击事件进行响应的方法、装置和系统 - Google Patents

用于对行敲击事件进行响应的方法、装置和系统 Download PDF

Info

Publication number
CN104781885B
CN104781885B CN201380060811.4A CN201380060811A CN104781885B CN 104781885 B CN104781885 B CN 104781885B CN 201380060811 A CN201380060811 A CN 201380060811A CN 104781885 B CN104781885 B CN 104781885B
Authority
CN
China
Prior art keywords
memory
row
memory devices
mode
memory bank
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201380060811.4A
Other languages
English (en)
Other versions
CN104781885A (zh
Inventor
J.B.哈尔伯特
K.S.贝恩斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Priority to CN201810783870.9A priority Critical patent/CN109147840B/zh
Publication of CN104781885A publication Critical patent/CN104781885A/zh
Application granted granted Critical
Publication of CN104781885B publication Critical patent/CN104781885B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40618—Refresh operations over multiple banks or interleaving
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40603—Arbitration, priority and concurrent access to memory cells for read/write or refresh operations
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G06F12/0646—Configuration or reconfiguration
    • G06F12/0684—Configuration or reconfiguration with feedback, e.g. presence or absence of unit detected by addressing, overflow detection
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0616—Improving the reliability of storage systems in relation to life time, e.g. increasing Mean Time Between Failures [MTBF]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40611—External triggering or timing of internal or partially internal refresh operations, e.g. auto-refresh or CAS-before-RAS triggered refresh
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1072—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers for memories with random access ports synchronised on clock signal pulse trains, e.g. synchronous memories, self timed memories
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G06F12/0646—Configuration or reconfiguration

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Dram (AREA)

Abstract

技术和机制用于促进为存储器中的行的定向刷新作准备的存储器设备的操作模式。在实施例中，存储器设备在操作在该模式中的同时执行一个或多个操作以为来自存储器控制器的将来的命令作准备，所述命令至少部分地实施存储器设备的第一存储体中的行的定向刷新。在这样的命令之前，存储器设备服务于来自存储器控制器的另一个命令。在另一个实施例中，服务于另一个命令包括存储器设备在存储器设备在该模式中操作的同时和在完成预期的将来的定向行刷新之前访问存储器设备的第二存储体。

Description

用于对行敲击事件进行响应的方法、装置和系统
背景技术
1. 技术领域
本发明的实施例总体上涉及存储器管理，并且更具体地涉及存储器刷新操作的控制。
2. 背景技术
随着计算技术的进步，计算设备更小，并且具有更强的处理能力。另外地，它们包括越来越多的储存器和存储器来满足在设备上执行的编程和计算的需要。通过提供高密度设备来实现与增加的储存容量一起的设备的缩小的尺寸，其中存储器设备内的原子储存单元具有越来越小的几何尺寸。
随着连续代的越来越紧凑的存储器设备，间发故障已经变得更频繁。例如，一些现有的基于DDR3的系统在繁重工作负荷的情况下经历间发故障。研究员已经跟踪了在存储器单元的刷新窗口内对存储器的单个行的重复访问的故障。例如，对于32 nm工艺，如果在64毫秒刷新窗口中对行进行550K次或更多的访问，则与被访问的行在物理上相邻的字线（wordline）具有经历数据损坏（corruption）的非常高的概率。对单个行的行敲击（hammering）或重复访问能够引起跨传输门（passgate）的迁移。由对单行的重复访问所引起的泄漏和寄生电流引起未被访问的物理上相邻的行中的数据损坏。已经由经常地看到这一点的DRAM行业将该故障问题标记为“行敲击”或者“行干扰”问题。
最近，已经引入定向（targeted）行刷新技术来减轻行敲击的效应。促进定向行刷新的各种操作趋向于使存储器子系统中的其它过程的定时复杂化。随着存储器技术继续扩张，人们预期到，对定向行刷新技术的依赖有所增加。该增加的信赖提出保护DRAM和其他类型的存储器系统的性能的挑战。
附图说明
在附图的图中通过示例的方式而非通过限制的方式图示本发明的各个实施例，并且在附图中：
图1是图示出根据实施例的用于执行定向刷新的系统的元件的框图。
图2是图示出根据实施例的用于对行敲击事件进行响应的系统的元件的框图。
图3是图示出根据实施例的用于控制存储器设备的方法的元素的流程图。
图4是图示出根据实施例的用于对行敲击事件进行响应的存储器设备的元件的框图。
图5是图示出根据实施例的用于操作存储器设备的方法的元素的流程图。
图6是根据实施例的图示出存储器控制器和存储器设备之间的交换的时序图。
图7是图示出根据实施例的用于执行定向存储器刷新的计算系统的元件的框图。
图8是图示出根据实施例的用于执行定向存储器刷新的移动设备的元件的框图。
具体实施方式
在本文讨论的实施例不同地提供促进特定于存储器设备中的存储器的行的定向刷新的技术和/或机制。将被刷新的行例如可以处于是在相邻的目标行的行敲击的受害（victim）的危险之中。在实施例中，动态随机存取存储器（DRAM）或其它存储器设备检测到指示——例如从耦合到其的存储器控制器接收到的指示——特定目标行经受行敲击。
响应于这样的指示，存储器设备可以在一模式中操作，该模式促进对于预期的将来的（但是，在实施例中，还没有接收到的）执行用于实施定向行刷新的一个或多个操作的命令进行准备。在操作在该模式中时，存储器设备可以保持跟踪包括目标行和与目标行物理上相邻的一个或多个受害行的特定存储体（bank）。在处于该模式中时，但是在对于定向行刷新的准备已经开始之后，存储器设备可以支持对存储器设备的另一个或多个存储体（其不包括目标行和（一个或多个）受害行）的访问——例如，读取访问、写入访问，等等。在实施例中，存储器设备在指示已经执行了与所检测的敲击事件相关联的所有预期的定向行刷新之后自动地退出该模式。
图1图示出根据实施例的用于实施定向行刷新的系统100的元件。系统100可以包括耦合到存储器控制器120的存储器设备110。存储器设备110可以包括具有存储器单元的相邻行的任何各种类型的存储器技术，其中数据是经由字线可访问的或是等同的。在一个实施例中，存储器设备110包括动态随机存取存储器（DRAM）技术。存储器设备110可以是系统100的较大的存储器设备（未示出）内的集成电路封装。例如，存储器设备110可以是诸如双列直插式存储器模块（DIMM）之类的存储器模块的DRAM设备。
存储器设备110可以包括表示存储器的一个或多个逻辑和/或物理群组的存储器资源140。存储器的一个这样的分组的示例是存储器资源140的存储体150。存储体150可以包括以行和列布置的储存元件的阵列。通过说明而非限制的方式，存储体150可以包括行112和与行112物理上相邻的行114、116中的一个或两者。不要求给定存储体的行和列的数量是相等的，并且事实上，它们通常是不等的。
在实施例中，存储器资源140包括多个存储体，其包括存储体150。这样的多个存储体中的一些或全部例如可以被布置在存储器设备110的单个集成电路芯片（未示出）上。在实施例中，多个存储体由例如3D堆栈存储器设备的集成电路封装中的存储体组成，其中，存储体不同地存在于IC芯片堆栈的不同的芯片上。
存储器设备110可以包括访问逻辑170以至少部分地促进对存储器资源140的访问，例如在提供这样的访问以服务于来自存储器控制器120的一个或多个命令的情况下。例如在访问逻辑170的功能利用在本文讨论的附加的功能来补充这样的常规技术的情况下，访问逻辑170可以包括或者结合根据常规技术来提供资源访问的存储器设备110的逻辑来进行操作。通过说明而非限制的方式，访问逻辑170可以包括或耦合到用于将访问指令解码到存储体150内的适当的存储器位置的列逻辑142和行逻辑144。列逻辑142和/或行逻辑144可以进一步提供用于访问存储器资源140的一个或多个其它存储体的功能。
存储器控制器120可以通过命令总线（例如，命令／地址（C/A）总线）来向存储器设备110发送命令或指令，该命令或指令然后由存储器设备110来解释。存储器设备110可以对命令信息进行解码以在存储器内执行各种访问功能，并且经由列逻辑142和行逻辑144来对地址信息进行解码。该逻辑可以利用列地址选通（strobe）或信号（CAS）和行地址选通或信号（RAS）的组合来访问存储器中的特定位置。可以根据已知的存储器架构或它们的派生物来实施存储器的行。简要地，存储器的行可以包括由通过列逻辑142生成的CAS所识别的存储器单元的一个或多个可寻址的列。行可以均是经由通过行逻辑144所生成的RAS不同地可寻址的。
存储器资源140可以包括在存储器设备的一些操作期间是时间窗口内的重复访问的目标的一个或多个行。这样的行可能经受行敲击状况。在许多现代的存储器设备中，半导体布局的架构使一个或多个物理上相邻的行处于变为损坏的危险之中。处于由于行敲击状况而变为损坏的危险之中的一个或多个行在本文被称为受害行。在系统100的操作期间的给定时间，存储器资源140可以包括存储体150的目标行112，其是经受敲击或在给定时间段内被重复地访问的存储器的行。目标行112是行敲击事件的目标。用存储体150的受害行114和受害行116来图示出处于由于目标行112的行敲击而变为损坏的危险之中的一个或多个行。取决于存储器设备110的物理布局，受害行114、116中的任何一个或两者可能处于危险之中。
应当理解的是，不同的存储器设备制造商使用不同的逻辑和架构来利用设备的存储器资源。例如，不同的存储器设备制造商可以使用不同的偏移来在主处理器中所使用的逻辑存储器地址和在存储器设备110内所使用的物理存储器地址之间进行映射。在一个实施例中，存储器控制器120利用与由系统100的主处理器（未示出）使用的相同的逻辑存储器地址。因此，在一个实施例中，存储器控制器120可以向存储器设备110提供指示特定行的行地址。存储器控制器120可以结合其向存储器设备110发出的命令和/或作为该命令的一部分来指示行地址。
然而，在某些应用中，存储器控制器120可能不具有对目标行112的物理地址和/或例如描述目标行112和物理上相邻的受害行114、116中的一个或每一个之间的地址偏移的信息的访问。此外，在没有指定受害行114或受害行116的地址的存储器控制器120的情况下，存储器设备110可能不包括识别出该受害行114或受害行116是定向刷新的目标以寻址目标行112的敲击的逻辑。
在实施例中，存储器控制器120响应于检测到行敲击事件而生成用于使存储器设备110执行各个行中的每一个的一个或多个定向刷新的一个或多个命令122。在一个实施例中，一个或多个命令122包括用于刷新存储器资源140的特定行的命令或命令的序列。例如，在一个实施例中，这样的序列可以包括指定潜在的受害行的激活的激活命令，其后面是针对该相同的潜在的受害行的预充电（precharge）命令。根据不同的实施例，明确地指定这样的潜在的受害行的任何各种附加的或替换的命令可以被包括在一个或多个命令122中。
检测器130表示使得系统100能够检测行敲击事件的硬件和/或软件或者其它逻辑。用于检测行敲击状况的一个或多个机制可以不对某些实施例进行限制。在实施例中，检测器130确定目标行112何时经历阈值内的重复访问。检测器130可以包括在存储器设备110、存储器控制器120处，和/或在存储器设备110和存储器控制器120中的任何一个或两者的外部的硬件和/或逻辑。
检测器130的机制例如可以包括确定行被访问的次数以及确定其中发生访问的时间段的某方式。行敲击事件可以不简单地是关于行被访问多少次，而是在给定时间段中被访问多少次。一旦行被刷新，可以克服可能引起数据损坏的状况。因此，在实施例中，用于监视的时间段应当至少部分地基于刷新速率。为了克服将以其他方式引起数据损坏的状况而进行的一个或多个命令122的交换可以发生在可以在刷新周期上周期性地出现的正常地调度的刷新事件之间。
存储器设备110可以进一步包括行敲击（RH）响应逻辑160来执行促进定向刷新的执行的一个或多个操作。响应于检测器130检测到行敲击事件的指示，存储器设备110可以被配置为用于操作在使存储器设备110为服务于一个或多个命令122中的一些或所有作准备的模式中。例如，基于在这样的模式中操作的存储器设备110的配置，RH响应逻辑160可以相应受害行中的每一个地（例如受害行114、116中的相应一个）执行促进一个或多个定向刷新的稍后执行的一个或多个操作。在实施例中，在存储器设备110接收一个或多个命令122中的一些或者任一个之前，由RH响应逻辑160来执行一个或多个操作。
由RH响应逻辑160执行的一个或多个操作例如可以包括例如在访问逻辑170中激活电路以防止可能干扰、延迟或以其它方式影响实施定向行刷新的操作的对存储器资源140的一个或多个类型的访问。通过说明而非限制的方式，RH响应逻辑160可以用信号通知将至少临时地阻止对存储体150的读取访问和/或写入访问。
替换地或另外地，由RH响应逻辑160执行的一个或多个命令可以包括确定与被敲击的目标行相关联的一个或多个受害行的地址信息。确定这样的地址信息可以包括执行搜索或者计算来生成识别与用于所检测的行敲击事件的受害行相对应的地址、地址偏移、地址映射等等的结果。这样的结果可以在存储器设备110接收触发这样的使用以促进定向行刷新的特定命令之前可供使用。
尽管存储器设备110被配置用于在这样的模式中操作——例如在为存储体150中的行的定向刷新作准备期间或者在其之后，但是在存储器控制器120随后触发定向刷新之前——但是存储器设备110可以支持对存储器资源140的除存储体150之外的一个或多个存储体（未示出）的访问。例如，访问逻辑170可以被配置为选择性地阻塞对存储体150的读取访问和/或写入访问，但是允许对存储器资源140的另一个或多个存储体的这样的读取访问和/或写入访问。
图2图示出用于执行为定向行刷新作准备的操作的根据实施例的系统200的元件。系统200可以包括经由存储器控制器220耦合到主处理器240的存储器设备，并且能够是根据图1的系统100的系统的一个示例。通过说明而非限制的方式，系统200包括耦合到存储器控制器220的存储器设备DRAM 210。存储器控制器220可以进而耦合到主处理器240。
主处理器240可以是任何类型的处理单元、处理器或者微控制器。主处理器240可以执行系统200中的操作的主要的执行。在实施例中，由主处理器240执行的一些或者所有操作起源于存储在DRAM 210中的指令和/或数据。DRAM 210可以是根据在本文描述的各个实施例中的任一个的存储器设备。DRAM 210可以包括存储器资源214，例如，包括存储器资源140的一些或所有特征。在一个实施例中，DRAM 210是易失性存储器或存储器设备（如果电力对设备中断，其内容是非确定性的)。因此，易失性存储器要求规律的电源以允许其刷新存储器单元来保持数据免于变为丢失或者损坏。
DRAM 210可以包括与存储器控制器220的对应的硬件连接器（未示出）对接的硬件连接器（未示出）。来自主处理器240的存储器访问典型地通过存储器控制器220。在一个实施例中，存储器控制器220是主处理器240的一部分。在替换实施例中，存储器控制器是支持“芯片组”或者硬件逻辑（其提供用于功率的基础设施和用于主处理器240是其一部分的硬件平台的接口逻辑）的一部分。
某些实施例被完全地实施在包括存储器控制器220的一些或所有特征的存储器控制器内。如上所提及的，检测器可以使得存储器控制器220能够识别行敲击状况以能够利用用于实施定向刷新的一个或多个命令来对该行敲击状况进行响应。检测逻辑230被图示为存储器控制器220的一部分，并且表示检测系统200中的行敲击所需要的一些或所有逻辑。存储器控制器220可以进一步包括命令逻辑235，其表示用于存储器控制器220执行其管理对DRAM 210的存储器访问的功能的硬件、软件或其它逻辑。
DRAM 210可以包括逻辑（未示出），诸如RH响应逻辑160，以执行为定向行刷新的预期的将来的实施作准备的一个或多个操作。响应于检测逻辑230检测到行敲击事件的指示，命令逻辑235可以发送一个或多个命令来配置DRAM 210的特定操作模式。响应于被如此配置，DRAM 210可以至少部分地为定向刷新的执行作准备——例如，其中在命令逻辑235随后触发DRAM 210来执行定向刷新之前执行这样的准备。
在DRAM 210被配置用于在该模式中操作的同时，命令逻辑235可以向DRAM 210发送访问存储器资源214的特定存储体的命令。DRAM 210可以在为定向行刷新作准备的一个或多个操作之后、但是在存储器控制器触发DRAM 210执行定向行刷新之前，服务于请求。在实施例中，服务于请求包括执行访问——例如包括对除将被定向行刷新所访问的存储体以外的存储体的读取访问和/或写入访问。
在根据一个实施例的说明性的情形中，存储器资源214包括多个存储体250a,...，250n，其中存储体250a包括行252和与行252物理上相邻的至少一个其它行（由行254、256所图示出）。在系统的操作期间的某时间点，检测逻辑230可以接收行252是行敲击的目标的指示，所述行敲击对受害行254、256中的任何一个或两者的数据完整性形成威胁。响应于检测逻辑230检测到目标行252的敲击，命令逻辑235可以发送命令（例如模式寄存器设置（MRS）命令）以将DRAM 210设为用于促进受害行254、256中任一个的将来的定向刷新的模式。
响应于被设为这样的模式，DRAM 210可以至少部分地为预期的将来的定向行刷新作准备——例如其中在存储器控制器220随后向DRAM 210发送寻址到受害行或以其它方式以受害行为目标的命令之前完成这样的准备。在DRAM 210被设置在该模式与触发DRAM 210执行定向刷新之间的时间中，存储器控制器可以发送访问存储器资源214的另一个存储体（诸如存储体250n）的一个或多个命令。DRAM 210可以在存储器控制器220触发受害行254的（或受害行256的）定向刷新之前服务于该命令。
图3图示出根据实施例的用于控制存储器设备的方法300的元素。例如，可以通过包括存储器控制器220的一些或所有特征的存储器控制器来执行方法300。在实施例中，执行方法300来对包括第一存储体和第二存储体的存储器设备（诸如存储器设备110）进行控制，第一存储体包括第一行和与第一行物理上相邻的第二行。在实施例中，存储器设备的集成电路芯片包括第一存储体和第二存储体两者。
方法300可以包括，在310，接收以下指示：对存储器设备的第一行的重复访问超过阈值。所述指示可以包括行敲击事件的任何各种标记，包括但不限于，来自主机的命令、来自存储器设备的控制信号、在存储器控制器的检测逻辑和命令逻辑之间交换的信号等等。通过说明而非限制的方式，存储器控制器的检测逻辑维护或以其它方式保持跟踪访问第一行的计数和/或这样的访问发生的时间量。在给定时间（例如，在多个调度间隔之一）检测逻辑可以将访问的当前计数与阈值数量相比较。基于比较，存储器控制器的检测逻辑可以识别阈值已经被超过。替换地，存储器设备可以包括该检测逻辑或其它这样的检测逻辑，其中存储器设备向存储器控制器传达对第一行的访问的阈值数量已经被超过。不关于通过其可能生成在310接收的指示的特定机制来对某些实施例进行限制。
在实施例中，方法300包括，在320，响应于在310接收的指示来将存储器设备配置用于在第一模式中操作。基于第一模式，存储器设备可以执行为第二行的定向刷新作准备的一个或多个操作。通过说明而非限制的方式，存储器控制器的命令逻辑可以发送向存储器设备的一个或多个模式寄存器写入配置信息的MRS命令。
这样的配置信息可以包括启用操作模式的一个或多个比特值。在实施例中，在320进行的配置包括向模式寄存器写入所指示的行敲击的目标的存储体（例如第一存储体）的标识符。为了简便起见，术语“参考存储体”在本文用于指示正经受行敲击的特定实例的存储体。例如可以在MRS命令、在这样的MRS命令之后的下一命令中，或在存储器设备被配置为将其识别为与在320设置的模式的实例相关联的某个其他信令中，来向存储器设备提供参考存储体的标识符。
方法300还可以包括，在330，发送第一命令，其中，存储器设备在所述一个或多个操作的执行之后访问第二存储体来服务于第一命令。也在存储器设备被配置用于在第一模式中操作的同时访问第二存储体以服务于第一命令。在实施例中，第一命令用于例如包括读取访问和/或写入访问的访问的类型，在第一命令被服务时，存储器设备为第二存储体而不是为第一存储体提供所述访问。对第一存储体的访问的此类选择性的限制可以基于在320配置的存储器设备的模式。
在实施例中，方法300还包括，在340，在第一命令被发送之后，向存储器设备发送第二命令，其中，存储器设备响应于第二命令来执行第二行的定向刷新。第二命令例如可以包括指定第二行的激活的激活命令和用于第二行的预充电命令之一。
图4图示出根据实施例的用于执行定向行刷新的方法400的元件。存储器设备400例如可以包括存储器设备110的一些或所有特征。
存储器设备400可以包括存储器资源460，该存储器资源460包括多个存储体470a,...，470n。存储器资源460的两个或更多存储体（例如包括存储体470a、470n）可以均被包括在存储器设备400的单个集成电路芯片中。在实施例中，存储体470a包括行472和由说明性的行474、476（其均与目标行472物理上相邻）所表示的一个或多个其它行。在根据一个实施例的说明性的情形中，存储器资源460的某行（例如行472）可以经受行敲击，其对一个或多个相邻的行的数据完整性形成风险。在这样的情形中，行472可以被视为目标行，并且相邻的行474、476中的一个或每一个可以被视为受害行。
存储器设备400还可以包括检测逻辑410，其响应于行敲击事件的检测来将存储器设备配置用于在第一模式中操作。通过说明而非限制的方式，检测逻辑410可以接收对目标行472的重复访问超过阈值的指示。指示例如可以包括存储器设备400从存储器控制器（未示出）接收的MRS命令。配置存储器设备400例如可以包括检测逻辑410向模式寄存器420写入指定第一模式的启用的配置信息。替换地或另外地，检测逻辑410可以向模式寄存器420存储将存储体470a识别为用于一个或多个预期的将来的定向行刷新的参考存储体的信息。存储器设备400还可以包括响应逻辑430（例如包括RH响应逻辑160的一些或所有特征）以基于第一模式进行操作。在实施例中，这样的操作包括响应逻辑430响应于目标行472的所指示的敲击来执行有助于为受害行474的定向刷新和/或受害行476的定向刷新作准备的一个或多个操作。
通过说明而非限制的方式，响应逻辑430可以执行从一个或多个类型的访问锁定存储体470a（其可能以其他方式阻止或不服务于执行定向行刷新）的操作。替换地或另外地，响应逻辑430可以例如基于所识别的目标行472的地址来搜索、计算和/或以其他方式识别受害行的地址信息。在实施例中，存储器设备400包括用于在识别这样的地址信息中使用的地址映射400或以其它方式具有对其的访问。例如，响应逻辑430可以在地址映射440中执行参考信息的查找以识别物理上相邻的行之间的逻辑寻址中的偏移、对存储器中的冗余行的逻辑地址的指派，和/或用于确定受害行474的物理地址和/或受害行476的物理地址的任何其他此类信息。
存储器设备400还可以包括在一个或多个操作的执行之后服务于第一命令的访问逻辑450，其中存储器设备400从存储器控制器接收第一命令。第一命令例如可以包括写入命令、读取命令，或访问存储体470n的一个或多个行的其它此类命令。服务于第一命令可以包括访问逻辑450在存储器设备400被配置用于在第一模式中操作的同时访问存储体470n。在实施例中，访问逻辑450响应于存储器设备在第一命令之后从存储器控制器接收的第二命令来进一步地执行存储体470a的受害行（例如一个或受害行474、476）的定向刷新。
图5图示出根据实施例的用于操作存储器设备的方法500的元素。例如可以通过包括存储器设备110的一些或所有特征的存储器设备来执行方法500。
在实施例中，方法500包括，在510，将存储器设备配置用于在第一模式中操作。存储器设备可以包括第一存储体和第二存储体，其中第一存储体包括第一行和与第一行物理上相邻的第二行。在实施例中，存储器设备的集成电路芯片包括第一存储体和第二存储体。在510进行的配置可以对于对第一存储体的某行（例如第一行）的重复访问超过阈值的指示进行响应。
基于所配置的第一模式，方法500还可以包括，在520，执行为第二行的定向刷新作准备的一个或多个操作，该一个或多个操作是响应于所述指示的。一个或多个操作例如可以包括激活限制除用于定向刷新的访问之外的对第一存储体的访问的逻辑。替换地或另外地，一个或多个操作可以包括确定对应于第二行的地址信息。通过说明而非限制的方式，确定这样的地址信息可以包括访问地址映射信息以确定地址偏移、冗余行地址等等。地址映射信息例如可以指定存储器设备的物理上相邻的行之间的偏移。
在520的所述一个或多个操作的执行之后，方法500还可以包括，在530，服务于来自存储器控制器的第一命令，包括在存储器设备被配置用于在第一模式中操作的同时访问第二存储体。在实施例中，方法500还包括，在540，执行第二行的定向刷新。可以响应于在第一命令之后由存储器设备从存储器控制器接收的第二命令来执行在540的定向行刷新。在实施例中，方法500还包括存储器设备维护在该模式被设置之后对第一存储体的访问的计数。例如，诸如响应逻辑430的电路之类的电路可以维护这样的计数来保持跟踪是否已经完成了与第一行的敲击相关联的所有预期的定向行刷新。响应于计数达到阈值（其指示所有受害行已经被刷新），存储器设备可以自动地将其本身重新配置成停止根据该模式的操作。
图6是图示出根据实施例的从存储器控制器到存储器设备的命令的交换的时序图600。时序图600例如可以表示从存储器控制器120到存储器设备110的交换。
在时序图600中，PRE All（全部）610表示在启用为将来的定向行刷新作准备的模式之前对存储器设备的所有存储体预充电的命令。MRS TRR启用620表示将存储器设备设为这样的模式的模式寄存器设置命令。通过说明而非限制的方式，MRS TRR启用620可以在存储器设备的模式寄存器MR2中设置用于指定该模式的激活状态的比特A11。MR2（或其它这样的模式寄存器）中的信息的布置可以在例如在一个或多个方面与DDR3、DDR4可兼容的同步DRAM（SDRAM）标准或者电子器件工程联合委员会（JED EC）的其它此类标准中有所阐述。MRSTRR启用620还可以将信息写入到例如MR2的比特A8和A2:A0，来将特定存储体指定为用于模式的当前实例的参考存储体。在替换的实施例中，通过与紧接着MRS TRR启用620之后的另一个命令（例如，激活命令）相关联的地址来向存储器设备识别参考存储体。
在时序图600的说明性的交换中，通过Act B0 TR（n）630来表示这样的后续命令，其激活参考存储体B0中的目标行n。在实施例中，存储器设备响应于Act B0 TR（n）630而检测到存储体B0是参考存储体，以及B0的行n是被敲击的行。例如，可以在处理任何模式寄存器设置命令所需要的延迟tMOD之后提供Act B0 TR（n）630。
在实施例中，MRS TRR启用620与Act B0 TR（n）630结合来使存储器设备执行为与参考存储体B0的行n物理上相邻的受害行的预期的将来的定向行刷新作准备的一个或多个操作。为了允许一个或多个操作的执行，可能在存储器设备接收Act B0 TR（n）630和存储器设备接收某下一存储器访问命令之间要求某延迟。这样的延迟例如可以至少等于（1.5）（tRAS），其中tRAS是行有效时间参数。在实施例中，tRAS是50纳秒（ns）至70 ns的数量级。
存储器设备可以允许至少在从存储器设备接收MRS TRR启用620到存储器设备准备好在所配置的模式中操作的时间段P1期间访问多个存储体中的任一个。然而，在为了在该模式中操作的准备之后的时间段P2期间，在实施例中，存储器设备可以从不促进定向行刷新的一个或多个类型的访问中限制对参考存储体（在该情况下，存储体B0）的访问。在时序图600的说明性的交换中，通过用于预充电B0的命令PRE B0 640和激活存储体B0并且执行存储体B0中的受害行（n-1）的定向刷新的命令Act B0 TR（n-1）的后续组合650来表示一个这样的定向行刷新。通过用于预充电B0的命令PRE B0 660和激活存储体B0并且执行存储体B0中的受害行（n+1）的定向刷新的命令Act B0 TR（n+1）的后续组合670来表示另一个这样的定向行刷新。
在时段P2期间，存储器设备可以支持每个均访问除B0以外的各个存储体的各种其它命令（未示出）中的任一个，其中在已经完成受害行（n-1）和（n+1）的所有定向行刷新之前提供这样的访问。在实施例中，存储器设备可以对自从该模式的当前实例被设置起对存储体B0的访问的数量进行计数。基于计数，存储器设备的控制逻辑可以检测到最后的受害行已经被刷新并且作为响应，自动地使存储器设备离开该模式——例如通过改写MRS TRR启用620写入模式寄存器的信息。使存储器设备离开该模式可以开始时间段P3（例如在用于预充电B0的另一个命令PRE B0 680之后），在其期间对于存储体B0同样支持读取访问、写入访问和或其它类型的访问。然而，在存储器设备能够服务于来自存储器控制器的命令之前，可以同样要求延迟时段tMOD。
图7是其中可以实施行敲击保护的计算系统的实施例的框图。系统700表示根据在本文描述的任何实施例的计算设备，并且可以是膝上型计算机、台式计算机、服务器、游戏或娱乐控制系统、扫描仪、复印机、打印机或其它电子设备。系统700可以包括处理器720，其提供用于系统700的处理、操作管理和指令执行。处理器720可以包括任何类型的微处理器、中央处理单元（CPU）、处理核或其它处理硬件以提供对于系统700的处理。处理器720控制系统700的总体操作，并且可以是或包括一个或多个可编程通用或专用的微处理器、数字信号处理器（DSP）、可编程控制器、专用集成电路（ASIC）、可编程逻辑设备（PLD）等或这样的设备的组合。
存储器子系统730表示系统700的主存储器，并且提供用于将被处理器720执行的代码或将要在执行例程中使用的数据值的临时储存。存储器子系统730可以包括一个或多个存储器设备，诸如只读存储器（ROM）、闪速存储器，一个或多个各种随机存取存储器（RAM）或其它存储器设备，或这样的设备的组合。除其它外，存储器子系统730尤其存储并且主控操作系统（OS）736以提供用于在系统700中执行指令的软件平台。另外地，其它指令738被存储并且从存储器子系统730被执行，以提供系统700的逻辑和处理。通过处理器720来执行OS736和指令738。
存储器子系统730可以包括存储器设备732，其中其存储数据、指令、程序或其他项。在一个实施例中，存储器子系统包括存储器控制器734，该存储器控制器734是根据在本文描述的任何实施例的存储器控制器，并且其提供行敲击保护机制。在一个实施例中，存储器控制器734向存储器设备732提供均基于所检测的行敲击状况的命令。所述命令可以用于存储器设备732执行针对各个潜在的受害行的定向刷新。
处理器720和存储器子系统730耦合到总线／总线系统710。总线710是表示通过合适的桥接器、适配器和/或控制器所连接的任何一个或更多的单独的物理总线、通信线／接口和/或点到点连接的抽象。因此，总线710例如可以包括系统总线、外部组件互联（PCI）总线、超传输或工业标准架构（ISA）总线、小型计算机系统接口（SCSI）总线、通用串行总线（USB）、或电气和电子工程师学会（IEEE）标准1394总线（通常被称为“火线”）中的一个或多个。总线710的总线还可以对应于网络接口750中的接口。
系统700还可以包括耦合到总线710的一个或多个输入／输出（I/O）接口740、网络接口750、一个或多个内部大容量储存设备760和外围接口770。I/O接口740可以包括用户通过其与系统700进行交互的一个或多个接口组件（例如，视频、音频和/或字母数字对接）。网络接口750为系统700提供通过一个或多个网络与远程设备（例如，服务器、其他计算设备）进行通信的能力。网络接口750可以包括以太网适配器、无线互连组件、USB（通用串行总线），或其它基于有线或无线标准的或专有接口。
储存器760可以是或包括用于以非易失的方式存储大量数据的任何常规介质，诸如一个或多个基于磁性、固态或者光学盘或组合。储存器760在持续状态中保持代码或指令和数据762（即，不管对系统700的功率的中断来对值进行保留）。储存器760可以一般地被考虑为“存储器”，尽管存储器730是向处理器720提供指令的执行或操作存储器。尽管储存器760是非易失的，但存储器730可以包括易失性存储器（即，如果对系统700中断功率，则数据的值或状态是不确定的）。
外围接口770可以包括上文未具体提及的任何硬件接口。外设通常指的是相关地连接到系统700的设备。相关的连接是其中系统700提供在其上操作执行并且用户与其进行交互的软件和/或硬件平台的一个连接。
图8是其中可以实施行敲击保护的移动设备的实施例的框图。设备800表示移动计算设备，诸如计算平板、移动电话或智能电话、启用无线的电子阅读器（e-reader）或其他移动设备。应当理解的是，通常在设备800中示出了某些组件而非这样的设备的所有组件。
设备800可以包括执行设备800的主要处理操作的处理器810。处理器810可以包括一个或多个物理设备，诸如微处理器、应用处理器、微控制器、可编程逻辑设备或其它处理装置。由处理器810执行的处理操作包括在其上执行应用和/或设备功能的操作平台或操作系统的执行。处理操作包括与用人类用户或其他设备的I/O（输入／输出）有关的操作、与功率管理有关的操作和/或与将设备800连接到另一个设备有关的操作。处理操作还可以包括与音频I/O和/或显示I/O有关的操作。
在一个实施例中，设备800包括音频子系统820，其表示与向计算设备提供音频功能相关联的硬件（例如，音频硬件和音频电路）以及软件（例如，驱动器、编解码器）组件。音频功能可以包括扬声器和/或头戴耳机输出以及麦克风输入。用于这样的功能的设备可以被集成到设备800中，或者被连接到设备800。在一个实施例中，用户通过提供由处理器810接收和处理的音频命令来与设备800交互。
显示子系统830表示提供可视和/或触觉显示器以供用户与计算设备交互的硬件（例如，显示设备）和软件（例如，驱动器）组件。显示子系统830可以包括显示接口832，其可以包括用于向用户提供显示器的特定屏幕或硬件设备。在一个实施例中，显示接口832包括与处理器810分离的逻辑来执行与显示器有关的至少一些处理。在一个实施例中，显示子系统830包括向用户提供输出和输入两者的触摸屏设备。
I/O控制器840表示涉及与用户的交互的硬件设备和软件组件。I/O控制器840可以操作为对作为音频子系统820和/或显示子系统830的一部分的硬件进行管理。另外地，I/O控制器840图示出用于连接到设备800的附加的设备（通过其用户可与系统进行交互）的连接点。例如，可以附着于设备800的设备可能包括麦克风设备、扬声器或立体音响系统、视频系统或其它显示设备、键盘或小键盘设备或供诸如读卡机之类的特定应用使用的其它I/O设备，或者其他设备。
如上所提及的，I/O控制器840可以与音频子系统820和/或显示子系统830进行交互。例如，通过麦克风或其它音频设备的输入可以提供用于设备800的一个或多个应用或功能的输入或命令。另外地，可以代替或者附加于显示输出来提供音频输出。在另一个示例中，如果显示子系统包括触摸屏，则显示设备也充当可以至少部分地由I/O控制器840管理的输入设备。在设备800上也可以存在附加的按钮或开关来用于提供由I/O控制器840管理的I/O功能。
在一个实施例中，I/O控制器840对可以被包括在设备800中的诸如加速度计、摄像机、光传感器或其它环境传感器、陀螺仪、全球定位系统（GPS）或其它硬件之类的设备进行管理。输入可以是直接用户交互的一部分以及向系统提供影响其操作的环境输入（诸如，过滤噪声、针对亮度检测调整显示器、对摄像机应用闪光灯，或者其它特征）。
在一个实施例中，设备800包括对电池功率使用、电池的充电和与功率节省操作有关的特征进行管理的功率管理850。存储器子系统860可以包括用于将信息存储在设备800中的（一个或多个）存储器设备862。存储器子系统860可以包括非易失的（如果给存储器设备的功率中断，状态不改变）和/或易失性的（如果给存储器设备的功率中断，状态是不确定的）存储器设备。存储器860可以存储应用数据、用户数据、音乐、照片、文档或其他数据以及与系统800的应用和功能的执行有关的系统数据（无论长期的还是临时的）。
在一个实施例中，存储器子系统860包括存储器控制器864（其也能够被视为系统800的控制的一部分，并且能够潜在地被视为处理器810的一部分）。存储器控制器864监视行敲击状况。例如，存储器控制器864可以监视对某些存储器地址的请求，并且记录特定地址是请求的主体的次数。在实施例中，存储器控制器864发出用于存储器862的潜在的受害行的定向刷新的命令。
连接870可以包括使得设备800能够与外部设备进行通信的硬件设备（例如，无线和/或有线连接器和通信硬件）和软件组件（例如，驱动器、协议栈）。设备能够是诸如其他计算设备、无线接入点或基站之类的单独的设备，以及诸如头戴式耳机、打印机之类的外设，或其他设备。
连接870可以包括多个不同类型的连接。为了归纳，设备800被图示出具有蜂窝连接872和无线连接874。蜂窝连接872通常指的是由无线运营商提供的（诸如经由GSM（全球移动通信系统）或变体或衍生物、CDMA（码分多址）或变体或衍生物、TDM（时分多路复用）或变体或衍生物、LTE（长期演进——也被称为“4G”）或其它蜂窝服务标准提供的）蜂窝网络连接。无线连接874指的是不是蜂窝的无线连接，并且可以包括个域网（诸如蓝牙）、局域网（诸如WiFi）和/或广域网（诸如WiMax），或其它无线通信。无线通信指的是通过非固体介质的调制的电磁辐射的使用而进行的数据传递。有线通信通过固体通信介质而发生。
外围连接880包括硬件接口和连接器以及软件组件（例如，驱动器、协议栈）来进行外围连接。应当理解的是，设备800可以是（“至”882）至其他计算设备的外围设备以及具有（“从”884）连接到其的外围设备两者。设备800通常具有“坞（docking）”连接器来连接到其他计算设备来为了诸如管理（例如，下载和/或上传、改变、同步）设备800上的内容的目的。另外地，坞连接器可以允许设备800连接到允许设备800控制到例如视听的或其他系统的内容输出的某些外设。
除专有坞连接器或其它专有连接硬件之外，设备800还可以经由常用连接器或基于标准的连接器来进行外围连接880。常用类型可以包括通用串行总线（USB）连接器（其可以包括许多不同的硬件接口中的任一个）、包括微型显示端口（MDP）的显示端口、高清晰度多媒体接口（HDMI）、火线或其它类型。
在一个方面中，一种存储器设备包括第一存储体，其包括第一行和与第一行物理上相邻的第二行；第二存储体，其中，存储器设备的集成电路芯片包括第一存储体和第二存储体；以及检测逻辑，其响应于对第一行的重复访问超过阈值的指示来将存储器设备配置为在第一模式中操作。存储器设备还包括基于第一模式操作的行敲击响应逻辑，其包括响应于所述指示来执行为第二行的定向刷新作准备的一个或多个操作的行敲击响应逻辑。存储器设备还包括访问逻辑，以在所述一个或多个操作的执行之后服务于来自存储器控制器的第一命令，其包括在存储器设备被配置用于在第一模式中操作的同时访问第二存储体的访问逻辑，该访问逻辑进一步响应于在第一命令之后由存储器设备从存储器控制器接收的第二命令来执行第二行的定向刷新。
在实施例中，执行所述一个或多个操作的行敲击响应逻辑包括激活限制除用于定向刷新的访问之外的对第一存储体的访问的逻辑的行敲击响应逻辑。在另一个实施例中，执行所述一个或多个操作的行敲击响应逻辑包括确定对应于第二行的地址信息的行敲击响应逻辑。在另一个实施例中，确定对应于第二行的地址信息的行敲击响应逻辑包括确定物理上相邻的行的逻辑地址之间的偏移的行敲击响应逻辑。
在另一个实施例中，检测逻辑进一步维护在将存储器设备配置为在第一模式中操作之后对第一存储体的访问的数量的计数，检测逻辑进一步将所述计数与阈值数量相比较。在另一个实施例中，存储器设备响应于所述计数超过阈值数量而自动地退出第一模式。在另一个实施例中，存储器设备进一步包括模式寄存器，其中，配置第一模式的检测逻辑包括向模式寄存器进行写入的检测逻辑。在另一个实施例中，行敲击响应逻辑进一步向存储器控制器用信号通知对第一行的重复访问超过阈值。
在另一个方面中，在存储器设备处的方法包括响应于对第一行的重复访问超过阈值的指示而将存储器设备配置用于在第一模式中操作。存储器设备包括第一存储体，其包括第一行和与第一行物理上相邻的第二行；和第二存储体，其中，存储器设备的集成电路芯片包括第一存储体和第二存储体。所述方法进一步包括，基于第一模式，响应于所述指示来执行为第二行的定向刷新作准备的一个或多个操作。所述方法进一步包括：在所述一个或多个操作的执行之后，服务于来自存储器控制器的第一命令，其包括在存储器设备被配置用于在第一模式中操作的同时访问第二存储体，以及，响应于在第一命令之后由存储器设备从存储器控制器接收的第二命令来执行第二行的定向刷新。
在实施例中，执行所述一个或多个操作包括激活限制除用于定向刷新的访问之外的对第一存储体的访问的逻辑。在另一个实施例中，执行所述一个或多个操作包括确定对应于第二行的地址信息。在另一个实施例中，确定对应于第二行的地址信息包括确定物理上相邻的行的逻辑地址之间的偏移。在另一个实施例中，该方法进一步包括，维护在将存储器设备配置用于在第一模式中操作之后对第一存储体的访问的数量的计数，和将所述计数与阈值数量相比较。在另一个实施例中，该方法进一步包括响应于所述计数超过阈值数量而自动地退出第一模式。在另一个实施例中，将存储器设备配置用于在第一模式中操作包括向存储器设备的模式寄存器进行写入。在另一个实施例中，该方法进一步包括用信号通知存储器控制器对第一行的重复访问超过阈值。
在另一个方面中，存储器控制器包括接收对存储器设备的第一行的重复访问超过阈值的指示的检测逻辑。存储器设备包括第一存储体，其包括第一行和与第一行物理上相邻的第二行；以及第二存储体，其中，存储器设备的集成电路芯片包括第一存储体和第二存储体。存储器控制器还包括响应于所述指示而将存储器设备配置为在第一模式中操作的命令逻辑，其中，基于第一模式，存储器设备执行为第二行的定向刷新作准备的一个或多个操作。命令逻辑进一步发送第一命令，其中，存储器设备在所述一个或多个操作的执行之后并且在存储器设备被配置用于在第一模式中操作的同时访问第二存储体以服务于第一命令。命令逻辑进一步在第一命令被发送之后向存储器设备发送第二命令，其中，存储器设备响应于第二命令来执行第二行的定向刷新。
在实施例中，所述指示是基于存储器设备将第一行识别为行敲击事件的目标的。在另一个实施例中，所述一个或多个操作限制除用于定向刷新的访问之外的对第一存储体的访问。在另一个实施例中，所述一个或多个操作确定对应于第二行的地址信息。在另一个实施例中，将存储器设备配置为在第一模式中操作的命令逻辑包括向存储器设备的模式寄存器进行写入的命令逻辑。在另一个实施例中，命令逻辑向模式寄存器写入将第一存储体识别为用于模式的实例的参考存储体的信息。
在另一个方面中，在存储器控制器处的方法包括接收对存储器设备的第一行的重复访问超过阈值的指示，其中，存储器设备包括第一存储体，其包括第一行和与第一行物理上相邻的第二行；和第二存储体，其中，存储器设备的集成电路芯片包括第一存储体和第二存储体。所述方法进一步包括：响应于所述指示来将存储器设备配置为在第一模式中操作，其中，基于第一模式，存储器设备执行为第二行的定向刷新作准备的一个或多个操作。该方法进一步包括发送第一命令，其中，存储器设备在所述一个或多个操作的执行之后并且在存储器设备被配置用于在第一模式中操作的同时访问第二存储体以服务于第一命令。该方法进一步包括：在第一命令被发送之后，向存储器设备发送第二命令，其中，存储器设备响应于第二命令来执行第二行的定向刷新。
在实施例中，所述指示是基于存储器设备将第一行识别为行敲击事件的目标的。在另一个实施例中，所述一个或多个操作限制除用于定向刷新的访问之外的对第一存储体的访问。在另一个实施例中，所述一个或多个操作确定对应于第二行的地址信息。在另一个实施例中，将存储器设备配置为在第一模式中操作包括存储器控制器向存储器设备的模式寄存器进行写入。在另一个实施例中，存储器控制器向模式寄存器写入将第一存储体识别为用于模式的实例的参考存储体的信息。
在本文描述了用于提供行敲击保护的技术和架构。在以上描述中，为了解释的目的，阐述很多特定细节以便提供对某些实施例彻底的理解。然而，对于本领域技术人员，明显的是，能够在没有这些特定细节的情况下实践某些实施例。在其他的实例中，以框图形式示出了结构和设备以免使描述模糊。
在说明书中对“一个实施例”或者“实施例”的引用意指与实施例结合描述的特定特征、结构或特性被包括在本发明的至少一个实施例中。在说明书中的不同地方中的措词“在一个实施例中”的出现不一定都指相同的实施例。
在本文在计算机存储器内的数据比特的操作的算法和符号表示方面给出了具体实施方式的某些部分。由那些计算领域的技术人员使用这些算法描述和表示以最有效地向本领域其他技术人员传达他们的工作的本质。在这里并且通常将算法设想为导致期望结果的步骤的自相一致序列。步骤是需要物理量的物理操纵的那些步骤。通常，但是不一定，这些量采取能够被存储、传递、组合、比较以及以其他方式被操纵的电信号或磁信号的形式。出于对通常使用的考虑，有时、大体上已经证明，将这些信号称为比特、值、元素、符号、字符、项、数字等等是便利的。
然而，应当记住，所有这些和类似的项将与适当的物理量相关联并且仅仅是应用于这些量的便利的标号。除非另外具体地陈述，根据在本文的讨论明显的是，应当理解，贯穿描述，利用诸如“处理”或“计算”或“运算”或“确定”或“显示”等等的术语所进行的讨论指的是将在计算机系统的寄存器和/或存储器内表示为物理（电子）量的数据操纵和/或转换为在计算机系统存储器或寄存器或其他的此类信息储存器、传输或显示设备内类似地表示为物理量的其他数据的计算机系统或者类似的电子计算设备的动作和过程。
某些实施例也涉及用于执行在本文的操作的装置。可以特别地为了所要求的目的而构造该装置，或者该装置可以包括通过存储在计算机中的计算机程序选择性地激活的或重新配置的通用计算机。这样的计算机程序可以被存储在计算机可读存储介质中，该计算机可读存储介质诸如但不限于包括软盘、光盘、CD - ROM和磁光盘的任何类型的盘，只读存储器（ROM），诸如动态随机存储器（DRAM）之类的随机存取存储器（RAM），EPROM，EEPROM，磁卡或光卡，或者适合于存储电子指令并且耦合到计算机系统总线的任何类型的介质。
在本文呈现的算法和显示器不是固有地与任何特定计算机或其它装置有关。可以根据在本文的教导将各种通用系统与程序一起使用，或者可以证明构造执行所要求的方法步骤的更专业的装置是方便的。用于各种这些系统的所需结构将根据在本文的描述而显而易见。另外，没有参考任何特定编程语言来描述某些实施例。将理解的是，各种编程语言可以用于实施如在本文所描述的这样的实施例的教导。
除在本文描述的内容之外，可以在不背离它们的范围的情况下对所公开的实施例和其实施方式进行各种修改。因此，应当以说明性的意义而非限制意义来解释在本文的图示和示例。应当仅仅参考所附权利要求来度量本发明的范围。

Claims (24)

1.一种存储器设备，包括：
第一存储体，包括第一行和与第一行物理上相邻的第二行；
第二存储体，其中，存储器设备的集成电路芯片包括第一存储体和第二存储体；
检测逻辑元件，响应于对第一行的在刷新之间的重复访问超过阈值的指示而将存储器设备配置为在第一模式中操作；
基于第一模式操作的行敲击响应逻辑元件，其包括响应于所述指示来执行为第二行的定向刷新作准备的一个或多个操作的行敲击响应逻辑元件；和
访问逻辑元件，在所述一个或多个操作的执行之后，服务于来自存储器控制器的第一命令，包括在存储器设备被配置用于在第一模式中操作的同时访问第二存储体，所述访问逻辑元件进一步响应于在第一命令之后由存储器设备从存储器控制器接收的第二命令来执行第二行的定向刷新。
2.根据权利要求1所述的存储器设备，其中，执行所述一个或多个操作的行敲击响应逻辑元件包括激活限制除用于定向刷新的访问之外的对第一存储体的访问的逻辑元件的行敲击响应逻辑元件。
3.根据权利要求1所述的存储器设备，其中，执行所述一个或多个操作的行敲击响应逻辑元件包括确定对应于第二行的地址信息的行敲击响应逻辑元件。
4.根据权利要求3所述的存储器设备，其中，确定对应于第二行的地址信息的行敲击响应逻辑元件包括确定物理上相邻的行的逻辑地址之间的偏移的行敲击响应逻辑元件。
5.根据权利要求1所述的存储器设备，检测逻辑元件进一步维护在将存储器设备配置为在第一模式中操作之后对第一存储体的访问的数量的计数，检测逻辑元件进一步将所述计数与阈值数量相比较。
6.根据权利要求1所述的存储器设备，进一步包括模式寄存器，其中，配置第一模式的检测逻辑元件包括向模式寄存器进行写入的检测逻辑元件。
7.一种操作存储器设备的方法，该方法包括：
响应于对第一行的在刷新之间的重复访问超过阈值的指示而将存储器设备配置为在第一模式中操作，其中，所述存储器设备包括：
第一存储体，包括第一行和与第一行物理上相邻的第二行；和
第二存储体，其中，存储器设备的集成电路芯片包括第一存储体和第二存储体；
基于第一模式，响应于所述指示来执行为第二行的定向刷新作准备的一个或多个操作；
在所述一个或多个操作的执行之后服务于来自存储器控制器的第一命令，其包括在存储器设备被配置用于在第一模式中操作的同时访问第二存储体；以及
响应于在第一命令之后由存储器设备从存储器控制器接收的第二命令来执行第二行的定向刷新。
8.根据权利要求7所述的方法，其中，执行所述一个或多个操作包括激活限制除用于定向刷新的访问之外的对第一存储体的访问的逻辑。
9.根据权利要求7所述的方法，其中，执行所述一个或多个操作包括确定对应于第二行的地址信息，包括确定物理上相邻的行的逻辑地址之间的偏移。
10.根据权利要求7所述的方法，进一步包括：
维护在将存储器设备配置为在第一模式中操作之后对第一存储体的访问的数量的计数；以及
将所述计数与阈值数量相比较。
11.根据权利要求10所述的方法，进一步包括，响应于所述计数超过阈值数量而自动地退出第一模式。
12.根据权利要求7所述的方法，其中，将存储器设备配置为在第一模式中操作包括向存储器设备的模式寄存器进行写入。
13.一种存储器控制器，包括：
检测逻辑元件，接收对存储器设备的第一行的在刷新之间的重复访问超过阈值的指示，其中，所述存储器设备包括：
第一存储体，包括第一行和与第一行物理上相邻的第二行；和
第二存储体，其中，存储器设备的集成电路芯片包括第一存储体和第二存储体；
命令逻辑元件，响应于所述指示来将存储器设备配置为在第一模式中操作，其中，基于第一模式，存储器设备执行为第二行的定向刷新作准备的一个或多个操作，命令逻辑元件进一步发送第一命令，其中，存储器设备在所述一个或多个操作的执行之后并且在存储器设备被配置用于在第一模式中操作的同时访问第二存储体以服务于第一命令，命令逻辑元件进一步在第一命令被发送之后向存储器设备发送第二命令，其中，存储器设备响应于第二命令来执行第二行的定向刷新。
14.根据权利要求13所述的存储器控制器，其中，所述指示是基于存储器设备将第一行识别为行敲击事件的目标的。
15.根据权利要求13所述的存储器控制器，其中，所述一个或多个操作限制除用于定向刷新的访问之外的对第一存储体的访问。
16.根据权利要求13所述的存储器控制器，其中，所述一个或多个操作确定对应于第二行的地址信息。
17.根据权利要求13所述的存储器控制器，其中，将存储器设备配置为在第一模式中操作的命令逻辑元件包括向存储器设备的模式寄存器进行写入的命令逻辑元件。
18.根据权利要求17所述的存储器控制器，其中，命令逻辑元件向模式寄存器写入将第一存储体识别为用于模式的实例的参考存储体的信息。
19.一种操作存储器控制器的方法，所述方法包括：
接收对存储器设备的第一行的在刷新之间的重复访问超过阈值的指示，其中，所述存储器设备包括：
第一存储体，包括第一行和与第一行物理上相邻的第二行；和
第二存储体，其中，存储器设备的集成电路芯片包括第一存储体和第二存储体；
响应于所述指示来将存储器设备配置为在第一模式中操作，其中，基于第一模式，存储器设备执行为第二行的定向刷新作准备的一个或多个操作；
发送第一命令，其中，存储器设备在所述一个或多个操作的执行之后并且在存储器设备被配置用于在第一模式中操作的同时访问第二存储体以服务于第一命令；以及
在第一命令被发送之后，向存储器设备发送第二命令，其中，存储器设备响应于第二命令来执行第二行的定向刷新。
20.根据权利要求19所述的方法，其中，所述指示是基于存储器设备将第一行识别为行敲击事件的目标的。
21.根据权利要求19所述的方法，其中，所述一个或多个操作限制除用于定向刷新的访问之外的对第一存储体的访问。
22.根据权利要求19所述的方法，其中，所述一个或多个操作确定对应于第二行的地址信息。
23.根据权利要求19所述的方法，其中，将存储器设备配置为在第一模式中操作包括存储器控制器向存储器设备的模式寄存器进行写入。
24.根据权利要求23所述的方法，其中，存储器控制器向模式寄存器写入将第一存储体识别为用于模式的实例的参考存储体的信息。
CN201380060811.4A 2012-12-21 2013-06-28 用于对行敲击事件进行响应的方法、装置和系统 Active CN104781885B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810783870.9A CN109147840B (zh) 2012-12-21 2013-06-28 用于对行敲击事件进行响应的方法、装置和系统

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/725800 2012-12-21
US13/725,800 US9286964B2 (en) 2012-12-21 2012-12-21 Method, apparatus and system for responding to a row hammer event
PCT/US2013/048653 WO2014099031A1 (en) 2012-12-21 2013-06-28 Method, apparatus and system for responding to a row hammer event

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201810783870.9A Division CN109147840B (zh) 2012-12-21 2013-06-28 用于对行敲击事件进行响应的方法、装置和系统

Publications (2)

Publication Number Publication Date
CN104781885A CN104781885A (zh) 2015-07-15
CN104781885B true CN104781885B (zh) 2018-08-14

Family

ID=50974513

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201380060811.4A Active CN104781885B (zh) 2012-12-21 2013-06-28 用于对行敲击事件进行响应的方法、装置和系统
CN201810783870.9A Active CN109147840B (zh) 2012-12-21 2013-06-28 用于对行敲击事件进行响应的方法、装置和系统

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201810783870.9A Active CN109147840B (zh) 2012-12-21 2013-06-28 用于对行敲击事件进行响应的方法、装置和系统

Country Status (4)

Country Link
US (3) US9286964B2 (zh)
KR (3) KR20170127046A (zh)
CN (2) CN104781885B (zh)
WO (1) WO2014099031A1 (zh)

Families Citing this family (105)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9286964B2 (en) * 2012-12-21 2016-03-15 Intel Corporation Method, apparatus and system for responding to a row hammer event
US9324398B2 (en) 2013-02-04 2016-04-26 Micron Technology, Inc. Apparatuses and methods for targeted refreshing of memory
US10261852B2 (en) * 2013-05-31 2019-04-16 Hewlett Packard Enterprise Development Lp Memory error determination
US9355689B2 (en) * 2013-08-20 2016-05-31 Oracle International Corporation Detection of multiple accesses to a row address of a dynamic memory within a refresh period
US9047978B2 (en) 2013-08-26 2015-06-02 Micron Technology, Inc. Apparatuses and methods for selective row refreshes
US9934143B2 (en) 2013-09-26 2018-04-03 Intel Corporation Mapping a physical address differently to different memory devices in a group
WO2015047304A1 (en) * 2013-09-27 2015-04-02 Hewlett-Packard Development Company, L.P. Refresh row address
JP2015219938A (ja) * 2014-05-21 2015-12-07 マイクロン テクノロジー， インク． 半導体装置
CN107077883B (zh) * 2014-11-25 2021-04-27 三星电子株式会社 基于概率信息检测半导体存储器的被最频繁存取的地址的方法
US9666257B2 (en) * 2015-04-24 2017-05-30 Intel Corporation Bitcell state retention
US9870325B2 (en) * 2015-05-19 2018-01-16 Intel Corporation Common die implementation for memory devices with independent interface paths
KR20160138690A (ko) 2015-05-26 2016-12-06 에스케이하이닉스 주식회사 메모리 장치
US9812185B2 (en) * 2015-10-21 2017-11-07 Invensas Corporation DRAM adjacent row disturb mitigation
KR20170054182A (ko) 2015-11-09 2017-05-17 에스케이하이닉스 주식회사 반도체 장치
KR102388746B1 (ko) 2015-11-11 2022-04-20 삼성전자주식회사 세이프 어드레스 매핑을 이용한 메모리 셀 액세스 제어 방법
KR102399475B1 (ko) 2015-12-28 2022-05-18 삼성전자주식회사 리프레쉬 콘트롤러 및 이를 포함하는 메모리 장치
CN106933751B (zh) * 2015-12-29 2019-12-24 澜起科技股份有限公司 用于保护动态随机访问存储器的方法和设备
US20170255387A1 (en) * 2016-03-04 2017-09-07 Intel Corporation Techniques to Cause a Content Pattern to be Stored to Memory Cells of a Memory Device
KR102403341B1 (ko) 2016-03-17 2022-06-02 에스케이하이닉스 주식회사 메모리 및 이를 포함하는 시스템
JP2017182854A (ja) 2016-03-31 2017-10-05 マイクロン テクノロジー， インク． 半導体装置
US10681600B2 (en) * 2016-09-30 2020-06-09 Telefonaktiebolaget Lm Ericsson (Publ) Wireless device, radio network nodes and methods performed therein
US10587727B2 (en) * 2016-10-04 2020-03-10 Avaya Inc. Method and system for integrated optimized reporting
JP6765941B2 (ja) * 2016-11-22 2020-10-07 理想科学工業株式会社 半導体メモリ管理装置
KR20180072314A (ko) * 2016-12-21 2018-06-29 에스케이하이닉스 주식회사 반도체장치
US11024361B2 (en) 2017-01-06 2021-06-01 Qualcomm Incorporated Coincident memory bank access via cross connected shared bank resources
US9779798B1 (en) * 2017-01-06 2017-10-03 Qualcomm Incorporated Systems, methods, and computer programs for providing row tamper protection in a multi-bank memory cell array
KR102693794B1 (ko) * 2017-01-18 2024-08-13 에스케이하이닉스 주식회사 로우 해머링을 개선할 수 있는 메모리 모듈 및 이의 동작 방법
US10490251B2 (en) 2017-01-30 2019-11-26 Micron Technology, Inc. Apparatuses and methods for distributing row hammer refresh events across a memory device
JP7008410B2 (ja) * 2017-02-10 2022-01-25 キヤノン株式会社 メモリコントローラおよび方法
US10768863B2 (en) * 2017-03-31 2020-09-08 Intel Corporation Security monitoring agent for field programmable gate array (FPGA) in-memory controller
JP6780897B2 (ja) * 2017-04-14 2020-11-04 ホアウェイ・テクノロジーズ・カンパニー・リミテッド メモリリフレッシュ技術及びコンピュータシステム
US10192608B2 (en) * 2017-05-23 2019-01-29 Micron Technology, Inc. Apparatuses and methods for detection refresh starvation of a memory
US10019350B1 (en) * 2017-08-02 2018-07-10 Nanya Technology Corporation Dram and method for accessing a dram
KR102414047B1 (ko) 2017-10-30 2022-06-29 에스케이하이닉스 주식회사 통합 메모리 디바이스 및 그의 동작 방법
KR102499255B1 (ko) * 2018-02-19 2023-02-13 에스케이하이닉스 주식회사 통합 메모리 디바이스 및 그의 동작 방법
US11544168B2 (en) 2017-10-30 2023-01-03 SK Hynix Inc. Memory system
US10236035B1 (en) * 2017-12-04 2019-03-19 Nanya Technology Corporation DRAM memory device adjustable refresh rate method to alleviate effects of row hammer events
US10410710B2 (en) * 2017-12-27 2019-09-10 Micron Technology, Inc. Systems and methods for performing row hammer refresh operations in redundant memory
US10580475B2 (en) 2018-01-22 2020-03-03 Micron Technology, Inc. Apparatuses and methods for calculating row hammer refresh addresses in a semiconductor device
KR20190123875A (ko) 2018-04-25 2019-11-04 삼성전자주식회사 반도체 메모리 장치 및 이를 구비하는 메모리 시스템
WO2019222960A1 (en) 2018-05-24 2019-11-28 Micron Technology, Inc. Apparatuses and methods for pure-time, self adopt sampling for row hammer refresh sampling
US11152050B2 (en) 2018-06-19 2021-10-19 Micron Technology, Inc. Apparatuses and methods for multiple row hammer refresh address sequences
US10573370B2 (en) 2018-07-02 2020-02-25 Micron Technology, Inc. Apparatus and methods for triggering row hammer address sampling
CN109192234A (zh) * 2018-07-13 2019-01-11 上海移远通信技术股份有限公司 一种保护电路及通信模块
US11327656B2 (en) * 2018-08-03 2022-05-10 Mobileye Vision Technologies Ltd. Accessing a dynamic memory module
US11037617B2 (en) 2018-08-03 2021-06-15 Micron Technology, Inc. Methods for row hammer mitigation and memory devices and systems employing the same
US11054995B2 (en) * 2018-09-07 2021-07-06 Micron Technology, Inc. Row hammer protection for a memory device
KR102617016B1 (ko) 2018-09-17 2023-12-27 삼성전자주식회사 자주 접근되는 어드레스를 검출하는 레지스터 클럭 드라이버를 포함하는 메모리 모듈
US10726903B2 (en) 2018-09-21 2020-07-28 Nanya Technology Corporation Row-determining circuit, DRAM, and method for refreshing a memory array
US10497426B1 (en) * 2018-09-21 2019-12-03 Nanya Technology Corporation Target row generator, DRAM, and method for determining a target row
US11087819B2 (en) * 2018-10-09 2021-08-10 Micron Technology, Inc. Methods for row hammer mitigation and memory devices and systems employing the same
US10825534B2 (en) * 2018-10-26 2020-11-03 Intel Corporation Per row activation count values embedded in storage cell array storage cells
US10685696B2 (en) 2018-10-31 2020-06-16 Micron Technology, Inc. Apparatuses and methods for access based refresh timing
CN113168861B (zh) 2018-12-03 2024-05-14 美光科技公司 执行行锤刷新操作的半导体装置
WO2020131457A1 (en) 2018-12-21 2020-06-25 Micron Technology, Inc. Methods for activity-based memory maintenance operations and memory devices and systems employing the same
CN111354393B (zh) 2018-12-21 2023-10-20 美光科技公司 用于目标刷新操作的时序交错的设备和方法
US10957377B2 (en) 2018-12-26 2021-03-23 Micron Technology, Inc. Apparatuses and methods for distributed targeted refresh operations
US11256427B2 (en) 2018-12-28 2022-02-22 Micron Technology, Inc. Unauthorized memory access mitigation
US10817371B2 (en) 2018-12-31 2020-10-27 Micron Technology, Inc. Error correction in row hammer mitigation and target row refresh
US10770127B2 (en) 2019-02-06 2020-09-08 Micron Technology, Inc. Apparatuses and methods for managing row access counts
JP7166950B2 (ja) * 2019-02-07 2022-11-08 キオクシア株式会社 半導体製造装置および半導体装置の製造方法
US10866747B2 (en) * 2019-02-10 2020-12-15 Hewlett Packard Enterprise Development Lp Securing a memory drive
US11615831B2 (en) 2019-02-26 2023-03-28 Micron Technology, Inc. Apparatuses and methods for memory mat refresh sequencing
US11043254B2 (en) 2019-03-19 2021-06-22 Micron Technology, Inc. Semiconductor device having cam that stores address signals
US10950288B2 (en) 2019-03-29 2021-03-16 Intel Corporation Refresh command control for host assist of row hammer mitigation
US11227649B2 (en) 2019-04-04 2022-01-18 Micron Technology, Inc. Apparatuses and methods for staggered timing of targeted refresh operations
US11334435B2 (en) * 2019-04-29 2022-05-17 Micron Technology, Inc. Safety event detection for a memory device
US11264096B2 (en) 2019-05-14 2022-03-01 Micron Technology, Inc. Apparatuses, systems, and methods for a content addressable memory cell with latch and comparator circuits
KR102208837B1 (ko) 2019-05-14 2021-02-01 경북대학교 산학협력단 메틸 갈레이트 및 플로로퀴놀론 계열 항균제를 포함하는 박테리아의 장 부착, 침입 억제, 또는 항생제 내성 억제용 조성물
US11158364B2 (en) 2019-05-31 2021-10-26 Micron Technology, Inc. Apparatuses and methods for tracking victim rows
US11069393B2 (en) 2019-06-04 2021-07-20 Micron Technology, Inc. Apparatuses and methods for controlling steal rates
US10978132B2 (en) 2019-06-05 2021-04-13 Micron Technology, Inc. Apparatuses and methods for staggered timing of skipped refresh operations
US11158373B2 (en) 2019-06-11 2021-10-26 Micron Technology, Inc. Apparatuses, systems, and methods for determining extremum numerical values
US11074960B2 (en) * 2019-06-17 2021-07-27 Micron Technology, Inc. Interrupt-driven content protection of a memory device
US10832792B1 (en) 2019-07-01 2020-11-10 Micron Technology, Inc. Apparatuses and methods for adjusting victim data
US11139015B2 (en) 2019-07-01 2021-10-05 Micron Technology, Inc. Apparatuses and methods for monitoring word line accesses
US11386946B2 (en) 2019-07-16 2022-07-12 Micron Technology, Inc. Apparatuses and methods for tracking row accesses
US10943636B1 (en) 2019-08-20 2021-03-09 Micron Technology, Inc. Apparatuses and methods for analog row access tracking
US10964378B2 (en) 2019-08-22 2021-03-30 Micron Technology, Inc. Apparatus and method including analog accumulator for determining row access rate and target row address used for refresh operation
US11302374B2 (en) 2019-08-23 2022-04-12 Micron Technology, Inc. Apparatuses and methods for dynamic refresh allocation
US11200942B2 (en) 2019-08-23 2021-12-14 Micron Technology, Inc. Apparatuses and methods for lossy row access counting
US11302377B2 (en) 2019-10-16 2022-04-12 Micron Technology, Inc. Apparatuses and methods for dynamic targeted refresh steals
US11238916B2 (en) 2019-12-31 2022-02-01 Winbond Electronics Corp. Method for refreshing a memory device, in which the victim row refresh operation is hidden in the normal refresh operation without affecting the time allocated for the normal refresh operation
US11309010B2 (en) 2020-08-14 2022-04-19 Micron Technology, Inc. Apparatuses, systems, and methods for memory directed access pause
US11348631B2 (en) 2020-08-19 2022-05-31 Micron Technology, Inc. Apparatuses, systems, and methods for identifying victim rows in a memory device which cannot be simultaneously refreshed
US11380382B2 (en) 2020-08-19 2022-07-05 Micron Technology, Inc. Refresh logic circuit layout having aggressor detector circuit sampling circuit and row hammer refresh control circuit
US11222682B1 (en) 2020-08-31 2022-01-11 Micron Technology, Inc. Apparatuses and methods for providing refresh addresses
US11557331B2 (en) 2020-09-23 2023-01-17 Micron Technology, Inc. Apparatuses and methods for controlling refresh operations
KR20220062710A (ko) * 2020-11-09 2022-05-17 에스케이하이닉스 주식회사 로우 해머를 완화시키는 메모리 장치 및 이를 이용하는 반도체 시스템
US11222686B1 (en) 2020-11-12 2022-01-11 Micron Technology, Inc. Apparatuses and methods for controlling refresh timing
KR20220068532A (ko) 2020-11-19 2022-05-26 삼성전자주식회사 해머 리프레쉬 동작을 수행하는 메모리 시스템 및 메모리 장치의 리프레쉬 제어 방법
US11462291B2 (en) 2020-11-23 2022-10-04 Micron Technology, Inc. Apparatuses and methods for tracking word line accesses
US11264079B1 (en) 2020-12-18 2022-03-01 Micron Technology, Inc. Apparatuses and methods for row hammer based cache lockdown
US11482275B2 (en) 2021-01-20 2022-10-25 Micron Technology, Inc. Apparatuses and methods for dynamically allocated aggressor detection
US11600314B2 (en) 2021-03-15 2023-03-07 Micron Technology, Inc. Apparatuses and methods for sketch circuits for refresh binning
US11664063B2 (en) 2021-08-12 2023-05-30 Micron Technology, Inc. Apparatuses and methods for countering memory attacks
KR20230030942A (ko) 2021-08-26 2023-03-07 삼성전자주식회사 메모리 장치
US20230063890A1 (en) * 2021-08-27 2023-03-02 Micron Technology, Inc. Measuring change in a channel characteristic to detect memory device attack
US11790974B2 (en) 2021-11-17 2023-10-17 Micron Technology, Inc. Apparatuses and methods for refresh compliance
US11688451B2 (en) 2021-11-29 2023-06-27 Micron Technology, Inc. Apparatuses, systems, and methods for main sketch and slim sketch circuit for row address tracking
US11645202B2 (en) 2022-01-21 2023-05-09 Changxin Memory Technologies, Inc. Parsing method, parsing apparatus, electronic device, and computer storage medium
US12112787B2 (en) 2022-04-28 2024-10-08 Micron Technology, Inc. Apparatuses and methods for access based targeted refresh operations
US20240004560A1 (en) * 2022-06-29 2024-01-04 Advanced Micro Devices, Inc. Efficient memory power control operations
US11961578B2 (en) * 2022-09-01 2024-04-16 Nanya Technology Corporation Test device and test method thereof
WO2024208135A1 (zh) * 2023-04-06 2024-10-10 长鑫科技集团股份有限公司 存储器和电子设备

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102655023A (zh) * 2010-12-28 2012-09-05 海力士半导体有限公司 用于半导体存储器件的刷新控制电路及方法

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0424301A3 (en) * 1989-10-18 1992-09-16 International Business Machines Corporation Overlapped data scrubbing with data refreshing
US5193072A (en) 1990-12-21 1993-03-09 Vlsi Technology, Inc. Hidden refresh of a dynamic random access memory
US20030167428A1 (en) * 2001-04-13 2003-09-04 Sun Microsystems, Inc ROM based BIST memory address translation
KR100396894B1 (ko) * 2001-06-27 2003-09-02 삼성전자주식회사 버스 효율을 향상시키는 메모리 시스템 및 반도체 메모리장치와 상기 반도체 메모리 장치의 리프레쉬 방법
KR100429872B1 (ko) * 2001-06-27 2004-05-04 삼성전자주식회사 반도체 메모리 장치의 이용 효율을 높이는 메모리 시스템및 상기 반도체 메모리 장치의 리프레쉬 방법
US6751143B2 (en) * 2002-04-11 2004-06-15 Micron Technology, Inc. Method and system for low power refresh of dynamic random access memories
US7043599B1 (en) 2002-06-20 2006-05-09 Rambus Inc. Dynamic memory supporting simultaneous refresh and data-access transactions
JP2004111643A (ja) * 2002-09-18 2004-04-08 Toshiba Corp 半導体記憶装置、及び、その制御方法
US7353329B2 (en) * 2003-09-29 2008-04-01 Intel Corporation Memory buffer device integrating refresh logic
US7095669B2 (en) 2003-11-07 2006-08-22 Infineon Technologies Ag Refresh for dynamic cells with weak retention
KR100653688B1 (ko) * 2004-04-29 2006-12-04 삼성전자주식회사 반도체 메모리 장치 및 이 장치의 리프레쉬 방법, 및 이장치를 위한 메모리 시스템
US7088632B2 (en) 2004-05-26 2006-08-08 Freescale Semiconductor, Inc. Automatic hidden refresh in a dram and method therefor
US7447078B2 (en) * 2005-04-01 2008-11-04 Sandisk Corporation Method for non-volatile memory with background data latch caching during read operations
US7474579B2 (en) * 2006-12-20 2009-01-06 Spansion Llc Use of periodic refresh in medium retention memory arrays
US20080151670A1 (en) * 2006-12-22 2008-06-26 Tomohiro Kawakubo Memory device, memory controller and memory system
US7619944B2 (en) * 2007-01-05 2009-11-17 Innovative Silicon Isi Sa Method and apparatus for variable memory cell refresh
JP2008262616A (ja) * 2007-04-10 2008-10-30 Matsushita Electric Ind Co Ltd 半導体記憶装置、内部リフレッシュ停止方法、外部アクセスと内部リフレッシュとの競合処理方法、カウンタ初期化手法、外部リフレッシュのリフレッシュアドレス検出方法、及び外部リフレッシュ実行選択方法
ES2883587T3 (es) * 2007-04-12 2021-12-09 Rambus Inc Sistema de memoria con interconexión de solicitud punto a punto
US8166238B2 (en) 2007-10-23 2012-04-24 Samsung Electronics Co., Ltd. Method, device, and system for preventing refresh starvation in shared memory bank
KR100909630B1 (ko) * 2007-11-02 2009-07-27 주식회사 하이닉스반도체 어드레스 카운터 회로
US20110010494A1 (en) 2008-04-08 2011-01-13 Kazuhito Tanaka Memory control circuit and memory control method
JP4843655B2 (ja) * 2008-09-24 2011-12-21 株式会社東芝 半導体記憶装置
WO2010085405A1 (en) * 2009-01-22 2010-07-29 Rambus Inc. Maintenance operations in a dram
US7990795B2 (en) 2009-02-19 2011-08-02 Freescale Semiconductor, Inc. Dynamic random access memory (DRAM) refresh
US9286965B2 (en) 2010-12-03 2016-03-15 Rambus Inc. Memory refresh method and devices
US9257169B2 (en) * 2012-05-14 2016-02-09 Samsung Electronics Co., Ltd. Memory device, memory system, and operating methods thereof
KR20140002928A (ko) * 2012-06-28 2014-01-09 에스케이하이닉스 주식회사 셀 어레이 및 이를 포함하는 메모리 장치
US8938573B2 (en) * 2012-06-30 2015-01-20 Intel Corporation Row hammer condition monitoring
US9236110B2 (en) * 2012-06-30 2016-01-12 Intel Corporation Row hammer refresh command
US9117544B2 (en) * 2012-06-30 2015-08-25 Intel Corporation Row hammer refresh command
US9030903B2 (en) * 2012-09-24 2015-05-12 Intel Corporation Method, apparatus and system for providing a memory refresh
US20140085995A1 (en) * 2012-09-25 2014-03-27 Zvika Greenfield Method, apparatus and system for determining a count of accesses to a row of memory
US9003246B2 (en) * 2012-09-29 2015-04-07 Intel Corporation Functional memory array testing with a transaction-level test engine
US9104646B2 (en) * 2012-12-12 2015-08-11 Rambus Inc. Memory disturbance recovery mechanism
US9286964B2 (en) * 2012-12-21 2016-03-15 Intel Corporation Method, apparatus and system for responding to a row hammer event
US9250814B2 (en) * 2013-02-11 2016-02-02 Apple Inc. Command order re-sequencing in non-volatile memory
KR20150080261A (ko) * 2013-12-31 2015-07-09 에스케이하이닉스 주식회사 액티브 제어 장치 및 이를 포함하는 반도체 장치
US9589606B2 (en) * 2014-01-15 2017-03-07 Samsung Electronics Co., Ltd. Handling maximum activation count limit and target row refresh in DDR4 SDRAM

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102655023A (zh) * 2010-12-28 2012-09-05 海力士半导体有限公司 用于半导体存储器件的刷新控制电路及方法

Also Published As

Publication number Publication date
WO2014099031A1 (en) 2014-06-26
US9761298B2 (en) 2017-09-12
CN109147840A (zh) 2019-01-04
US20160225434A1 (en) 2016-08-04
US9286964B2 (en) 2016-03-15
KR20160144516A (ko) 2016-12-16
CN109147840B (zh) 2022-09-13
US9564201B2 (en) 2017-02-07
US20170092350A1 (en) 2017-03-30
KR101687505B1 (ko) 2016-12-19
KR20170127046A (ko) 2017-11-20
KR101797639B1 (ko) 2017-11-15
US20140177370A1 (en) 2014-06-26
KR20150065808A (ko) 2015-06-15
CN104781885A (zh) 2015-07-15

Similar Documents

Publication Publication Date Title
CN104781885B (zh) 用于对行敲击事件进行响应的方法、装置和系统
CN104737234B (zh) 用于行锤击监视的装置，存储器和方法
US11282561B2 (en) Refresh command control for host assist of row hammer mitigation
US10083737B2 (en) Row hammer monitoring based on stored row hammer threshold value
CN104350546B (zh) 行锤击刷新命令
CN104025060B (zh) 支持近存储器和远存储器访问的存储器通道
CN103377695B (zh) 存储系统、存储器件、存储控制器及操作其的方法
CN107924697A (zh) 具有隐式刷新和外部刷新的混合刷新
KR101763312B1 (ko) Dram 서브-어레이 레벨 자율적 리프레시 메모리 제어기 최적화
CN103680594B (zh) 降低写失败的存储器件、包括该存储器件的系统及其方法
CN107533509A (zh) 存储器设备特定的自刷新进入和退出
CN107924705A (zh) 存储器装置错误校验和清除模式以及错误透明度
CN106462500A (zh) 用于执行损耗均衡操作的设备及方法
CN107210063A (zh) 对具有存储体分组架构的存储器设备内的存储体进行预充电和刷新
CN107567645A (zh) 采用错误计数器和内部地址生成的管芯上ecc
CN105283918A (zh) 使用多周期命令实现存储器装置访问的设备、方法和系统
US20220293162A1 (en) Randomization of directed refresh management (drfm) pseudo target row refresh (ptrr) commands
CN106796560B (zh) 用于管理隐式预充电命令信令的方法、设备和系统
CN103885906B (zh) 存储器控制器以及包括存储器控制器的存储系统
US20240112722A1 (en) Directed refresh management for dram

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant