CN104753520A - 侦测电路与侦测方法 - Google Patents

侦测电路与侦测方法 Download PDF

Info

Publication number
CN104753520A
CN104753520A CN201510106779.XA CN201510106779A CN104753520A CN 104753520 A CN104753520 A CN 104753520A CN 201510106779 A CN201510106779 A CN 201510106779A CN 104753520 A CN104753520 A CN 104753520A
Authority
CN
China
Prior art keywords
signal
circuit
sampled
output signal
input signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510106779.XA
Other languages
English (en)
Other versions
CN104753520B (zh
Inventor
赵冠华
洪自立
粘宇邦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MediaTek Inc
Original Assignee
MediaTek Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MediaTek Inc filed Critical MediaTek Inc
Publication of CN104753520A publication Critical patent/CN104753520A/zh
Application granted granted Critical
Publication of CN104753520B publication Critical patent/CN104753520B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06Receivers
    • H04B1/16Circuits
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/19Monitoring patterns of pulse trains

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Manipulation Of Pulses (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Amplifiers (AREA)
  • Dc Digital Transmission (AREA)

Abstract

本发明提供一侦测电路,包含有:一第一偏移量产生电路,用来施加一第一偏移量给一输入信号对,并据以产生一第一输出信号对;以及一第一取样电路,耦接于该第一偏移量产生电路,该第一取样电路用来对该第一输出信号对来产生一第一取样信号,其中该第一取样信号用来辨识出该输入信号对上的一数据信号,该第一取样电路受控于一第一信号,且该第一信号与该输入信号对无关;其中该第一偏移量产生电路施加该第一偏移量于该输入信号对,以提供不同的共模电压给该第一输出信号对中的一第一正输出信号与一第一负输出信号。本发明还提供一种侦测方法。

Description

侦测电路与侦测方法
技术领域
本发明涉及一侦测电路以及一侦测方法,尤指涉及依据一输入信号对来产生一侦测信号以用来提示一接收系统的一侦测电路以及一相关的侦测方法。
背景技术
在一信号传输系统中,当该信号传输系统中的一接收器超过一段时间没有用来接收任何信号时,该接收器就会进入一休眠模式(Sleep Mode)以减少该接收器的耗电量。但是,当一真正的信号(例如一数据信号)被传送到该接收器时,该接收器必须尽快从该休眠模式中苏醒以免错失该真正的输入信号。因此,本领域技术人员就会于该接收器的前端设置一信号侦测电路来侦测该真正的信号是否已经被传送到该接收器。当该信号侦测电路侦测到该真正的信号出现在该接收器所连接的传输线缆时,该信号侦测电路就会将处于该休眠模式下的接收器唤醒。接着,该接收器中的一频率数据恢复电路(Clock Data RecoveryCircuit)就会开始对该输入信号进行锁相。
在某些较高阶的信号传输系统中,例如一高速串行系统(High Speed Seriallink System),为了提高该系统的数据传输率,该输入信号的频率会非常高。如此一来,传统的信号侦测电路的低操作速率可能无法侦测到该高速的输入信号。进一步来说,传统的信号侦测电路可能无法辨识出该输入信号为一真正的输入信号还是仅仅是该传输线缆上的噪声。当该真正的信号传送到该接收器时,若该信号侦测电路无法精准地唤醒该接收器,则该接收器就会错失该输入信号。为了解决此一问题,本领域技术人员就提出了一复杂的模拟侦测电路,该复杂的模拟侦测电路可用来将该输入信号的一信号峰电压与一信号谷电压维持不变(analog peak-bottom holders)以辨识该输入信号。然而,当电路操作在高速的频率时,该模拟侦测电路会非常耗电,同时侦测到的电压大小也会有较大的变化。换句话说,传统的侦测电路就无法兼顾到结构简单而又精确的特性。因此,提供一有效且高速的侦测电路来精确地侦测出该真正的输入信号已成为信号传输领域亟需解决的问题。
发明内容
本发明之一目的在于提供一侦测电路以及一相关的侦测方法,该侦测电路以及相关的侦测方法依据一输入信号对来产生一侦测信号以用来提示一接收系统。
依据本发明之一实施例,其是提供一侦测电路。该侦测电路包含有一第一偏移量产生电路以及一第一取样电路。该第一偏移量产生电路用来施加一第一偏移量于包含有一正输入信号与一负输入信号的一输入信号对,并据以产生包含有一第一正输出信号与一第一负输出信号的一第一输出信号对。该第一取样电路耦接于该第一偏移量产生电路,该第一取样电路用来对该第一正输出信号与该第一负输出信号之间的一电压差进行取样以产生一第一取样信号,其中该第一取样信号用来辨识出该输入信号对上的一数据信号。
依据本发明之另一实施例,其是提供一侦测方法。该侦测方法包含有:施加一第一偏移量于包含有一正输入信号与一负输入信号的一输入信号对,据以产生包含有一第一正输出信号与一第一负输出信号的一第一输出信号对;以及对该第一正输出信号与该第一负输出信号之间的一电压差进行取样,以产生一第一取样信号,其中该第一取样信号用来辨识出该输入信号对上的一数据信号。
依据本发明之又一实施例,其是提供一侦测方法。该侦测方法包含有:施加一偏移量于一输入信号对来据以产生一偏移输出信号对;以及当该偏移输出信号对之间的一电压差达到一预定电平时,对该偏移输出信号对进行取样,其中该取样信号用来辨识出该输入信号对的一数据信号。
本发明的侦测电路以及侦测方法,通过施加一第一偏移量于该输入信号,从而能够提供有效的侦测信号来精确地侦测一真正的输入数据是否已经输入该接收系统,且由于可将侦测电路以数字电路的方式来实作,如此就可以减小侦测电路的大小,并可提高侦测电路的运算速率。
附图说明
图1是本发明一侦测电路之第一实施例的示意图。
图2是本发明一输入信号对、一输出信号对、一频率信号、一取样信号以及一侦测信号之一实施例的时序图。
图3是本发明一侦测电路之一第二实施例的示意图。
图4是本发明一侦测电路之一第三实施例的示意图。
图5是本发明一侦测电路之一第四实施例的示意图。
图6是本发明第一偏移输出信号对、一第二偏移输出信号对、一第一频率信号、一第二频率信号、一第一取样信号、一第二取样信号、一合成取样信号以及一侦测信号之一实施例的时序图。
图7是本发明一侦测方法之一实施例的流程图。
具体实施方式
在本说明书以及权利要求书当中使用了某些词汇来指代特定的组件。本领域的技术人员应可理解,硬件制造商可能会用不同的名词来称呼同样的组件。本说明书及权利要求并不以名称的差异作为区分组件的方式,而是以组件在功能上的差异作为区分的准则。在通篇说明书及权利要求当中所提及的“包含”是一个开放式之用语,因此应解释成“包含但不限定于”。另外,“耦接”一词在此包含任何直接及间接的电气连接手段。因此,若文中描述第一装置耦接于第二装置,则代表第一装置可以直接电气连接于第二装置,或通过其它装置或连接手段间接地电气连接至第二装置。
请参考图1,图1所示是依据本发明一侦测电路100之一实施例的示意图。侦测电路100用来依据一输入信号对Sin来产生一侦测信号Sd,其中侦测信号Sd可以用来辨识出一数据信号是否存在于该输入信号对Sin内。换句话说,侦测信号Sd用来辨识出一真正的信号是否已被传送到一接收器。侦测电路100包含有一偏移量产生电路102、一取样电路104以及一延伸电路106。偏移量产生电路102用来施加一偏移量(例如一偏移电压Vf)于输入信号对Sin,并据以产生一偏移输出信号对Sfo。取样电路104耦接于偏移量产生电路102。取样电路104用来当偏移输出信号对Sfo之间的一电压差到达一预定电平Vp时,依据频率信号Sck来对偏移输出信号对Sfo进行取样以产生一取样信号Ss。延伸电路106耦接于取样电路104,其至少依据取样信号Ss来产生侦测信号Sd。取样信号Ss在第一信号电平V1(例如一低逻辑电平‘0’)与一第二信号电平V2(例如一高逻辑电平‘1’)之间进行信号转变。延伸电路106用来移除取样信号Ss上的双态触变分量(Toggle)或将取样信号Ss上的双态触变分量变平滑。在此实施例中,延伸电路106用来将取样信号Ss的第二信号电平V2维持不变至少一特定期间,并据以产生侦测信号Sd。但是,若取样信号Ss上的双态触变分量不会对系统造成影响的话,则延伸电路106是可以省略的。举例来说,当取样信号Ss上不会出现双态触变分量时,或者当用来接收侦测信号Sd的下一级电路与取样信号Ss上的双态触变分量为可兼容时,则延伸电路106就可以省略。
进一步来说,依据此实施例,输入信号对Sin是一差动输入信号对,因此输入信号对Sin会包含有一正输入信号与一负输入信号,亦即一第一输入信号Sin+与一第二输入信号Sin-。此外,偏移输出信号对Sfo亦为包含有一第一正输出信号与一第一负输出信号的一差动输出信号对,亦即包含一第一输出信号Sfo+与一第二输出信号Sfo-。偏移量产生电路102会提供偏移电压Vf于输入信号对Sin上,以产生具有不同共模电压的第一输出信号Sfo+与第二输出信号Sfo-。在此实施例中,第一输入信号Sin+的共模电压会被降低而产生第一输出信号Sfo+,同时第二输入信号Sin-的共模电压会维持不变而产生第二输出信号Sfo-,亦即第一输出信号Sfo+的共模电压会低于第一输入信号Sin+的共模电压,而第二输出信号Sfo-的共模电压会相等于第二输入信号Sin-的共模电压。因此,第一输出信号Sfo+共模电压就是第二输出信号Sfo-的共模电压减去偏移电压Vf后所得到的电压。请注意,本实施例并没有限制于降低第一输入信号Sin+的共模电压而维持第二输入信号Sin-的共模电压不变。本领域技术人员应可了解通过降低第二输入信号Sin-的共模电压,且维持第一输入信号Sin+的共模电压不变,或者降低/提高第一输入信号Sin+的共模电压,同时提高/降低第二输入信号Sin-的共模电压亦可达到相同的效果,故其亦为本发明之范畴所在。
请参考图2。图2所示是依据本发明输入信号对Sin、输出信号对Sfo、频率信号Sck、取样信号Ss以及侦测信号Sd之一实施例时序图。当经由偏移量产生电路102的处理后,第一输入信号Sin+与第二输入信号Sin-会具有相同的第一共模电压Vcm1;而第一输出信号Sfo+的共模电压会变成第二共模电压Vcm2,但是第二输出信号Sfo-的共模电压则仍维持于第一共模电压Vcm1。频率信号Sck由多个箭头来表示,如图2所示。此外,在时间点t1之前,由于输入信号对Sin内并没有真正的输入数据,因此在时间点t1之前第一输入信号Sin+与第二输入信号Sin-的电压电平会维持在第一共模电压Vcm1。换句话说,第一输入信号Sin+与第二输入信号Sin-之间的电压差(亦即第一输入信号Sin+的电压电平减去第二输入信号Sin-的电压电平)会大致上为零。于时间点t1之后,当该真正的输入数据被输入偏移量产生电路102时,若该真正的输入数据是”1”时(例如于时间点t3的数据),则第一输入信号Sin+与第二输入信号Sin-之间的电压差就会大于零。反之,若该真正的输入数据是”0”时(例如于时间点t2的数据),则第一输入信号Sin+与第二输入信号Sin-之间的电压差就会小于零。
在时间点t1之前,当偏移量产生电路102用来提供偏移电压Vf于输入信号对Sin以产生偏移输出信号对Sfo时,第一输出信号Sfo+与第二输出信号Sfo-之间的电压差(亦即第一输出信号Sfo+的电压电平减去第二输出信号Sfo-的电压电平的结果)会小于零。在时间点t1之后,当真正的输入数据输入偏移量产生电路102时,若该输入数据是”1”时(例如于时间点t3的数据),则第一输出信号Sfo+与第二输出信号Sfo-之间的电压差就会大于零;若该输入数据是”0”时(例如于时间点t2的数据),则第一输出信号Sfo+与第二输出信号Sfo-之间的电压差就会小于零。换句话说,除了当输入数据为”1”时(即当输入信号的振幅大于偏移电压Vf时),第一输出信号Sfo+与第二输出信号Sfo-之间的电压差都是小于零的。接着,取样电路104会通过频率信号Sck来对偏移输出信号对Sfo进行取样以产生取样信号Ss,取样信号Ss用来指示第一输出信号Sfo+与第二输出信号Sfo-之间的电压差是否大于零,如图2所示。
因此,当输入信号对Sin输入取样电路104之前,若利用偏移量产生电路102来对输入信号对Sin进行偏移的话,则所得到的取样信号Ss就可以用来判断第一输入信号Sin+与第二输入信号Sin-之间的电压差是否大于偏移电压Vf,亦即判断输入信号对Sin的振幅是否大于偏移电压Vf。换句话说,第一输出信号Sfo+的电压电平一直增加到碰触到第二输出信号Sfo-的电压电平时,第一输出信号Sfo+与第二输出信号Sfo-之间的电压差就会大于零。因此,上述所提到的当输入信号对Sin的一电压电平到达预定电平Vp的情况,就可以视为当第一输出信号Sfo+与第二输出信号Sfo-之间的电压差是大于零时的情况。因此,偏移电压Vf可视为用来阻档可能误触该频率数据恢复电路或该接收器的噪声的一道关卡,而只有那些电压差大于偏移电压Vf的输入信号才可被视为真正的输入数据。如此一来,该高速的信号侦测电路100就可以有效和精确地侦测出真正的数据信号。反之,那些电压差小于偏移电压Vf的杂号就不会误启动该接收器。
换句话说,若偏移量产生电路102没有用来对输入信号对Sin施加偏移电压Vf,则取样电路104可能直接接收到输入信号对Sin。如此一来,只第一输入信号Sin+与第二输入信号Sin-之间的电压差大于零时,取样电路104就可能取样到错误的输入信号,进而产生错误的取样信号。这是因为第一输入信号Sin+与第二输入信号Sin-之间大于零的电压差有可能是由噪声所造成的。
请再次参考图1与图2。频率信号Sck用来控制取样电路104以于频率信号Sck的每一个周期(或每半周期)对偏移输出信号对Sfo进行取样。在此实施例中,在时间点t3时,当取样电路104侦测到第一输出信号Sfo+与第二输出信号Sfo-之间的电压差大于零时,取样信号Ss的电压电平会从低电压电平变换到高电压电平。在时间点t4时,当取样电路104侦测到第一输出信号Sfo+与第二输出信号Sfo-之间的电压差小于零时,取样信号Ss的电压电平会从高电压电平变换到低电压电平。换句话说,当该输入数据为”1”时,取样信号Ss的电压电平是一高电压电平,而当该输入数据为”0”时,取样信号Ss的电压电平是一低电压电平。因此,取样信号Ss会是一双态触变分量,当该真正正的数据进入侦测电路100时,该双态触变分量会于该高电压电平与该低电压电平之间进行切换。换句话说,当取样信号Ss为一双态触变分量时,就可以判定一真正的数据已进入侦测电路100了。
由于取样信号Ss可以来唤醒处于休眠模式中的该接收系统,因此该处于该切换状态的取样信号Ss最好可以稳定于一电压电平,例如一高电压电平。如此一来,当真正的数据已进入侦测电路100时,该接收系统就可以接收到一较稳定的唤醒信号。因此,延伸电路106就用来接收取样信号Ss,并于取样信号Ss从该低电压电平(亦即上述的第一信号电平V1)变换到该高电压电平(亦即上述的第二信号电平V2)时,将该高电压电平维持不变。举例来说,在图2中,延伸电路106会于时间点t4和t6将该高电压电平维持不变。进一步来说,在时间点t4时,延伸电路106就将该高电压电平维持一个周期。接着,当取样信号Ss就会再次从该低电压电平变换到该高电压电平,这是因为取样电路104会于时间点t5对该输入信号对的”1”进行取样。在时间点t6时,延伸电路106会将频率信号Sck的该高电压电平维持两个周期(例如一时段ta),一直到时间t7为止。在时间点t7时,当取样电路104会侦测第一输出信号Sfo+与第二输出信号Sfo-之间的电压差大致上等于偏移电压Vf时,取样电路104就会判定没有真正的输入数据传送到侦测电路100。接着,延伸电路106就会将侦测信号Sd的电压电平于时间点t7从该高电压电平变换回该低电压电平。通过上述作法,来自取样信号Ss的侦测信号Sd就可以是一较稳定的高电压电平,该较稳定的高电压电平就可以更有效的将处于休眠模式下的该接收系统唤醒。
此外,若噪声足以使得第一输出信号Sfo+与第二输出信号Sfo-之间的电压差大于零时,取样电路104有可能误将取样信号Ss的电压电平从该低电压电平变换到该高电压电平。接着,侦测电路100就会产生侦测信号Sd来误唤醒处于该休眠模式的该接收系统。因此,本发明又一实施例就被提出来决解此一问题,如图3所示。图3所示是依据本发明一侦测电路300之一第二实施例的示意图。除了偏移量产生电路102、取样电路104与延伸电路106,侦测电路300另包含有一计数电路302与一决定电路304。计数电路302耦接于取样电路104以计算取样信号Ss的电平变换的次数,并产生一计数值Sc。决定电路304耦接于计数电路302以依据计数值Sc来产生一指示信号Si。当计数值Sc达到一预定值时,决定电路304会输出指示信号Si来指示侦测信号Sd是一有效的侦测信号。请注意,在图1与图3中,具有相同标号的组件亦会具有相同的功能,故其细部操作在此不另赘述。
进一步而言,当取样电路104产生于该低电压电平与该高电压电平之间具有电平变换的取样信号Ss时(如时间点t3和t7之间的时段所示),计数电路302会计算取样信号Ss的变换次数(亦即信号切换边缘的个数)以产生计数值Sc,并用来判断该电平变换是由噪声还是真正输入数据所造成的。因此,当计数值Sc达到一预定值(例如10)时,决定电路304就会产生指示信号Si来指示侦测信号Sd是一有效的侦测信号,亦即该电平变换是由真正输入数据所造成的。当计数值Sc没有达到该预定值时,决定电路304就会产生指示信号Si来指示侦测信号Sd不是一个有效的侦测信号,亦即该电平变换是由噪声所造成的。因此,通过同时使得指示信号Si与侦测信号Sd,该接收系统就可以保证其是由一真正的输入数据所唤醒的。
此外,在本发明一些实施例中,取样电路104可以由一D型正反器(DFlip-flop)或一以感应放大器为基础的正反器来加以实作,然此并不是本发明的限制条件。
请参考图4。图4所示是依据本发明一侦测电路400之另一实施例的示意图。在此实施例中,上述的偏移量产生电路102与取样电路104可由一差动不对称的D型正反器(Differential Unbalanced D Flip-flop)来加以实作。因此,侦测电路400会包含有一差动不对称的D型正反器402以及一延伸电路404。差动不对称D型正反器402的输入级4022是幅来提供一偏移电压Vf’于输入信号对Sin’,并据以产生一偏移输出信号对Sfo’,而差动不对称D型正反器402的输出级4024用来依据偏移输出信号对Sfo’来产生取样信号Ss’。请注意,输入级4022仅示出差动不对称D型正反器402的差动输入对,其并没有绘示出完整的差动不对称D型正反器402,且图4中省略了差动不对称D型正反器402的输出级4024的细部电路。
同理,输入信号对Sin’是一差动输入信号对,其是包含有一第一输入信号Sin+’与一第二输入信号Sin-’,且偏移输出信号对Sfo’亦是一差动输出信号对,其是包含有一第一输出信号Sfo-’与一第二输出信号Sfo+’。偏移量产生电路4022包含有一电流源4022a、一第一晶体管4022b以及一第二晶体管4022c。电流源4022a具有一第一端点耦接于一参考电压,亦即该接地电压Vgnd。第一晶体管4022b(如一N型晶体管)具有一第一端点耦接于电流源4022a的一第二端点、一控制端点N1耦接于第一输入信号Sin+’以及一第二端点N2用来输出第一输出信号Sfo-’。第二晶体管4022c(如一N型晶体管)具有一第一端点耦接于电流源4022a的一第二端点、一控制端点N3耦接于一第二输入信号Sin-’以及一第二端点N4用来输出第二输出信号Sfo+’。此外,第一晶体管4022b的宽长比(Aspect Ratio)(W/L)1是不同于第二晶体管4022c的宽长比(W/L)2。在此实施例中,宽长比(W/L)1是小于宽长比(W/L)2。如此一来,第二输出信号Sfo+’的共模电压就会降低,而第一输出信号Sfo-’的共模电压就会维持不变(或第一输出信号Sfo-’的共模电压增加,而第二输出信号Sfo+’的共模电压维持不变)。换句话说,经由调整晶体管的宽长比(W/L)1与(W/L)2,偏移电压Vf’就可以施加于第一输入信号Sin+’的共模电压或第二输入信号Sin-’的共模电压,并据以输出第一输出信号Sfo+’与第二输出信号Sfo-’。
当第一输出信号Sfo+’与第二输出信号Sfo-’都被产生时,输出级4024会用来接收第一输出信号Sfo+’与第二输出信号Sfo-’以据以产生取样信号Ss’。由于侦测电路400的其他组件的操作是相似于第一实施例的侦测电路100操作,故在此不另赘述。请注意,由于偏移量产生电路102和取样电路104是由差动不对称D型正反器402来加以实作,因此侦测电路400的面积就可以最小化。此外,偏移量产生电路102与取样电路104亦可由具有差动不对称输入对的一感应放大器来加以实作,该差动不对称输入对的架构是相是于差动不对称D型正反器402输入级4022,其亦属于本发明的范畴所在。此外,图3所揭露的实施例亦可以应用在图4所揭露的实施例中,其亦属于本发明的范畴所在。
请再次参考图2。若频率信号Sck的取样边缘是对齐于偏移输出信号对Sfo的电压电换边缘,则取样电路104有可能无法分辨出所取样的偏移输出信号对Sfo是对应到”1”还是”0”。在此情况下,取样电路104就会产生错误的取样信号Ss至延伸电路106。因此,本发明另揭露一实施例来解决此一问题,如图5所示。图5所示是依据本发明一侦测电路500之一第四实施例的示意图。侦测电路500包含有一第一偏移量产生电路502、一第一取样电路504、一第二偏移量产生电路506、一第二取样电路508、一逻辑电路510以及一延伸电路512。第一偏移量产生电路502用来施加一第一偏移量Vf1”于一输入信号对Sin”上,并据产生一第一偏移输出信号对Sfo1”。第一取样电路504耦接于第一偏移量产生电路502,以于第一偏移输出信号对Sfo1”之间的电压差达到一第一预定电平Vp1”时,依据第一频率信号Sck1”来对第一偏移输出信号对Sfo1”进行取样来产生一第一取样信号Ss1”。第二偏移量产生电路506用来施加一第二偏移量Vf2”于输入信号对Sin”上,并据产生一第二偏移输出信号对Sfo2”。第二取样电路508耦接于第二偏移量产生电路506,以于第二偏移输出信号对Sfo2”之间的电压差达到一第二预定电平Vp2”时,依据第二频率信号Sck2”来对第二偏移输出信号对Sfo2”进行取样来产生一第二取样信号Ss2”。逻辑电路510耦接于第一取样电路504与第二取样电路508以用来合成第一取样信号Ss1”与第二取样信号Ss2”,并产生一合成取样信号Scb”以用来辨识出一输入信号对Sin”上的一数据信号。此外,合成取样信号Scb”会于第一信号电平V1”与第二信号电平V2”之间具有信号变换。延伸电路512耦接于逻辑电路510以将合成取样信号Scb”的第二信号电平V2”至少维持一特定时段,并据以产生侦测信号Sd”,其中合成取样信号Scb”的电压电平于该特定时段的起始会从第一信号电平V1”切换到第二信号电平V2”。此外,侦测信号Sd”用来辨识出一接收器所接收到的是否为一直正的信号。
请注意,第一偏移量产生电路502与第二偏移量产生电路506的运作是相似于上述的偏移量产生电路502,第一取样电路504与第二取样电路508的运作是相似于上述的取样电路104,而延伸电路512的运作是相似于上述延伸电路106的运作,因此其细部运作在此不另赘述。此外,在此实施例中,第一偏移量Vf1”是相等于第二偏移量Vf2”,而第一预定电平Vp1”是相等于第二预定电平Vp2”,然此并不作为本发明之限制所在。
在此实施例中,第一频率信号Sck1”的相位是不同于第二频率信号Sck2”的相位。因此,第一取样电路504在对第一偏移输出信号对Sfo1”进行取样的取样时间点是不同于第二取样电路508对第二偏移输出信号对Sfo2”进行取样的取样时间点。为了更清楚描述第一取样电路504与第二取样电路508的运作,第一偏移输出信号对Sfo1”可视为相同于第二偏移输出信号对Sfo2”,如图6所示。图6所示是依据本发明第一偏移输出信号对Sfo1”、第二偏移输出信号对Sfo2”、第一频率信号Sck1”、第二频率信号Sck2”、第一取样信号Ss1”、第二取样信号Ss2”、合成取样信号Scb”以及侦测信号Sd”之一实施例时序图,其中假设第一频率信号Sck1”的取样边缘是对齐于第一偏移输出信号对Sfo1”的电平切换边缘,而第二频率信号Sck2”的取样边缘是稍微远离第二偏移输出信号对Sfo2”的电平切换边缘。
因此,在时间点t1”与t5”时,第一取样电路504就不会将第一取样信号Ss1”的电压电平从一低电压电平切换到一高电压电平,这是因为第一取样电路504会对第一偏移输出信号对Sfo1”的电平切换边缘进行取样的结果。但是,在时间点t2”与t6”时,第二取样电路508就会将第二取样信号Ss2”的电压电平从该低电压电平切换到该高电压电平,这是因为第一取样电路504没有对第二偏移输出信号对Sfo2”的电平切换边缘进行取样的结果。同理,第一取样电路504并不会在时间点t3”将第一取样信号Ss1”的电压电平从该高电压电平切换回该低电压电平,而是在时间点t8”才将第一取样信号Ss1”的电压电平从该高电压电平切换回该低电压电平。但是,第二取样电路508会在时间点t4”与t7”将第二取样信号Ss2”的电压电平从该高电压电平切换回该低电压电平。
逻辑电路510可以由一或门(OR gate)来加以实作,其用来合成第一取样信号Ss1”与第二取样信号Ss2”以产生合成取样信号Scb”。换句话说,若第一取样电路504与第二取样电路508中的其中一个取样电路的频率信号是对齐该偏移输出信号对(例如第一偏移输出信号对Sfo1”与第二偏移输出信号对Sfo2”)的电平变换边缘时,另一个取样电路仍然可以正确地对该偏移输出信号对进行取样来产生对应的取样信号。
此外,在本实施例中,由于第一偏移输出信号对Sfo1”是相同于第二偏移输出信号对Sfo2”,因此第一偏移量产生电路502与第二偏移量产生电路506亦可以整合为单一个偏移量产生电路。进一步来说,该单一个偏移量产生电路可以提供一偏移量于输入信号对Sin”,并据以产生一偏移输出信号对给第一取样电路504与第二取样电路508。此外,图4所揭露的实施例亦可以应用在图5所揭露的实施例中,其亦属于本发明的范畴所在。
另一方面,图3所揭露的实施例亦可以应用在图5所揭露的实施例中,并达到相似的效果。进一步来说,一计数电路可以用来耦接于逻辑电路512以计数合成取样信号Scb”的电平变换次数来产生一计数值Sc”。一决定电路可以用来耦接于该计数电路以依据计数值Sc”来产生一指示信号Si”,其中当计数值Sc”到达一预定值时,决定电路会输出指示信号Si”来指示侦测信号Sd”是一有效的侦测信号。由于此计数电路与此决定电路的运作是相似于上述的计数电路302与决定电路304,故其细部运作在此不另赘述。
请参考图7,图7所示是依据本发明一侦测方法700之一实施例的流程图。侦测方法700用来产生一侦测信号来唤醒处于一休眠模式的接收系统。因此,上述实施例的侦测电路亦可以利用侦测方法700来产生该侦测信号。简言之,侦测方法700的操作叙述可同时参考上述的侦测电路100的操作。此外,倘若大体上可达到相同的结果,并不需要一定照图7所示之流程中的步骤顺序来进行,且图7所示之步骤不一定要连续进行,亦即其他步骤亦可插入其中。侦测方法700包含有:
步骤702:施加偏移电压Vf至输入信号对Sin,据以产生偏移输出信号对Sfo;
步骤704:对第一输出信号Sfo+与第二输出信号Sfo-之间的一电压差进行取样以产生取样信号Ss,并用取样信号Ss来判定一真正的输入数据信号是否存在于该输入信号对中;
步骤706:将取样信号Ss的第二信号电平V2在至少一特定时段内维持不变并据以产生侦测信号Sd。
由于侦测方法700应用在差动侦测电路100中,因此偏移电压Vf可以被施加于差动对输入信号Sin的第一输入信号Sin+或第二输入信号Sin-上,以调整该输入信号对的共模电压。举例来说,偏移电压Vf可施加于第一输入信号Sin+以减小第一输入信号Sin+的共模电压,并据以产生第一输出信号Sfo+,以及将第二输入信号Sin-的共模电压维持不变,并据以产生第二输出信号Sfo-。
依据侦测电路100的实施例描述可以得知,当该输入数据是”1”时,第一输入信号Sin+与第二输入信号Sin-之间的电压差会大于零,而当该输入数据是”0”时,第一输入信号Sin+与第二输入信号Sin-之间的电压差会小于零。因此,当第一输入信号Sin+与第二输入信号Sin-之间的电压差大于零时,取样电路104会将取样信号Ss的电压电平从低电压电平变换至高电压电平,而当第一输入信号Sin+与第二输入信号Sin-之间的电压差小于零时,取样电路104会将取样信号Ss的电压电平从高电压电平变换回低电压电平(步骤704)。
因此,取样信号Ss是一个双态触变分量(Toggle),当该真正的数据输入侦测电路100时,该双态触变分量会在高电压电平与低电压电平之间进行变换。接着,延伸电路106就会将取样信号Ss的高电压电平维特不变,一直到没有真正的数据输入至侦测电路100为止(步骤706)。如此一来,其所产生的侦测信号Sd就会具有一稳定的高电压电平来将该接收系统从休眠模式中唤醒。
简言之,通过施加一偏移电压于该输入信号,本发明得就能提供有效的侦测电路来精确地侦测一真正的输入数据是否已经输入该接收系统。此外,本发明可将侦测电路以数字电路的方式来实现,如此就可以减小侦测电路的大小,并可提高侦测电路的运算速率。

Claims (30)

1.一种侦测电路,包含有:
一第一偏移量产生电路,用来施加一第一偏移量给一输入信号对,并据以产生一第一输出信号对;以及
一第一取样电路,耦接于该第一偏移量产生电路,该第一取样电路用来对该第一输出信号对来产生一第一取样信号,其中该第一取样信号用来辨识出该输入信号对上的一数据信号,该第一取样电路受控于一第一信号,且该第一信号与该输入信号对无关;
其中该第一偏移量产生电路施加该第一偏移量于该输入信号对,以提供不同的共模电压给该第一输出信号对中的一第一正输出信号与一第一负输出信号。
2.如权利要求1所述的侦测电路,其中该第一正输出信号的该共模电压是该第一负输出信号的该共模电压减去该第一偏移量,以及该第一取样信号用来辨识出具有大于该第一偏移量的振幅的该数据信号。
3.如权利要求1所述的侦测电路,其中该第一取样电路包含有一D型正反器或一以感应放大器为基础的正反器。
4.一种侦测电路,包含有:
一第一偏移量产生电路,用来施加一第一偏移量给一输入信号对,并据以产生一第一输出信号对;以及
一第一取样电路,耦接于该第一偏移量产生电路,该第一取样电路用来对该第一输出信号对来产生一第一取样信号,其中该第一取样信号用来辨识出该输入信号对上的一数据信号,该第一取样电路受控于一第一信号,且该第一信号与该输入信号对无关;
其中该第一偏移量产生电路包含有:
一电流源,具有一第一端点以及一第二端点,该第一端点耦接于一参考电压;
一第一晶体管,具有一第三端点、一第一控制端点、以及一第四端点,该第三端点耦接于该电流源的第二端点,该第一控制端点耦接于该输入信号对中 的该正输入信号的,该第二端点用来输出该第一负输出信号;以及
一第二晶体管,具有一第五端点、一第二控制端点以及一第六端点,该第五端点耦接于该电流源的该第二端点,该第二控制端点耦接于该输入信号对内的该负输入信号,以及该第六端点用来输出该第一正输出信号;
其中该第一晶体管的宽长比不同于该第二晶体管的宽长比。
5.一种侦测电路,包含有:
一第一偏移量产生电路,用来施加一第一偏移量给一输入信号对,并据以产生一第一输出信号对;
一第一取样电路,耦接于该第一偏移量产生电路,该第一取样电路用来对该第一输出信号对来产生一第一取样信号,其中该第一取样信号用来辨识出该输入信号对上的一数据信号,该第一取样电路受控于一第一信号,且该第一信号与该输入信号对无关;
一计数电路,耦接于该第一取样电路,该计数电路用来计算该第一取样信号内的信号转变来产生一计数值;以及
一决定电路,耦接于该计数电路,该决定电路用来依据该计数值来产生一指示信号;
其中当该计数值到达一预定值时,该决定电路会产生该指示信号以指示该第一取样信号为一有效的第一取样信号。
6.一种侦测电路,包含有:
一第一偏移量产生电路,用来施加一第一偏移量给一输入信号对,并据以产生一第一输出信号对;
一第一取样电路,耦接于该第一偏移量产生电路,该第一取样电路用来对该第一输出信号对来产生一第一取样信号,其中该第一取样信号用来辨识出该输入信号对上的一数据信号,该第一取样电路受控于一第一信号,且该第一信号与该输入信号对无关;
其中该第一取样信号于一第一信号电平与一第二信号电平之间进行信号转变,以及该侦测电路另包含有:
一延伸电路,耦接于该第一取样电路,该延伸电路用来将该第一取样信号的该第二信号电平保持不变并至少持续一特定期间,以及据以产生一侦测信 号,该侦测信号用来辨识出该输入信号对上的该数据信号。
7.一种侦测电路,包含有:
一第一偏移量产生电路,用来施加一第一偏移量给一输入信号对,并据以产生一第一输出信号对;
一第一取样电路,耦接于该第一偏移量产生电路,该第一取样电路用来对该第一输出信号对来产生一第一取样信号,其中该第一取样信号用来辨识出该输入信号对上的一数据信号,该第一取样电路受控于一第一信号,且该第一信号与该输入信号对无关;
其中该第一取样电路是受控于一第一频率信号,以及该侦测电路另包含有:
一第二偏移量产生电路,用来施加一第二偏移量于该输入信号对并据以产生包含有一第二正输出信号与一第二负输出信号的一第二偏移输出信号对;
一第二取样电路,耦接于该第二偏移量产生电路,该第二取样电路用来依据一第二频率信号来对该第二输出信号对取样以产生一第二取样信号;以及
一逻辑电路,耦接于该第一取样电路与该第二取样电路,用来合成该第一取样信号与该第二取样信号以产生一合成取样信号;
其中该合成取样信号用来辨识该输入信号对上的该数据信号,以及该第一频率信号的相位是不同于该第二频率信号的相位。
8.如权利要求7所述的侦测电路,其中该合成取样信号于一第一信号电平与一第二信号电平之间进行信号转变,以及该侦测电路另包含有:
一延伸电路,耦接于该逻辑电路,该延伸电路用来将该合成取样信号的该第二信号电平保持不变并至少持续一特定期间,以及据以产生用来辨识出该输入信号对上的该数据信号的一侦测信号。
9.如权利要求7所述的侦测电路,其中该第一偏移量等于该第二偏移量。
10.如权利要求7所述的侦测电路,其还包含有:
一计数电路,耦接于该逻辑电路,该计数电路用来计算该合成取样信号的信号转变来产生一计数值;以及
一决定电路,耦接于该计数电路,该决定电路用来依据该计数值来产生一指示信号;
其中当该计数值到达一预定值时,该决定电路会产生该指示信号以指示该合成取样信号为一有效的合成取样信号。
11.一种侦测方法,包含有:
利用一第一偏移量产生电路,施加一第一偏移量于包含有一正输入信号与一负输入信号的一输入信号对,据以给包含有一第一正输出信号与一第一负输出信号的一第一输出信号对提供不同共模电压;以及
利用一第一取样电路,对该第一输出信号对进行取样,以产生一第一取样信号,其中该第一取样信号用来辨识出该输入信号对上的一数据信号,该第一取样电路受控于一第一信号,且该第一信号与该输入信号对无关。
12.如权利要求11所述的侦测方法,该第一正输出信号的该共模电压是该第一负输出信号的该共模电压减去该第一偏移量,以及该第一取样信号用来辨识出具有大于该第一偏移量的振幅的该数据信号。
13.一种侦测方法,包含有:
利用一第一偏移量产生电路,施加一第一偏移量于包含有一正输入信号与一负输入信号的一输入信号对,据以给包含有一第一正输出信号与一第一负输出信号的一第一输出信号对提供不同共模电压;
利用一第一取样电路,对该第一输出信号对进行取样,以产生一第一取样信号,其中该第一取样信号用来辨识出该输入信号对上的一数据信号,该第一取样电路受控于一第一信号,且该第一信号与该输入信号对无关;
计算该第一取样信号内的信号转变来产生一计数值;
依据该计数值来产生一指示信号;以及
当该计数值到达一预定值时,利用该指示信号来指示该第一取样信号是一有效的第一取样信号。
14.一种侦测方法,包含有:
利用一第一偏移量产生电路,施加一第一偏移量于包含有一正输入信号与 一负输入信号的一输入信号对,据以给包含有一第一正输出信号与一第一负输出信号的一第一输出信号对提供不同共模电压;
利用一第一取样电路,对该第一输出信号对进行取样,以产生一第一取样信号,其中该第一取样信号用来辨识出该输入信号对上的一数据信号,该第一取样电路受控于一第一信号,且该第一信号与该输入信号对无关;
其中该第一取样信号于一第一信号电平与一第二信号电平之间进行信号转变,该侦测方法另包含有:
将该第一取样信号的该第二信号电平保持不变并至少持续一特定期间,据以产生用来辨识出该输入信号对上的该数据信号的一侦测信号。
15.一种侦测方法,包含有:
利用一第一偏移量产生电路,施加一第一偏移量于包含有一正输入信号与一负输入信号的一输入信号对,据以给包含有一第一正输出信号与一第一负输出信号的一第一输出信号对提供不同共模电压;
利用一第一取样电路,对该第一输出信号对进行取样,以产生一第一取样信号,其中该第一取样信号用来辨识出该输入信号对上的一数据信号,该第一取样电路受控于一第一信号,且该第一信号与该输入信号对无关;
施加一第二偏移量于该输入信号对并据以产生包含有一第二正输出信号与一第二负输出信号的一第二偏移输出信号对;
依据一第二频率信号来对该第二正输出信号与该第二负输出信号之间的一电压差进行取样以产生一第二取样信号;以及
合成该第一取样信号与该第二取样信号以产生一合成取样信号;
其中该合成取样信号用来辨识该输入信号对上的该数据信号,以及该第一频率信号的相位是不同于该第二频率信号的相位。
16.如权利要求15所述的侦测方法,其中该合成取样信号于一第一信号电平与一第二信号电平之间具有信号转变,以及该侦测方法另包含有:
将该合成取样信号的该第二信号电平保持不变并至少持续一特定期间,据以产生用来辨识出该输入信号对上的该数据信号的一侦测信号。
17.如权利要求15所述的侦测方法,其中该第一偏移量等于该第二偏移 量。
18.如权利要求15所述的侦测方法,另包含有:
计算该合成取样信号内的信号转变来产生一计数值;
依据该计数值来产生一指示信号;以及
当该计数值到达一预定值时,利用该指示信号来指示该合成取样信号是一有效的合成取样信号。
19.一种侦测电路,包含有:
一第一偏移量产生电路,用来施加一第一偏移量给一输入信号对,并据以产生一第一输出信号对,其中该第一输入信号对包含一正输入信号与一负输入信号,该第一输出信号对包含一正输出信号与一负输出信号;
一第一取样电路,耦接于该第一偏移量产生电路,该第一取样电路用来对该第一正输出信号与该第一负输出信号之间的电压差来产生一第一取样信号,其中该第一取样信号用来辨识出该输入信号对上的一数据信号;
一计数电路,耦接于该第一取样电路,该计数电路用来计算该第一取样信号内的信号转变来产生一计数值;以及
一决定电路,耦接于该计数电路,该决定电路用来依据该计数值来产生一指示信号;
其中当该计数值到达一预定值时,该决定电路会产生该指示信号以指示该第一取样信号为一有效的第一取样信号。
20.一种侦测电路,包含有:
一第一偏移量产生电路,用来施加一第一偏移量给一输入信号对,并据以产生一第一输出信号对,其中该第一输入信号对包含一正输入信号与一负输入信号,该第一输出信号对包含一正输出信号与一负输出信号;
一第一取样电路,耦接于该第一偏移量产生电路,该第一取样电路用来对该第一正输出信号与该第一负输出信号之间的电压差来产生一第一取样信号,其中该第一取样信号用来辨识出该输入信号对上的一数据信号,且该第一取样信号于一第一信号电平与一第二信号电平之间具有信号转变;以及
一延伸电路,耦接于该逻辑电路,该延伸电路用来将该第一取样信号的该 第二信号电平保持不变并至少持续一特定期间,以及据以产生用来辨识出该输入信号对上的该数据信号的一侦测信号。
21.一种侦测电路,包含有:
一第一偏移量产生电路,用来施加一第一偏移量给一输入信号对,并据以产生一第一输出信号对,其中该第一输入信号对包含一正输入信号与一负输入信号,该第一输出信号对包含一正输出信号与一负输出信号;
一第一取样电路,耦接于该第一偏移量产生电路,该第一取样电路用来对该第一正输出信号与该第一负输出信号之间的电压差来产生一第一取样信号,其中该第一取样信号用来辨识出该输入信号对上的一数据信号,且该第一取样电路受控于一第一信号;
一第二偏移量产生电路,用来施加一第二偏移量于该输入信号对并据以产生包含有一第二正输出信号与一第二负输出信号的一第二偏移输出信号对;
一第二取样电路,耦接于该第二偏移量产生电路,该第二取样电路用来依据一第二频率信号来对该第二正输出信号与第二负输出信号之间的电压差取样以产生一第二取样信号;以及
一逻辑电路,耦接于该第一取样电路与该第二取样电路,用来合成该第一取样信号与该第二取样信号以产生一合成取样信号;
其中该合成取样信号用来辨识该输入信号对上的该数据信号,以及该第一频率信号的相位是不同于该第二频率信号的相位。
22.如权利要求21所述的侦测电路,其中该合成取样信号于一第一信号电平与一第二信号电平之间进行信号转变,以及该侦测电路另包含有:
一延伸电路,耦接于该逻辑电路,该延伸电路用来将该合成取样信号的该第二信号电平保持不变并至少持续一特定期间,以及据以产生用来辨识出该输入信号对上的该数据信号的一侦测信号。
23.如权利要求21所述的侦测电路,其中该第一偏移量等于该第二偏移量。
24.如权利要求21所述的侦测电路,其还包含有:
一计数电路,耦接于该逻辑电路,该计数电路用来计算该合成取样信号的 信号转变来产生一计数值;以及
一决定电路,耦接于该计数电路,该决定电路用来依据该计数值来产生一指示信号;
其中当该计数值到达一预定值时,该决定电路会产生该指示信号以指示该合成取样信号为一有效的合成取样信号。
25.一种侦测方法,包含有:
利用一第一偏移量产生电路,施加一第一偏移量于包含有一正输入信号与一负输入信号的一输入信号对,据以给包含有一第一正输出信号与一第一负输出信号的一第一输出信号对提供不同共模电压;
利用一第一取样电路,对该第一输出信号对进行取样,以产生一第一取样信号,其中该第一取样信号用来辨识出该输入信号对上的一数据信号;
计算该第一取样信号内的信号转变来产生一计数值;
依据该计数值来产生一指示信号;以及
当该计数值到达一预定值时,利用该指示信号来指示该第一取样信号是一有效的第一取样信号。
26.一种侦测方法,包含有:
利用一第一偏移量产生电路,施加一第一偏移量于包含有一正输入信号与一负输入信号的一输入信号对,据以产生包含有一第一正输出信号与一第一负输出信号的一第一输出信号对;
利用一第一取样电路,对该第一正输出信号与该第一负输出信号之间的电压差进行取样,以产生一第一取样信号,其中该第一取样信号用来辨识出该输入信号对上的一数据信号,且该第一取样信号于一第一信号电平与一第二信号电平之间进行信号转变;以及
将该第一取样信号的该第二信号电平保持不变并至少持续一特定期间,据以产生用来辨识出该输入信号对上的该数据信号的一侦测信号。
27.一种侦测方法,包含有:
利用一第一偏移量产生电路,施加一第一偏移量于包含有一正输入信号与一负输入信号的一输入信号对,据以产生包含有一第一正输出信号与一第一负输出信号的一第一输出信号对;
利用一第一取样电路,对该第一正输出信号与该第一负输出信号之间的电压差进行取样,以产生一第一取样信号,其中该第一取样信号用来辨识出该输入信号对上的一数据信号,且上述对该第一正输出信号与该第一负输出信号之间的电压差进行取样的步骤受控于一第一信号;
施加一第二偏移量于该输入信号对并据以产生包含有一第二正输出信号与一第二负输出信号的一第二偏移输出信号对;
依据一第二频率信号来对该第二正输出信号与该第二负输出信号之间的一电压差进行取样以产生一第二取样信号;以及
合成该第一取样信号与该第二取样信号以产生一合成取样信号;
其中该合成取样信号用来辨识该输入信号对上的该数据信号,以及该第一频率信号的相位是不同于该第二频率信号的相位。
28.如权利要求27所述的侦测方法,其中该合成取样信号于一第一信号电平与一第二信号电平之间具有信号转变,以及该侦测方法另包含有:
将该合成取样信号的该第二信号电平保持不变并至少持续一特定期间,据以产生用来辨识出该输入信号对上的该数据信号的一侦测信号。
29.如权利要求27所述的侦测方法,其中该第一偏移量等于该第二偏移量。
30.如权利要求27所述的侦测方法,另包含有:
计算该合成取样信号内的信号转变来产生一计数值;
依据该计数值来产生一指示信号;以及
当该计数值到达一预定值时,利用该指示信号来指示该合成取样信号是一有效的合成取样信号。
CN201510106779.XA 2011-01-09 2011-12-28 侦测电路与侦测方法 Active CN104753520B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/987,146 2011-01-09
US12/987,146 US8537937B2 (en) 2011-01-09 2011-01-09 Detecting circuit and related detecting method
CN201110446457.1A CN102594318B (zh) 2011-01-09 2011-12-28 侦测电路与侦测方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201110446457.1A Division CN102594318B (zh) 2011-01-09 2011-12-28 侦测电路与侦测方法

Publications (2)

Publication Number Publication Date
CN104753520A true CN104753520A (zh) 2015-07-01
CN104753520B CN104753520B (zh) 2018-01-12

Family

ID=46455235

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201510106779.XA Active CN104753520B (zh) 2011-01-09 2011-12-28 侦测电路与侦测方法
CN201110446457.1A Active CN102594318B (zh) 2011-01-09 2011-12-28 侦测电路与侦测方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201110446457.1A Active CN102594318B (zh) 2011-01-09 2011-12-28 侦测电路与侦测方法

Country Status (3)

Country Link
US (2) US8537937B2 (zh)
CN (2) CN104753520B (zh)
TW (1) TWI487282B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11063561B1 (en) 2020-07-29 2021-07-13 Amazing Microelectronic Corp. Receiver circuit with input common mode voltage sensing

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8537937B2 (en) * 2011-01-09 2013-09-17 Mediatek Inc. Detecting circuit and related detecting method
TWI741227B (zh) * 2018-11-13 2021-10-01 瑞鼎科技股份有限公司 接收器之輸入偵測電路及其運作方法
TWI761147B (zh) * 2020-04-17 2022-04-11 神盾股份有限公司 乘積和計算電路及其乘積和計算方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5436934A (en) * 1992-08-13 1995-07-25 3 Com Corporation Differential high frequency level detector and data restoration circuit including squelch offset and slicing offset
US20070080844A1 (en) * 2005-10-06 2007-04-12 Denso Corporation Analog-to-digital conversion method and analog to digital converter
CN101056063A (zh) * 2006-12-20 2007-10-17 崇贸科技股份有限公司 电源转换器的取样电路以及检测电路
CN101551990A (zh) * 2008-04-02 2009-10-07 东部高科股份有限公司 数据接收装置
CN201607680U (zh) * 2009-11-26 2010-10-13 英业达股份有限公司 电压侦测电路、电源供应器和计算机装置
CN101876888A (zh) * 2008-12-29 2010-11-03 东部高科股份有限公司 数据传输装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7180933B2 (en) * 2002-12-20 2007-02-20 Silicon Integrated Systems Corporation Squelch circuitry for high speed high frequency operation
US8537937B2 (en) * 2011-01-09 2013-09-17 Mediatek Inc. Detecting circuit and related detecting method

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5436934A (en) * 1992-08-13 1995-07-25 3 Com Corporation Differential high frequency level detector and data restoration circuit including squelch offset and slicing offset
US20070080844A1 (en) * 2005-10-06 2007-04-12 Denso Corporation Analog-to-digital conversion method and analog to digital converter
CN101056063A (zh) * 2006-12-20 2007-10-17 崇贸科技股份有限公司 电源转换器的取样电路以及检测电路
CN101551990A (zh) * 2008-04-02 2009-10-07 东部高科股份有限公司 数据接收装置
CN101876888A (zh) * 2008-12-29 2010-11-03 东部高科股份有限公司 数据传输装置
CN201607680U (zh) * 2009-11-26 2010-10-13 英业达股份有限公司 电压侦测电路、电源供应器和计算机装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11063561B1 (en) 2020-07-29 2021-07-13 Amazing Microelectronic Corp. Receiver circuit with input common mode voltage sensing

Also Published As

Publication number Publication date
CN104753520B (zh) 2018-01-12
CN102594318B (zh) 2015-04-15
TWI487282B (zh) 2015-06-01
US8537937B2 (en) 2013-09-17
TW201230686A (en) 2012-07-16
CN102594318A (zh) 2012-07-18
US20130322577A1 (en) 2013-12-05
US20120177146A1 (en) 2012-07-12
US8989318B2 (en) 2015-03-24

Similar Documents

Publication Publication Date Title
CN104617957B (zh) 异步逐次逼近型模数转换器
CN102594318B (zh) 侦测电路与侦测方法
CN106664079A (zh) 具有电流及电压偏移消除的松弛振荡器
CN101202614A (zh) 用于产生时钟采样信号的方法、设备和系统
US7482841B1 (en) Differential bang-bang phase detector (BBPD) with latency reduction
CN102611447B (zh) 一种基于fpga的加噪信号同步时钟提取装置
TWI654854B (zh) 眼圖產生器
CN107994896A (zh) 一种多通道高速脉冲计数系统及计数方法
CN105262487A (zh) 一种用于tiadc系统时钟失配误差的校准模块及其校准方法
CN102447486A (zh) 具有自适应延迟控制功能的数据接口设备
KR101543704B1 (ko) 직렬 변환기 및 그를 포함한 데이터 송신 장치
US20030141908A1 (en) Clock ratio dsta synchronizer
CN202421440U (zh) 电路延时时间测量装置
CN102087335B (zh) 一种电路信号检测装置
CN101521500B (zh) 应用相位选择器的数据锁存电路
CN102594340A (zh) 相位检测器、相位检测方法以及时钟数据恢复装置
CN100578246C (zh) 一种生成测试向量的方法
CN106209090A (zh) 一种基于fpga的合并单元秒脉冲同步输出系统及方法
CN109039308A (zh) 单一时钟数据同步电路在数据传输中的应用
CN202586998U (zh) 一种基于fpga的加噪信号同步时钟提取装置
CN108880508A (zh) 一种低功耗超高速数据采样装置
CN201341120Y (zh) 一种可控延迟线
CN214042145U (zh) 消除失配影响的感温单元开关时钟电路
CN101795131A (zh) 用于时钟重建的接收器
CN107425841A (zh) 一种基于跳变检错结构的时序错误检测单元

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant