CN108880508A - 一种低功耗超高速数据采样装置 - Google Patents

一种低功耗超高速数据采样装置 Download PDF

Info

Publication number
CN108880508A
CN108880508A CN201810671802.3A CN201810671802A CN108880508A CN 108880508 A CN108880508 A CN 108880508A CN 201810671802 A CN201810671802 A CN 201810671802A CN 108880508 A CN108880508 A CN 108880508A
Authority
CN
China
Prior art keywords
drain electrode
connect
pipe
grid
power consumption
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810671802.3A
Other languages
English (en)
Inventor
唐枋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chongqing Core Technology Co Ltd In Pai
Original Assignee
Chongqing Core Technology Co Ltd In Pai
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chongqing Core Technology Co Ltd In Pai filed Critical Chongqing Core Technology Co Ltd In Pai
Priority to CN201810671802.3A priority Critical patent/CN108880508A/zh
Publication of CN108880508A publication Critical patent/CN108880508A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/012—Modifications of generator to improve response time or to decrease power consumption
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/3562—Bistable circuits of the master-slave type
    • H03K3/35625—Bistable circuits of the master-slave type using complementary field-effect transistors

Landscapes

  • Logic Circuits (AREA)

Abstract

本发明公开了一种低功耗超高速数据采样装置，包括前端和RS锁存器；所述前端包括场效应管M1～M19。本发明较传统超高速数据采样器而言，采用了独特的架构实现了低功耗超高速采样，可支持10Gbps以上的超高速数据采样，并具有阈值电压可配置的灵活性，可用于判决反馈均衡器(DFE)中的采样器使用。

Description

一种低功耗超高速数据采样装置
技术领域
本发明属于集成电路设计技术领域，具体涉及一种低功耗超高速数据采样装置。
背景技术
判决数字基带信号的基本过程包括抽样、判决和形成等几个步骤，抽样脉冲每隔一个码元间隔对接收信号抽样一次，然后将抽样值与判决门限进行比较：大于判决门限，判为正脉冲；小于判决门限，判为负脉冲。根据判决结果，形成与发送信号相同的脉冲波形。
数字基带信号判决电路一般都是由D触发器构成，主从D触发器是其中最常使用的一类触发器，其结构如图1所示。触发器的工作原理是：在时钟的前半个周期，主锁存器在高电平时采样输入数据，主锁存器的输出Q与其输入端Data In相同，而从锁存器维持上个时钟周期的输出；在时钟的后半周期，主锁存器维持前半周期采样的数据，从锁存器则采样主锁存器的输出数据，从而改变其输出的数据值。主从结构在整体上所表现出来的特性为：触发器在时钟的上升沿(或下降沿)对输入数据进行采样，输出新的数据值。
CMOS逻辑的主从D触发器由两级CMOS逻辑的准静态锁存器级联而成，如图2所示。对于CMOS逻辑的主从D触发器，在理想的差分时钟信号的驱动下，电路能够很好地工作。但是当差分时钟信号存在交叠时，则会出现逻辑不确定、传输延时增加等问题。而且，CMOS电路本身不可避免的寄生电容限制了电路的速度。
发明内容
本发明旨在至少在一定程度上解决相关技术中的技术问题之一。为此，本发明的主要目的在于提供一种低功耗超高速数据采样装置，旨在解决传输延迟、功耗高、阈值电压不可配置的问题。
本发明的目的是通过以下技术方案实现的：一种低功耗超高速数据采样装置，包括前端和RS锁存器；前端包括场效应管M1～M19；
M1和M2组成差分输入对管，M5和M6组成参考信号差分输入对管；
M3和M4组成第一差分对管，M7和M8组成第二差分对管；
差分输入对管的源极分别与第一差分对管的两个漏极连接，第一差分对管的两个源极接地，第一差分对管的两个栅极分别与差分输入对管的两个漏极连接；
参考信号差分输入对管的源极分别与第二差分对管的两个漏极连接，第二差分对管的两个源极接地，第二差分对管的两个栅极分别与参考信号差分输入对管的两个漏极连接；
参考信号差分输入对管和差分输入对管的两个漏极两两成对连接；
差分输入对管的两个栅极分别与输入电压连接，参考信号差分输入对管的两个栅极分别与参考信号的电压连接；
差分输入对管的一个漏极分别与M10的源极和M9的漏极连接；M10的漏极分别与M14、M11、M12的漏极连接，M10和M11的栅极与LCK连接，M14的源极分别与M15的源极和M16的漏极连接，M14的栅极与M12的栅极连接；M15的栅极与M13的栅极连接，M15的漏极与M13、M17、M19的漏极连接，M16的栅极与LCK连接，M17和M19的栅极与LCK连接，M19的源极分别与差分输入对管的另一个漏极和M18的漏极连接，M18的栅极接地；
M9、M11、M12、M13、M17、M18的源极相互连接后再与电源连接；
M12的漏极与M13的栅极和RS锁存器的一个输入端连接，M12的栅极与M13的漏极和RS锁存器的另一个输入端连接。
进一步地，低功耗超高速数据采样装置工作时序包括复位、采样、再生、判决四个时间区间。
进一步地，M10、M11、M17和M17为PMOS管；M16为NMOS管；
在复位时间区间时，当CLK为0时，M10，M11，M17和M17导通，M16断开，RS锁存器的两个输入端分别收到有一定电压差的两个高电平。
进一步地，在采样时间区间时，当CLK为1时，M10、M11、M17和M17开关断开，M16开关打开，M12和M13的漏极逐渐放电，M12和M13的漏极最终电平取决于初始电平。
进一步地，在再生时间区间时，M12和M13的漏极中的一个降低到M16阈值电压时，M16被关断；M12和M13的漏极中的另一个被反相器逐渐拉到高电平。
进一步地，当M12和M13的漏极的电压值稳定后，则进入判决时间区间。
与现有技术相比，本发明至少具有以下优点：
本发明较传统超高速数据采样器而言，采用了独特的架构实现了低功耗超高速采样，可支持10Gbps以上的超高速数据采样，并具有阈值电压可配置的灵活性，可用于判决反馈均衡器(DFE)中的采样器使用。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图示出的结构获得其他的附图。
图1为主从D触发器电路结构示意图；
图2为CMOS主从D触发器电路结构示意图；
图3为本发明一种低功耗超高速数据采样装置的前端电路结构示意图；
图4为本发明一种低功耗超高速数据采样装置的整体电路结构示意图；
图5为本发明种低功耗超高速数据采样装置的电路工作时序示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明的一部分实施例，而不是全部的实施例。
基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
需要说明，本发明实施例中所有方向性指示(诸如上、下、左、右、前、后……)仅用于解释在某一特定姿态(如附图所示)下各部件之间的相对位置关系、运动情况等，如果该特定姿态发生改变时，则该方向性指示也相应地随之改变。
在本发明中如涉及“第一”、“第二”等的描述仅用于描述目的，而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。
在本发明的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。
在本发明中，除非另有明确的规定和限定，术语“连接”、“固定”等应做广义理解，例如，“固定”可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系，除非另有明确的限定。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
另外，本发明各个实施例之间的技术方案可以相互结合，但是必须是以本领域普通技术人员能够实现为基础，当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在，也不在本发明要求的保护范围之内。
实施例1
如图3、图4所示，
一种低功耗超高速数据采样装置，包括前端和RS锁存器；前端包括场效应管M1～M19；
M1和M2组成差分输入对管，M5和M6组成参考信号差分输入对管；
M3和M4组成第一差分对管，M7和M8组成第二差分对管；
差分输入对管的源极分别与第一差分对管的两个漏极连接，第一差分对管的两个源极接地，第一差分对管的两个栅极分别与差分输入对管的两个漏极连接；
参考信号差分输入对管的源极分别与第二差分对管的两个漏极连接，第二差分对管的两个源极接地，第二差分对管的两个栅极分别与参考信号差分输入对管的两个漏极连接；
参考信号差分输入对管和差分输入对管的两个漏极两两成对连接；
差分输入对管的两个栅极分别与输入电压连接，参考信号差分输入对管的两个栅极分别与参考信号的电压连接；
差分输入对管的一个漏极分别与M10的源极和M9的漏极连接；M10的漏极分别与M14、M11、M12的漏极连接，M10和M11的栅极与LCK连接，M14的源极分别与M15的源极和M16的漏极连接，M14的栅极与M12的栅极连接；M15的栅极与M13的栅极连接，M15的漏极与M13、M17、M19的漏极连接，M16的栅极与LCK连接，M17和M19的栅极与LCK连接，M19的源极分别与差分输入对管的另一个漏极和M18的漏极连接，M18的栅极接地；
M9、M11、M12、M13、M17、M18的源极相互连接后再与电源连接；
M12的漏极与M13的栅极和RS锁存器的一个输入端连接，M12的栅极与M13的漏极和RS锁存器的另一个输入端连接。
结合图5所示，本发明具体的工作时序是这样的，整体工作时序可以分为4个时间区间：
第一区间(复位)：当CLK为0时，PMOS开关M10，M11，M17和M17导通，NMOS开关M16断开，输出节点X和Y被强制拉到高电平，由于差分输入电平Vin_p和Vin_n的不同(此处暂不考虑参考信号的影响)，流经P、Q两节点电流不同，最终导致输出节点X、Y的高电平有一定的电压差。
第二区间(采样)：当CLK为1时，4个PMOS开关断开，NMOS开关打开，则X、Y节点开始逐渐放电，而最终的放电结果取决于初始电平。
第三区间(再生)：当X或者Y其中一个节点降低到NMOS阈值电压时，则相应的NMOS被关断，由于M12、M13、M14和M15组成反相器正反馈回路，因此另一节点被反相器逐渐拉到高电平。
第四区间(判决)：当输出节点X、Y电压值稳定后，则进入判决阶段。由于采样器电路只有在CLK为1时有正确的逻辑输出，因此在采样器后使用RS锁存器恢复出正确的数据。
本发明在工作时，当Vin_p高于Vin_n时，流经Q的电流大于流经P的电流，则Y点比X点有更大的充电电流，结果是Y点电压高于X点。当CLK为1时，输出节点X、Y开始放电，由于两者结构对称，因此放电速度基本一致，则X点电压先于Y点下降到NMOS阈值电压，则M15断开，Y节点在M13的充电作用下被迅速拉高，M14完全打开，X节点进一步拉低，直到X、Y节点电压趋于稳定。RS触发器将进一步对数据进行恢复，得到完全正确的数据。
本发明的阈值电压可配置是这样实现的：若不考虑参考信号的影响，则流经P、Q两点的电流之差是由差分输入电压差Vin_p-Vin_n决定，但是由于参考信号的影响，电流差实际是取决于(Vin_p-Vin_n)+(Vref_p-Vref_n)。换句话说，参考信号可以调节差分输入的比较阈值，实现了阈值电压可配置的特点。值得一提的是，本发明电路中避免了直流通路，功耗消耗仅发生在电容充放电时刻，因此相比于其他同类产品具有低功耗的特点。
以上，仅为本发明较佳的具体实施方式，但发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应该以权利要求书的保护范围为准。

Claims (6)

1.一种低功耗超高速数据采样装置，其特征在于，包括前端和RS锁存器；所述前端包括场效应管M1～M19；
M1和M2组成差分输入对管，M5和M6组成参考信号差分输入对管；
M3和M4组成第一差分对管，M7和M8组成第二差分对管；
差分输入对管的源极分别与第一差分对管的两个漏极连接，第一差分对管的两个源极接地，第一差分对管的两个栅极分别与差分输入对管的两个漏极连接；
参考信号差分输入对管的源极分别与第二差分对管的两个漏极连接，第二差分对管的两个源极接地，第二差分对管的两个栅极分别与参考信号差分输入对管的两个漏极连接；
参考信号差分输入对管和差分输入对管的两个漏极两两成对连接；
差分输入对管的两个栅极分别与输入电压连接，参考信号差分输入对管的两个栅极分别与参考信号的电压连接；
差分输入对管的一个漏极分别与M10的源极和M9的漏极连接；M10的漏极分别与M14、M11、M12的漏极连接，M10和M11的栅极与LCK连接，M14的源极分别与M15的源极和M16的漏极连接，M14的栅极与M12的栅极连接；M15的栅极与M13的栅极连接，M15的漏极与M13、M17、M19的漏极连接，M16的栅极与LCK连接，M17和M19的栅极与LCK连接，M19的源极分别与差分输入对管的另一个漏极和M18的漏极连接，M18的栅极接地；
M9、M11、M12、M13、M17、M18的源极相互连接后再与电源连接；
M12的漏极与M13的栅极和RS锁存器的一个输入端连接，M12的栅极与M13的漏极和RS锁存器的另一个输入端连接。
2.根据权利要求1所述的低功耗超高速数据采样装置，其特征在于，所述低功耗超高速数据采样装置工作时序包括复位、采样、再生、判决四个时间区间。
3.根据权利要求2所述的低功耗超高速数据采样装置，其特征在于，M10、M11、M17和M17为PMOS管；M16为NMOS管；
在复位时间区间时，当CLK为0时，M10，M11，M17和M17导通，M16断开，RS锁存器的两个输入端分别收到有一定电压差的两个高电平。
4.根据权利要求2所述的低功耗超高速数据采样装置，其特征在于，在采样时间区间时，当CLK为1时，M10、M11、M17和M17开关断开，M16开关打开，M12和M13的漏极逐渐放电，M12和M13的漏极最终电平取决于初始电平。
5.根据权利要求2所述的低功耗超高速数据采样装置，其特征在于，在再生时间区间时，M12和M13的漏极中的一个降低到M16阈值电压时，M16被关断；M12和M13的漏极中的另一个被反相器逐渐拉到高电平。
6.根据权利要求2所述的低功耗超高速数据采样装置，其特征在于，当M12和M13的漏极的电压值稳定后，则进入判决时间区间。
CN201810671802.3A 2018-06-26 2018-06-26 一种低功耗超高速数据采样装置 Pending CN108880508A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810671802.3A CN108880508A (zh) 2018-06-26 2018-06-26 一种低功耗超高速数据采样装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810671802.3A CN108880508A (zh) 2018-06-26 2018-06-26 一种低功耗超高速数据采样装置

Publications (1)

Publication Number Publication Date
CN108880508A true CN108880508A (zh) 2018-11-23

Family

ID=64295736

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810671802.3A Pending CN108880508A (zh) 2018-06-26 2018-06-26 一种低功耗超高速数据采样装置

Country Status (1)

Country Link
CN (1) CN108880508A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110162854A (zh) * 2019-05-09 2019-08-23 重庆大学 一种高速自适应判决反馈均衡器
CN114301480A (zh) * 2022-01-14 2022-04-08 中国人民解放军国防科技大学 高速采样电路及包含该高速采样电路的SerDes接收机

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110162854A (zh) * 2019-05-09 2019-08-23 重庆大学 一种高速自适应判决反馈均衡器
CN110162854B (zh) * 2019-05-09 2023-05-26 重庆大学 一种高速自适应判决反馈均衡器
CN114301480A (zh) * 2022-01-14 2022-04-08 中国人民解放军国防科技大学 高速采样电路及包含该高速采样电路的SerDes接收机
CN114301480B (zh) * 2022-01-14 2024-02-13 中国人民解放军国防科技大学 高速采样电路及包含该高速采样电路的SerDes接收机

Similar Documents

Publication Publication Date Title
CN103546123B (zh) 一种高线性度的张弛振荡器
CN100568728C (zh) 一种时钟信号检测电路
CN107508586B (zh) 一种超低功耗触摸按键电路及其使用方法
CN103560792A (zh) 一种比较器以及模数转换器
CN109217850B (zh) 一种占空比稳定数字控制单级多时钟相位插值器
CN104935303B (zh) 张驰振荡器
CN101356732A (zh) 脉冲发生器和使用了它的电子设备及脉冲发生方法
CN111181442B (zh) 一种自适应压电能量收集接口电路
CN105427786A (zh) 一种栅极驱动电路单元及栅极驱动电路
CN108880508A (zh) 一种低功耗超高速数据采样装置
CN108352838A (zh) 高抖动容限的无基准频率检测器
CN104333062B (zh) 能够进行充电电流检测的充电电路
CN115589217A (zh) Rc振荡电路
CN104901681B (zh) 一种vdd耐压cmos的2vdd电平转换电路
CN105703712B (zh) 高精度的rc振荡器
CN204031123U (zh) 一种应用于锁相环中的基于采样技术的鉴相器和电荷泵电路
CN103152051A (zh) 一种低功耗逐次逼近型模数转换器
CN106026983B (zh) 一种环形振荡器
CN102315852A (zh) 并串数据转换电路及并串数据转换系统
CN109104170B (zh) 一种自适应宽频带数字时钟插值器单元
CN102340293B (zh) 一种相位旋转器和时钟数据恢复装置
CN108123687A (zh) 带扩频功能的振荡器电路
CN108832910A (zh) 一种阈值电压可配置的数据采样器
CN206195725U (zh) 带扩频功能的振荡器电路
CN101098140B (zh) 快速锁定的鉴频鉴相器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20181123

WD01 Invention patent application deemed withdrawn after publication