TWI654854B - 眼圖產生器 - Google Patents

眼圖產生器

Info

Publication number
TWI654854B
TWI654854B TW106144157A TW106144157A TWI654854B TW I654854 B TWI654854 B TW I654854B TW 106144157 A TW106144157 A TW 106144157A TW 106144157 A TW106144157 A TW 106144157A TW I654854 B TWI654854 B TW I654854B
Authority
TW
Taiwan
Prior art keywords
voltage
signal
eye
comparator
eye pattern
Prior art date
Application number
TW106144157A
Other languages
English (en)
Other versions
TW201919358A (zh
Inventor
陳洋
周永奇
Original Assignee
中國商上海兆芯集成電路有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 中國商上海兆芯集成電路有限公司 filed Critical 中國商上海兆芯集成電路有限公司
Application granted granted Critical
Publication of TWI654854B publication Critical patent/TWI654854B/zh
Publication of TW201919358A publication Critical patent/TW201919358A/zh

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31708—Analysis of signal quality
    • G01R31/3171—BER [Bit Error Rate] test
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
    • H03M1/1245—Details of sampling arrangements or methods
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/31813—Test pattern generators
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31703—Comparison aspects, e.g. signature analysis, comparators
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31708—Analysis of signal quality
    • G01R31/31709—Jitter measurements; Jitter generators
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31725—Timing aspects, e.g. clock distribution, skew, propagation delay
    • G01R31/31726—Synchronization, e.g. of test, clock or strobe signals; Signals in different clock domains; Generation of Vernier signals; Comparison and adjustment of the signals
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31727—Clock circuits aspects, e.g. test clock circuit details, timing aspects for signal generation, circuits for testing clocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T11/00—2D [Two Dimensional] image generation
    • G06T11/20—Drawing from basic elements, e.g. lines or circles
    • G06T11/203—Drawing of straight lines or curves
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
    • H03K5/2481—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors with at least one differential stage

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Theoretical Computer Science (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Dc Digital Transmission (AREA)
  • Measurement Of Current Or Voltage (AREA)

Abstract

本發明提供了一種眼圖產生器，用以產生輸入信號的眼圖。眼圖產生器包括第一與第二比較器以及控制電路。第一比較器接收輸入信號、第一時脈信號、以及第一電壓，且根據該第一時脈信號比較輸入信號與第一電壓以產生第一比較信號。第二比較器接收輸入信號、第一時脈信號、以及低於第一電壓的第二電壓。第二比較器根據該第一時脈信號比較輸入信號與第二電壓以產生第二比較信號。控制電路根據第一比較信號與第二比較信號來改變第一電壓以及第二電壓中至少一者的位準，藉以形成眼圖的眼開口區域與眼外部區域之間的區域邊界。

Description

眼圖產生器
本發明係關於一種眼圖產生器，其透過根據同一時脈信號操作的比較器獲得眼圖資訊。
在電子系統中，尤其是在高速的通訊電子系統中，數位信號的眼圖是分析系統效能優劣的指標。由於眼圖的眼寬、眼高、交叉點等資訊會受到碼間串擾、信號衰減、雜訊、以及信號抖動所影響，因此，可藉由眼圖的圖樣資訊來判斷分析系統的效能。在一般的眼圖產生器中，採用不同時脈信號來操作多個比較器，對輸入信號進行取樣以及比較操作。根據比較器所輸出的比較結果產生眼圖的圖樣資訊。因為這些比較器是根據不同的時脈信號來操作的，所以須利用同步電路來同步這些比較器的比較結果。然而，同步電路的加入會導致時序餘裕(timing margin)不足，降低眼圖產生器的穩定性與準確性。
根據本發明一實施例，本發明提供了一種眼圖產生器，用以分析輸入信號，以產生輸入信號的眼圖。眼圖產生器包括第一比較器、第二比較器、以及控制電路。第一比較器接收輸入信號、第一時脈信號、以及第一電壓，且根據第一時脈信號比較輸入信號與第一電壓以產生第一比較信號。第二比 較器接收輸入信號、第一時脈信號、以及低於第一電壓的第二電壓。第二比較器根據第一時脈信號比較輸入信號與第二電壓以產生第二比較信號。控制電路接收第一比較信號與第二比較信號，且根據第一比較信號與第二比較信號來改變第一電壓以及第二電壓中至少一者的位準，藉以形成眼圖的眼開口區域與眼外部區域之間的區域邊界。
為讓本發明之上述目的、特徵及優點能更明顯易懂，下文特舉一較佳實施例，並配合所附的圖式，作詳細說明如下。
10‧‧‧取樣電路
11‧‧‧顯示器
20‧‧‧眼開口區域
21‧‧‧眼外部區域
30...32、31’、32’‧‧‧比較器(LTH)
33‧‧‧控制電路
34‧‧‧時脈產生器
35‧‧‧調節器
330‧‧‧異或(XOR)閘
331‧‧‧計數電路
332‧‧‧判斷電路
333‧‧‧電壓產生電路
A1、A2、B1、B2‧‧‧NMOS電晶體
B20‧‧‧區域邊界
C1、C2‧‧‧NMOS電晶體
CLKP、CLKS‧‧‧時脈信號
D1、D2‧‧‧PMOS電晶體
DIN‧‧‧輸入信號
DH、DL、DH’、DL’‧‧‧比較信號
DH_1...DH_6、DL_1...DL_6‧‧‧比較信號的區段
DOUT‧‧‧輸出信號
DO_1...DO_6‧‧‧輸出信號的區段
E1、E2‧‧‧PMOS電晶體
F1、M1‧‧‧NMOS電晶體
LH1...LH3、LL1...LL3‧‧‧電壓位準
M‧‧‧虛擬MOS
P20...P23‧‧‧取樣點
S10‧‧‧取樣信號
S330‧‧‧邏輯輸出信號
S331‧‧‧計數值
S332‧‧‧判斷信號
S35‧‧‧調節信號
TC、TL、TR‧‧‧時間點
V20、V21‧‧‧取樣值
VCCA‧‧‧電壓源
VH、VL‧‧‧電壓
VIN、VIP‧‧‧差動電壓
VCM、VON、VOP、VSN、VSP‧‧‧信號線
Vref‧‧‧參考電壓
VSSA‧‧‧電壓源
第1圖表示眼圖產生裝置的示範例。
第2圖表示根據本發明實施例的眼圖。
第3圖表示根據本發明實施例的眼圖產生器。
第4圖表示根據本發明實施例的眼圖產生器的主要信號時序圖。
第5圖表示根據本發明另一實施例的眼圖產生器的主要信號時序圖。
第6圖表示根據本發明另一實施例的眼圖產生器。
第7圖表示根據本發明實施例的比較器。
於下文中將參照相關圖式以解說本發明之數個實施例之範例。
第1圖係表示眼圖產生裝置的示範例，其能產生信 號的眼圖。第1圖所示之眼圖產生裝置包括取樣電路10與眼圖產生器11。取樣電路10接收輸入信號DIN，且根據特定頻率的取樣速率來對輸入信號進行取樣以產生取樣信號S10。取樣信號S10包括取樣點資料。眼圖產生器11可以以顯示裝置(圖未示)來顯示所產生的眼圖，也可以不以該顯示裝置顯示所產生的眼圖。眼圖產生器11接收取樣信號S10，且將取樣信號S10劃分為具有預設時間長度的多個資料段落。眼圖產生器11可以將前述多個資料段落重複疊加以構成眼圖。如第2圖所示，眼圖上的一取樣點對應取樣信號S10的一個取樣點資料。參閱第2圖，眼圖可分為眼開口(eye open)區域20和眼外部(eye close)區域21，眼開口區域20由P20，P23，P22以及P21圍成的閉合區域，眼外部(eye close)區域21為眼圖中除了眼開口區域20以外的區域。眼開口區域20的高度、寬度等圖形資訊，反映了產生輸入信號DIN的電子系統的效能。
第3圖係表示根據本發明一實施例的眼圖產生器。本發明所提出的眼圖產生器3可在多個偵測期間內操作以分析輸入信號，藉以獲得眼圖的眼開口區域20與眼外部區域21之間的區域邊界B20。參閱第3圖，眼圖產生器3包括比較器(LTH)30~32、控制電路33、時脈產生器34以及調節器35。時脈產生器34產生時脈信號CLKP。調節器35接收來自時脈產生器34的時脈信號CLKP，且根據調節信號S35來產生時脈信號CLKS。如第4圖所示，以單位時間間隔UI(Unit Interval)表示時脈信號CLKP的兩個相鄰的有效暫態的間隔，即兩個相鄰下降緣或兩個相鄰上升緣之間的標稱時間差(nominal time difference)。 依據本發明實施例，時脈信號CLKS與時脈信號CLKP之間具有由調節信號S35所決定的在-0.5UI~+0.5UI之間變化的可變相位偏移，如第4圖中陰影部分所示。其中，”-”表示時脈信號CLKS相對於時脈信號CLKP而向左偏移，而”+”是表示時脈信號CLKS相對於時脈信號CLKP而向右偏移。在第4圖中，是以時脈信號CLKS相對於時脈信號CLKP向左偏移為例。在第5圖中，以時脈信號CLKS相對於時脈信號CLKP向右偏移為例。
如第3圖所示，比較器30接收輸入信號DIN以及時脈信號CLKP。比較器30根據時脈信號CLKP來對輸入信號DIN進行取樣，且將取樣獲得的取樣值與參考電壓Vref進行比較。該參考電壓可以是比較器30產生，也可以是外部電路輸入到比較器30。在此實施例中，如第2圖所示，此參考電壓Vref為0V。參閱第3圖至第5圖，比較器30以時脈信號CLKP的每一下降緣作為取樣緣，且於時脈信號CLKP的每一下降緣對輸入信號DIN進行取樣，比較器30比較此取樣值與參考電壓Vref的大小，且根據比較結果來產生輸出信號DOUT。
如第3圖所示，比較器31接收輸入信號DIN、可變電壓VH、以及時脈信號CLKS。比較器31根據時脈信號CLKS對輸入信號DIN取樣以獲得取樣值，將該取樣值與電壓VH進行比較。在此實施例中，此電壓VH為高於上述參考電壓Vref的電壓。參閱第3圖至第5圖，比較器31以時脈信號CLKS的每一下降緣作為取樣緣，於時脈信號CLKS的每一下降緣對輸入信號DIN進行取樣。每次獲得取樣值，比較器31比較此取樣值與電壓VH，且根據比較結果來產生比較信號DH。為方便敘述，將 比較信號DH以時脈信號CLKS的下降緣為分界線而劃分為多個區段，這些區段的信號狀態，高電壓位準或低電壓位準，分別表示比較信號DH對應於時脈信號CLKS的多個下降緣所取樣輸入信號DIN並進行比較的輸出結果。在第4圖與第5圖中，以將比較信號DH劃分為6個區段DH_1~DH_6為例。當比較器31比較出取樣值高於電壓VH時，比較器31所產生的比較信號DH在對應的區段中處於高電壓位準，反之，當比較器31比較出取樣值低於電壓VH時，比較器31所產生的比較信號DH在對應的區段中處於低電壓位準。第2圖中眼圖顯示的是每一單位時間間隔UI的輸入信號DIN的重疊影像，例如，在第4圖的實施例中，根據調節信號S35的控制，時脈信號CLKS相對於時脈信號CLKP而向左偏移，時脈信號CLKS的每一下降緣對應到第2圖中眼圖的時間點TL。在第5圖的實施例中，根據調節信號S35的控制，時脈信號CLKS相對於時脈信號CLKP而向右偏移，時脈信號CLKS的每一下降緣對應到第2圖中眼圖的時間點TR。
如第3圖所示，比較器32接收輸入信號DIN、可變電壓VL、以及時脈信號CLKS。比較器32在時脈信號CLKS的驅動下對輸入信號DIN取樣，獲得取樣值，將該取樣值與電壓VL進行比較。在此實施例中，此電壓VL為低於上述參考電壓Vref的電壓。參閱第3圖至第5圖，比較器32以時脈信號CLKS的每一下降緣作為取樣緣，且於時脈信號CLKS的每一下降緣對輸入信號DIN進行取樣。每獲得取樣值，比較器32比較此取樣值與電壓VL，且根據比較結果來產生比較信號DL。比較信號DL以時脈信號CLKS的下降緣為分界線而劃分為多個區段，這些 區段的信號狀態，高電壓位準或低電壓位準，分別表示反應於比較信號DL的多個下降緣所導致的比較結果。在第4圖與第5圖中，以將比較信號DL劃分為6個區段DL_1~DL_6為例。當比較器32比較出取樣值高於電壓VL時，比較器32所產生的比較信號DL在對應的區段中處於一高電壓位準，反之，當比較器32比較出取樣值低於電壓VL時，比較器32所產生的比較信號DL在對應的區段中處於一低電壓位準。
根據本發明另一實施例，第3圖所示之各比較器只執行比較操作，對輸入信號的取樣由其他電路執行，再將取樣值傳輸給第3圖所示之各比較器以進行上述比較操作。
控制電路33包括異或(exclusive OR，XOR)閘330、計數電路331、判斷電路332、以及電壓產生電路333。異或閘330的輸入端耦接比較器31與32以接收來自比較器31與32的比較信號DH與DL，且產生邏輯輸出信號S330。計數電路331耦接異或閘330的輸出端以接收邏輯輸出信號S330，且產生計數值S331。判斷332耦接計數電路331以接收其產生的計數值S331，且產生判斷信號S332。電壓產生電路333耦接判斷電路332以接收判斷信號S332，且根據判斷信號S332來控制電壓VH與VL。
於一偵測期間，比較器31與比較器32重複取樣比較並輸出比較信號DH與DL，控制電路33根據比較器31與32所產生的比較信號DH與DL來執行偵測操作。如第3圖所示，XOR閘330接收比較信號DH與DL，且根據比較信號DH與DL來產生邏輯輸出信號S330。根據XOR閘330的邏輯操作，當比較信號DH與DL分別處於不同的電壓位準時，邏輯輸出信號S330則處 於高電壓位準。在此實施例中，根據電壓VH與VL的位準的高低相對關係，僅有當取樣值大於電壓VL且小於電壓VH時，邏輯輸出信號S330才處於高電壓位準。根據前述內容，比較器31與32在時脈信號CLKS的驅動下執行比較操作。計數電路331接收邏輯輸出信號S330。每接收到一個高電壓位準的邏輯輸出信號S330，計數電路331執行一次計數操作，也就是使計數值S331加一，所以計數電路331執行計數操作，是以計算對應比較器31與32執行各自比較操作所衍生的邏輯輸出信號S330處於高電壓位準的資料區段的數量以產生計數值S331。所以，計數值S331表示以預設次數取樣輸入信號DIN而獲得的複數取樣值中，大於電壓VL且小於電壓VH的取樣值的累計數量。例如，參照第4圖以及第5圖，當比較信號DH的區段DH_1以及比較信號DL的區段DL_1分別處於不同的電壓位準，使對應的邏輯輸出信號S330的資料區段處於高電壓位準，從而使得計數電路331的計數值S331加1(例如，由1000變為1001)。
如第3圖所示，於一偵測期間，判斷電路332接收計數值S331，並輸出判斷信號S332。判斷電路332內建有一計時器，用於為判斷電路332確定一遠大於時脈信號CLKS的時脈週期的固定時長，例如，時脈信號CLKS週期為0.25ns，則該固定時長可以設置為1s。判斷電路332判斷在該固定時長內判斷計數值S331是否大於一臨界值，該臨界值可以為任意自然數，例如10000，並根據判斷結果輸出判斷信號S332。以下為方便表述，以第一判斷信號以及第二判斷信號表示判斷信號S332的兩種狀態。如在前述固定時長內，計數值S331大於該臨界值， 判斷電路332輸出第一判斷信號，從而控制電壓產生電路333降低當前電壓VH，及/或提高當前電壓VL。如在前述固定時長內，計數值S331始終不大於該臨界值，例如一直為零，則至該固定時長結束，判斷電路332輸出第二判斷信號，從而控制電壓產生電路333提高電壓VH，及/或降低電壓VL。判斷電路332輸出的判斷信號S332是第一判斷信號還是第二判斷信號決定了電壓VH以及電壓VL的改變方向，如判斷電路332輸出的判斷信號S332是除第一判斷信號以及第二判斷信號之外的其他信號，則不對電壓VH以及電壓VL產生任何影響。判斷電路332輸出的可以是多位元(bit)的資料，例如預設第一判斷信號為“01”，第二判斷信號為“10”。判斷電路332輸出的也可以是一位元(bit)的資料，例如預設第一判斷信號為“0”，第二判斷信號為“1”。預設使該第一判斷信號不同於該第二判斷信號即可，且該第一判斷信號以及第二判斷信號均用於重置計數電路331，便於下一偵測期間計數電路331能繼續計數。當然，重置計數電路331的信號並不局限於由判斷電路332給出，也可以由其他電路提供。
如圖3所示，於一偵測期間，電壓產生電路333接收判斷信號S332，並在該判斷信號S332的作用下改變電壓VH與VL中至少一個的電壓位準，例如以同步長(step)或以不同步長改變電壓VH與VL的電壓幅度，或者僅改變電壓VH或VL的電壓幅度。根據本發明的一實施例，電壓VH與VL為相對於參考電壓Vref的兩個對稱的電壓，也就是說，參考電壓Vref小於電壓VH且大於電壓VL，電壓VH與參考電壓Vref之間的電壓 差的絕對值等於電壓VL與參考電壓Vref之間的電壓差的絕對值。例如，當電壓Vref=0，電壓VH與VL為一對差動電壓。電壓產生電路332以不同的改變方向同時改變電壓VH與VL，即電壓產生電路332增大電壓VH值且同步減小電壓VL值，如第2圖所示，即向上調整電壓VH且同步向下調整電壓VL；或者電壓產生電路332減小電壓VH值且同步增大電壓VL值，如第2圖所示，即向下調整電壓VH且同步向上調整電壓VL。此外，電壓產生電路332改變電壓VH時所採用的步長(step)等於改變電壓VL時所採用的步長。
以下將以對稱於參考電壓Vref的電壓VH與VL為例，以詳細說明本案眼圖產生器3。
參閱第2圖至第4圖，調節器35於第一偵測器間，控制時脈信號CLKS相對於時脈信號CLKP而向左偏移，時脈信號CLKS的每一下降緣對應至第2圖中眼圖的時間點TL。假設，在此偵測期間，電壓VH初始處於位準LH1，且電壓VL初始處於位準LL1。在下文中，將於電壓VH與VL之後以括號標上其位準，以清楚的表達電壓VH與VL的位準改變。電壓VH(LH1)與參考電壓Vref之間的電壓差的絕對值等於電壓VL(LL1)與參考電壓Vref之間的電壓差的絕對值。比較器31與32以預設次數對輸入信號DIN進行取樣，獲得多個取樣值並各自執行比較操作。比較器31比較每一取樣值與電壓VH(LH1)，比較器32比較每一取樣值與電壓VL(LL1)。舉例來說，比較器31與32在時脈信號CLKS的一下降緣對輸入信號DIN進行取樣，獲得了第2圖中的取樣點P20，取樣點P20的電壓值為V20，為方便敘述， 以下簡稱取樣值V20。比較器31執行其比較操作比較取樣值V20與電壓VH(LH1)的大小，且比較出取樣值V20大於電壓VH(LH1)，比較器32執行比較操作來比較取樣值V20與電壓VL(LL1)的大小，且比較出取樣值V20大於電壓VL(LL1)。此時，比較器31輸出高電壓位準的比較信號DH，且比較器332輸出高電壓位準的比較信號DL。XOR閘330輸出低電壓位準的邏輯輸出信號S330，計數電路331的計數值S331維持原來的數值，即不加1。比較器31與32完成了對於以預設次數取樣獲得的取樣值的比較操作後，當內置有計時器的判斷電路332判斷在某固定時長內獲得的計數值S331始終不大於一臨界值時，以及在該固定時長結束時，判斷信號S332改變，其中計數值S331表示在以預設次數取樣輸入信號DIN而獲得的多個取樣值中，大於電壓VL且小於電壓VH的取樣值的累計數量。控制電壓產生電路333同時提高電壓臨界值VH且降低電壓VL，例如判斷信號S332由”00”改變為第二判斷信號”10”以控制電壓產生電路333同步地將電壓VH由位準LH1提高至LH2，且將電壓VL由LL1降低至LL2，此時，電壓產生電路333提高電壓VH時所採用的步長等於降低電壓VL時所採用的步長。根據本發明的另一實施例，電壓產生電路333提高電壓VH時所採用的步長也可以不等於降低電壓VL時所採用的步長。當取樣值V20同時大於電壓VH與電壓VL，或同時小於電壓VH與電壓VL，判斷電路332在固定時長內獲得的計數值S331不會大於臨界值時，甚至一直為零，至該固定時長結束時，判斷電路332輸出第二判斷信號，例如”10”，來控制電壓產生電路333提高電壓VH(LH1)至VH (LH2)，並同步降低VL(LL1)至VL(LL2)，並控制計數電路331將計數值S331重置為零，再於電壓VH提高至LH2，電壓VL降低至LL後復位。
如第2圖所示，接著，在第二偵測期間，比較器31與比較器32分別根據改變後的電壓VH(LH2)與VL(LL2)執行各自的比較操作，計數電路331重新開始計數，判斷電路332執行判斷操作以產生對應的判斷信號S332以繼續控制電壓產生器330改變電壓VH與VL。於第一偵測期間，控制電路22於固定時長結束時始電壓VH由位準LH1變為位準LH2且電壓VL由位準LL1變為位準LL2從而進入第二偵測期間。在第二偵測期間，判斷電路332在固定時長內，判斷出獲得的計數值S331大於臨界值，使輸出的判斷信號S331為第一判斷信號。
於第一偵測期間和第二偵測期間，判斷電路332輸出的判斷信號S332分別為第二判斷信號和第一判斷信號，即該相鄰兩個偵測期間，判斷電路332輸出的判斷信號S332不一致，隨著電壓VH/VL的升高/降低，取樣點P20由位於電壓VH/VL之外變為了位於電壓VH/VL之內。此時，判斷比較器31的電壓VH於第一偵測期間和第二偵測期間哪次偵測期間的電壓位準較低，以具有當前電瓶LH2的電壓VH與具有前一電瓶LH1的電壓VH中較低者作為區域邊界的一上邊界電壓。如此一來，以此上邊界電壓，即具有位準LH1的電壓VH，與時間點TL則可以描繪出區域邊界B20上的上邊界點。相應地判斷比較器32於第一偵測器間與第二偵測器期間中電壓VL的兩電壓位準何者較高，以具有當前位準LL2的電壓VL與具有前一位準LL1的電壓 VL中較高者作為區域邊界的下邊界電壓。如此一來，以此下邊界電壓，即具有位準LL1的電壓VL，與時間點TL對應描繪出區域邊界B20上的一下邊界點。
獲得對應時間點TL的邊界點之後，調節器35再改變時脈信號CLKS的偏移量，使眼圖產生器3對應另一時間點，以獲得下一個邊界點。比較器31與32與控制電路33繼續執行前述的操作，改變電壓VH與VL，直至於某連續兩次偵測期間，判斷電路產生的判斷信號不同，獲得區域邊界B20的新邊界點，以此循環描繪出整個區域邊界B20。
例如，如第2圖、第3圖、及第5圖所示，在第三偵測期間，調節器35控制時脈信號CLKS相對於時脈信號CLKP向右偏移，時脈信號CLKS的每一下降緣對應第2圖中眼圖的時間點TR。假設，在此偵測期間，電壓VH初始處於位準LH3，且電壓VL初始處於位準LL3。電壓VH(LH3)與參考電壓Vref之間的電壓差的絕對值等於電壓VL(LL3)與參考電壓Vref之間的電壓差的絕對值。比較器31與比較器32執行各自的比較操作以預設次數取樣輸入信號DIN獲得複數取樣值。比較器31比較每一取樣值與電壓VH(LH3)，比較器32比較每一取樣值與電壓VL(LL3)。比較器31與比較器32在時脈信號CLKS的一下降緣對輸入信號DIN取樣獲得第2圖中的取樣點P21，其對應取樣值V21。比較器31執行比較操作來比較取樣值V21與電壓VH(LH3)，比較出取樣值V21小於電壓VH(LH3)，比較器32執行比較操作來比較取樣值V21與電壓VL(LL3)，比較出取樣值V21大於電壓VL(LL3)。此時，比較器31產生處於低電壓位準 的比較信號DH，比較器32產生處於高電壓位準的比較信號DL。XOR閘330所產生的邏輯輸出信號S330的對應資料區段處於高電壓位準，計數電路331的計數值S331維持原來的數值向上加1，使判斷電路332在固定時長內獲得的計數值S331(表示在以預設次數取樣輸入信號DIN而獲得的複數取樣值中，大於電壓VL且小於電壓VH的取樣值的累計數量)大於臨界值，此時，判斷電路332輸出的判斷信號S332為第一判斷信號，例如”01”，控制電壓產生電路333同步地將電壓VH由位準LH3降低至LH2，將電壓VL由位準LL3提高至LL2，此時，電壓產生電路333降低電壓VH時所採用的步長等於提高電壓VL時所採用的步長。在另一實施例中，電壓產生電路333降低電壓臨界值VH時所採用的步長也可以不等於提高電壓VL時所採用的步長。當取樣值小於電壓VH且大於電壓VL，判斷電路332在固定時長內獲得的計數值S331持續累加，至該計數值累加至大於臨界值時，判斷信號S332為第一判斷信號，控制電壓產生電路333降低電壓VH，同步提高電壓VL，並控制計數電路331將計數值S331重置為零，再於電壓VH降低，電壓VL升高後復位。
在第四偵測期間，比較器31與比較器32分別根據改變後的電壓VH(LH2)以及VL(LL2)來與取樣值V21執行各自的比較操作，計數電路331重新開始計數，判斷電路332執行產生對應的判斷信號S332以控制電壓產生器330改變電壓VH與VL。例如，於第三偵測期間，控制電路33於固定時長內獲得的計數值S331累加至大於臨界值，使電壓VH由位準LH3變為位準LH2且電壓VL由位準LL3變為位準LL2從而進入第四 偵測期間，而第四偵測期間，判斷電路332在固定時長內，判斷出獲得的計數值S331仍大於臨界值。此時，判斷電路332輸出第一判斷信號，例如”01”，來控制電壓產生電路333繼續使電壓VH由位準VH2降低至位準VH1，使電壓VL由位準VL2提高至位準LL1，該第一判斷信號還控制計數電路331重置計數值S331為零，並於電壓VH降低至位準LH1，電壓VL升高至LL1後復位，例如由”01”復位成”00”。
在第五偵測期間，比較器31與比較器32再分別根據改變後的電壓VH(LH1)以及與VL(LL1)來與取樣值V21執行各自的比較操作，計數電路331重新開始計數，且判斷電路332執行判斷操作以產生對應的判斷信號S332以控制電壓產生器330改變電壓VH與VL。參閱第2圖，假使在電壓VH處於位準VH1且電壓VL處於LL1的情況下，判斷電路332判斷直至固定時長結束獲得的計數值S331不大於臨界值，判斷信號S332為第二判斷信號，例如”10”，控制提高電壓VH並降低電壓VL，控制重置計數電路331，以及於電壓VH/VL提高/降低後，再由”10”復位成”00”。
於第四偵測期間和第五偵測期間，判斷電路332輸出的判斷信號S332分別為第一判斷信號和第二判斷信號，該相鄰兩個偵測期間，判斷電路332輸出的判斷信號S332不同，隨著電壓VH/VL的降低/提高，取樣點P21由位於電壓VH/VL之內變為了位於電壓VH/VL之外，判斷具有當前位準LH1的電壓VH與具有前一位準LH2的電壓VH中較低者(即判斷比較器31最後兩次執行比較操作時電壓VH的兩位準中何者較低)作為區域 邊界的一上邊界電壓。如此一來，以此上邊界電壓(具有位準LH1的電壓VH)與時間點TR描繪出區域邊界B20上的一上邊界點。此外，對應地，判斷具有當前位準LL1的電壓VL與具有前一位準LL2的電壓VL中較高者(即判斷比較器32最後兩次執行比較操作時電壓VL的兩位準中何者較高)作為區域邊界的一下邊界電壓，以此下邊界電壓(具有位準LL1的電壓VL)與時間點TR描繪出區域邊界B20上的一下邊界點。在獲得對應時間點TR的邊界點之後，調節器35繼續改變時脈信號CLKS相對於時脈信號CLKP的偏移量，使眼圖產生器3進入之後的偵測期間，繼續偵測區域邊界B20的其他邊界點，從而描繪出整個區域邊界B20。
上述實施例是基於電壓VH以及VL對稱於參考電壓Vref，且基於參考電壓Vref同步變化電壓VH以及VL的情況。在其他實施例中，電壓產生器333也可先改變電壓VL再改變電壓VH，或者先改變電壓VH再改變電壓VL。相關操作類似於上文所述。而且根據本發明的另一實施例，參考電壓Vref小於電壓VH且大於電壓VL，電壓VH與參考電壓Vref之間的電壓差的絕對值可以不一直等於電壓VL與參考電壓Vref之間的電壓差的絕對值。可能導致電壓VH與參考電壓Vref之間的電壓差的絕對值非一直等於電壓VL與參考電壓Vref之間的電壓差的絕對值。包括電壓產生電路332不同步改變電壓VH與VL、或者電壓產生電路332同步改變電壓VH與VL但改變電壓VH與VL時所採用的步長不同、或者電壓VH與VL的初始位準不同等情況。
根據本發明實施例，判斷電路執行判斷操作時， 其根據以預設次數進行取樣的取樣值相對於電壓VH與VL的大小，即第2圖所示之取樣點相對於電壓VH與VL的位置來獲得計數值S331，並以該計數值S331是否於固定時長內累加至大於臨界值來判斷電壓VH與VL改變的方向。當取樣點在電壓VH與VL之間，則計數值S331始終會於於固定時長內累加至大於臨界值，此時降低電壓VH，提高電壓VL，直至計數值S331於某偵測期間直至固定時長結束，仍不大於該臨界值，比較該偵測期間與上一偵測期間電壓VH/VL的大小，以較小之電壓VH，較大之電壓VL為一邊界電壓，避免輸入信號DIN的抖動(jitter)影響偵測區域邊界B20的準確性。當取樣點在VH/VL之外，即取樣值同時大於電壓VH與VL，或取樣值同時小於電壓VH與VL，則計數值S331始終會至固定時長結束時仍不大於臨界值，此時提高電壓VH，降低電壓VL，直至計數值S331於某偵測期間于固定時長內能夠累加至大於該臨界值，比較該偵測期間與上一偵測期間電壓VH/VL的大小，以較小之電壓VH，較大之電壓VL為一邊界電壓，避免輸入信號DIN的抖動(jitter)影響偵測區域邊界B20的準確性。
根據本發明的實施例，眼圖產生器3利用調節器35改變時脈信號CLKS相對於時脈信號CLKP的偏移量，時脈信號CLKS的下降緣所對應的時間點由時間軸的左側的一時間點開始逐漸的向時間軸的右側改變。如此一來，循環獲得多個邊界點，根據這些邊界點描繪出區域邊界B20，根據該區域邊界B20分析出眼圖的眼高、眼寬、交叉點等資訊。
第6圖係根據本發明另一實施例的眼圖產生器。第 6圖所示的眼圖產生器3’可在多個偵測期間內操作以分析眼圖，藉以獲得眼圖的眼開口區域20與眼外部區域21之間的區域邊界B20。參閱第6圖，眼圖產生器3’與第3圖所示的眼圖產生器3大致相同，且眼圖產生器3與3’中具有相同元件符號的電路或元件執行相同之操作。眼圖產生器3與3’之間的差異為眼圖產生器3’的比較器31’與32’所接收的電壓。如第6圖所示，比較器31’接收電壓VH-VL，而比較器32’接收電壓VL-VH。此外，比較器31’與32’都接收輸入信號DIN與時脈信號CLKS。比較器31’與32’執行各自的比較操作。在此實施例中，輸入信號DIN為一差動信號。在執行比較操作時，比較器31’與32’根據時脈信號CLKS以預設次數來對輸入信號DIN取樣以獲得複數取樣值。每一取樣值包括電壓VIP與VIN。
在比較器31’執行其比較操作的期間，當比較器31’根據時脈信號CLKS的下降緣對輸入信號DIN進行取樣時，獲得對應的兩電壓VIP與VIN。比較器31’對電壓差VIP-VIN與電壓VH-VL進行比較，且根據比較結果來產生比較信號DH’。如第2圖所示，此實施例中，電壓VH為高於上述參考電壓Vref的電壓，且電壓VL為低於上述參考電壓Vref的電壓。當比較器31’比較出電壓差VIP-VIN大於電壓VH-VL時，比較器31’所產生的比較信號DH’具有高電壓位準，反之，當比較器31’比較出電壓差VIP-VIN小於電壓VH-VL時，比較器31’所產生的比較信號DH’具有低電壓位準。
在比較器32’執行其比較操作的期間，當比較器32’根據時脈信號CLKS的下降緣對輸入信號DIN進行取樣時，獲得 對應的兩電壓VIP與VIN。比較器32’對電壓差VIP-VIN與電壓VL-VH進行比較，且根據比較結果來產生比較信號DL’。當比較器32’比較出電壓差VIP-VIN大於電壓VL-VH時，比較器32’所產生的比較信號DL’具有一高電壓位準，反之，當比較器32’比較出電壓差VIP-VIN小於電壓VL-VH時，比較器32’所產生的比較信號DL’具有一低電壓位準。
根據上述，由於電壓VH為高於上述參考電壓Vref的電壓，且電壓VL為低於上述參考電壓Vref的電壓。因此，當比較器31’比較出電壓差VIP-VIN大於電壓VH-VL的同時，比較器32’也比較出電壓差VIP-VIN大於電壓VL-VH；當比較器32’比較出電壓差VIP-VIN小於電壓VL-VH的同時，比較器31’也比較出電壓差VIP-VIN小於電壓VH-VL。上述兩種情況係表示在時脈信號CLKS的對應下降緣時，電壓VH與VL係位於眼外部區域21。比較器31’比較出電壓差VIP-VIN小於電壓VH-VL且比較器32’比較出電壓差VIP-VIN大於電壓VL-VH的情況，則表示在時脈信號CLKS的對應下降緣時，電壓VH與VL係位於眼開口區域20。XOR閘330接收比較信號DH’與DL’，且根據比較信號DH’與DL’來產生邏輯輸出信號S330。根據XOR閘330的邏輯操作，當比較信號DH’與DL’分別處於不同的電壓位準時，邏輯輸出信號S330則處於高電壓位準。在此實施例中，僅有當電壓差VIP-VIN小於電壓VH-VL且電壓差VIP-VIN大於電壓VL-VH時，邏輯輸出信號S330才處於高電壓位準。XOR閘330後續的電路，包括計數電路330、判斷電路332、與電壓產生電路333則根據邏輯輸出信號S330來操作，相關的敘述請參閱第3圖實施例的 說明，在此省略敘述。
本發明實施例所提出的眼圖產生器可用於PCIE(Peripheral Component Interconnect Express)、SATA(Advanced Technology Attachment)、USB(Universal Serial Bus)、DP(Display port)、SD4(Secure Digital 4)等規格的高速串行傳輸數據的電路中，例如，時脈恢復電路等等。
本發明實施例所述之眼圖產生器，比較器31與32以同一時脈信號CLKS對輸入信號DIN進行取樣與比較操作，因此，比較信號DH與DL傳送至控制電路33之前不須再進行時序同步，有效避免了時域同步導致的後續時序餘裕(timing margin)不足的問題。傳統的眼圖產生器是通過利用不同時脈信號來操作多個比較器，對輸入信號進行取樣以及比較操作，來進一步獲得眼圖的圖樣資訊。但由於這些比較器是根據不同的時脈信號來操作的，因此須利用同步電路，例如觸發器電路，來將這些比較器的比較結果統一至同一時域，增加了設計面積和難度，而同步電路的加入會導致後續時序餘裕(timing margin)不足。
第7圖係表示根據本發明一實施例的比較器。在一實施例中，第3圖中的比較器31與32中至少一者係以第7圖的比較器來實現。在第3圖實施例中，輸入信號DIN係以差動信號的形式來傳送至眼圖產生器3，因此，輸入信號DIN可以差動電壓VIN與VIP來共同表示。在另一實施例中，第6圖中的比較器31’與32’中至少一者係以第7圖的比較器來實現。參閱第7圖，比較器包括P型金氧半場效(P-type Metal-Oxide-Semiconductor， PMOS)電晶體D1、D2、E1、與E2以及N型金氧半場效(N-type Metal-Oxide-Semiconductor，NMOS)電晶體A1、A2、B1、B2、C1、C2、F1、與M1。PMOS電晶體E1的源極耦接電壓源VCCA，其閘極接收時脈信號CLKS、且其汲極連接信號線VOP。PMOS電晶體D1的源極耦接電壓源VCCA，其閘極連接信號線VON、且其汲極連接信號線VOP。PMOS電晶體21的源極耦接電壓源VCCA，其閘極接收時脈信號CLKS、且其汲極連接信號線VON。PMOS電晶體D2的源極耦接電壓源VCCA，其閘極連接信號線VOP、且其汲極連接信號線VON。NMOS電晶體C1的汲極耦接信號線VOP，其閘極耦接信號線VON，且其源極耦接信號線VSP。NMOS電晶體C2的汲極耦接信號線VON，其閘極耦接信號線VOP，且其源極耦接信號線VSN。NMOS電晶體F1的汲極耦接信號線VSN，其閘極接收時脈信號CLKS，且其源極耦接信號線VSP。NMOS電晶體B1的汲極耦接信號線VSP，其閘極接收差動電壓VIN，且其源極耦接信號線VCM。NMOS電晶體B2的汲極耦接信號線VSN，其閘極接收差動電壓VIP，且其源極耦接信號線VCM。NMOS電晶體M1的汲極與源極耦接信號線VCM，且其閘極耦接電壓源VSSA。NMOS電晶體A1的汲極耦接信號線VCM，其閘極接收時脈信號CLKS，且其源極耦接電壓源VSSA。NMOS電晶體A2的汲極耦接信號線VCM，其閘極接收時脈信號CLKS，且其源極耦接電壓源VSSA。
雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何熟習此項技藝者，在不脫離本發明之精神和範圍內，當可作更動與潤飾，因此本發明之保護範圍當視 後附之申請專利範圍所界定者為準。

Claims (11)

  1. 一種眼圖產生器，用以產生一輸入信號的一眼圖，包括：一第一比較器，接收該輸入信號、一第一時脈信號、以及一第一電壓，且根據該第一時脈信號比較該輸入信號與該第一電壓以產生一第一比較信號；一第二比較器，接收該輸入信號、該第一時脈信號、以及低於該第一電壓的一第二電壓，其中，該第二比較器根據該第一時脈信號比較該輸入信號與該第二電壓以產生一第二比較信號；以及一控制電路，接收該第一比較信號與該第二比較信號，且根據該第一比較信號與該第二比較信號來改變該第一電壓以及該第二電壓中至少一者的位準，用於形成該眼圖的一眼開口區域與一眼外部區域之間的一區域邊界；其中，該控制電路包括：一計數電路，根據該第一比較信號以及該第二比較信號，輸出一累計數量。
  2. 如申請專利範圍第1項所述之眼圖產生器，更包括：一調節器，該調節器改變該第一時脈信號的取樣緣，以使改變後的該第一時脈信號的取樣緣對應該眼圖時間軸上的各點。
  3. 如申請專利範圍第2項所述之眼圖產生器，其中，該控制電路更包括：一異或閘，接收該第一比較信號以及該第二比較信號，且根據該第一比較信號以及該第二比較信號來產生一邏輯輸出，其中該計數電路接收該邏輯輸出，且輸出該邏輯輸出的高電壓位準的該累計數量；一判斷電路，包括一計時器，其中，該判斷電路接收該累計數量並執行一判斷操作，以判斷該累計數量於一固定時長內是否大於一臨界值以產生一判斷信號，該臨界值為一自然數；以及一電壓產生電路，產生該第一電壓以及該第二電壓，且根據該判斷信號改變該第一電壓以及該第二電壓中的至少一者。
  4. 如申請專利範圍第3項所述之眼圖產生器，其中，當該固定時長內該累計數量大於該臨界值，該電壓產生電路降低該第一電壓或提高該第二電壓，以及該累計數量被重置。
  5. 如申請專利範圍第3項所述之眼圖產生器，其中，當該固定時長內該累計數量不大於該臨界值，該電壓產生電路於該固定時長結束時提高該第一電壓或降低該第二電壓；以及該累計數量被重置。
  6. 如申請專利範圍第3項所述之眼圖產生器，其中，當兩次偵測期間該判斷電路執行該判斷操作的結果不同，則比較兩次該等偵測期間該第一電壓的大小，以較小之該第一電壓為第一邊界電壓；以及比較兩次該等偵測期間該第二電壓的大小，以較大之該第二電壓為一第二邊界電壓。
  7. 如申請專利範圍第6項所述之眼圖產生器，持續獲取所述第一邊界電壓以及所述第二邊界電壓，以與所述眼圖時間軸上的各點形成該區域邊界。
  8. 如申請專利範圍第1項所述之眼圖產生器，其中，該控制電路執行一判斷操作，判斷小於該第一電壓且大於該第二電壓的複數取樣值的一累計數量在一固定時長內是否大於一臨界值，該臨界值為一自然數。
  9. 如申請專利範圍第8項所述之眼圖產生器，其中，當該固定時長內該累計數量大於該臨界值時，該控制電路降低該第一電壓或提高該第二電壓，以及重置該累計數量為零。
  10. 如申請專利範圍第8項所述之眼圖產生器，其中，當該固定時長內該累計數量不大於該臨界值時，該控制電路於該固定時長結束時提高該第一電壓或降低該第二電壓，以及重置該累計數量。
  11. 如申請專利範圍第8項所述之眼圖產生器，其中，當兩次偵測期間該控制電路執行該判斷操作的結果不同，則比較兩次該等偵測期間該第一電壓的大小，以較小之該第一電壓為一第一邊界電壓，以及比較兩次該等偵測期間該第二電壓的大小，以較大之該第二電壓為一第二邊界電壓。
TW106144157A 2017-10-31 2017-12-15 眼圖產生器 TWI654854B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201711049386.5A CN107707258B (zh) 2017-10-31 2017-10-31 眼图产生器
??201711049386.5 2017-10-31

Publications (2)

Publication Number Publication Date
TWI654854B true TWI654854B (zh) 2019-03-21
TW201919358A TW201919358A (zh) 2019-05-16

Family

ID=61176511

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106144157A TWI654854B (zh) 2017-10-31 2017-12-15 眼圖產生器

Country Status (3)

Country Link
US (1) US10393808B2 (zh)
CN (1) CN107707258B (zh)
TW (1) TWI654854B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6978852B2 (ja) * 2017-05-10 2021-12-08 キヤノン株式会社 同期信号出力装置、制御方法、及び、プログラム
CN113050012B (zh) * 2021-03-15 2023-05-05 中国科学院微电子研究所 一种眼图参考电压的校准方法及装置
CN115913346B (zh) * 2022-11-30 2024-04-19 华中科技大学 一种光学眼图的监控方法和系统
CN115904849B (zh) * 2023-01-09 2023-05-12 苏州浪潮智能科技有限公司 Pcie链路信号测试方法、系统、计算机设备及介质

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0263315A (ja) * 1988-08-30 1990-03-02 Mitsubishi Electric Corp アイパターン判定回路
KR920003598B1 (ko) * 1988-12-22 1992-05-04 재단법인 한국전자통신 연구소 Nrz비트 동기방식의 주파수 및 위상검출회로
US6876616B2 (en) * 2001-03-13 2005-04-05 Victor Company Of Japan, Ltd. Digital signal reproducing apparatus
US7606297B2 (en) * 2002-03-15 2009-10-20 Synthesys Research, Inc. Method and system for creating an eye diagram using a binary data bit decision mechanism
JP4110573B2 (ja) * 2003-09-16 2008-07-02 横河電機株式会社 パルスパターン発生装置
US7174279B2 (en) 2004-03-31 2007-02-06 Teradyne, Inc. Test system with differential signal measurement
KR100630686B1 (ko) * 2004-06-24 2006-10-02 삼성전자주식회사 전송 데이터의 스큐를 감소시키는 데이터 코딩 방법과이를 이용한 인코딩 장치 및 디코딩 장치와 이들을구비하는 송수신 장치 및 그 송수신 방법
US20060274873A1 (en) * 2005-06-02 2006-12-07 Abramovitch Daniel Y Rapid data point selection for generating eye diagrams
CN100571234C (zh) * 2005-12-01 2009-12-16 旺宏电子股份有限公司 应用在无线接收装置的ask解调器及方法
CN200966058Y (zh) * 2006-09-27 2007-10-24 飞博创（成都）科技有限公司 极限眼图发生器
JP4548527B2 (ja) * 2008-07-31 2010-09-22 ソニー株式会社 情報処理装置、及び信号処理方法
JP4569689B2 (ja) * 2008-09-02 2010-10-27 ソニー株式会社 情報処理装置、復号処理方法、及び信号伝送方法
JP2010263496A (ja) * 2009-05-08 2010-11-18 Sony Corp 信号処理装置、及び誤り訂正方法
CN101571562B (zh) * 2009-05-27 2011-02-09 东南大学 一种构建眼图和进行眼图模板测试的方法
CN101662289B (zh) * 2009-09-11 2013-09-25 西安电子科技大学 无源超高频射频识别芯片解码器及解码方法
US8248107B2 (en) * 2010-03-11 2012-08-21 Altera Corporation High-speed differential comparator circuitry with accurately adjustable threshold
CN202586932U (zh) * 2012-04-01 2012-12-05 四川和芯微电子股份有限公司 数据驱动电路
CN102723998B (zh) * 2012-05-29 2015-06-17 武汉电信器件有限公司 一种延时干涉仪工作点的控制装置及其控制方法
CN103679078A (zh) * 2012-09-18 2014-03-26 北京中电华大电子设计有限责任公司 一种超高频脉冲间隔编码的模拟解码电路
JP5432352B1 (ja) * 2012-09-27 2014-03-05 アンリツ株式会社 パルスパターン発生装置及びパルスパターン発生方法
US9148235B1 (en) * 2014-09-15 2015-09-29 Global Unichip Corporation Eye diagram measuring circuit and measuring method thereof
CN104467802B (zh) * 2014-11-21 2017-12-19 中国科学院微电子研究所 一种应用于高速接口的阻抗校正电路
CN204272086U (zh) * 2014-12-09 2015-04-15 武汉普赛斯电子技术有限公司 一种眼图采样与重建硬件电路
US9378843B1 (en) * 2015-01-26 2016-06-28 9011579 Canada Incorporee Collaborative analog-to-digital and time-to-delay conversion based on signal prediction
JP6892592B2 (ja) * 2017-03-13 2021-06-23 富士通株式会社 受信回路及びアイモニタシステム

Also Published As

Publication number Publication date
US10393808B2 (en) 2019-08-27
US20190128962A1 (en) 2019-05-02
TW201919358A (zh) 2019-05-16
CN107707258A (zh) 2018-02-16
CN107707258B (zh) 2022-06-10

Similar Documents

Publication Publication Date Title
TWI654854B (zh) 眼圖產生器
EP3211822B1 (en) Multi-wire open-drain link with data symbol transition based clocking
TWI699974B (zh) 多相位時脈資料回復電路校正
TWI720008B (zh) 用於三相介面之多相位時脈資料回復
US9236869B2 (en) Semiconductor device
US6647027B1 (en) Method and apparatus for multi-channel data delay equalization
US9106235B2 (en) Mesochronous synchronizer with delay-line phase detector
US7869544B2 (en) System for measuring an eyewidth of a data signal in an asynchronous system
US9325487B1 (en) Systems and methods for transferring a signal from a first clock domain to a second clock domain
CN104639157B (zh) 定时调整电路和半导体集成电路装置
US7587640B2 (en) Method and apparatus for monitoring and compensating for skew on a high speed parallel bus
JP2006041818A (ja) ディジタルインターフェースを有する半導体装置、メモリ素子及びメモリモジュール
US20080187080A1 (en) Oversampling data recovery circuit and method for a receiver
US7363568B2 (en) System and method for testing differential signal crossover using undersampling
CN104009756B (zh) 时钟脉冲数据恢复电路模块及数据恢复时钟脉冲产生方法
US8638149B1 (en) Equalized rise and fall slew rates for a buffer
US9270261B2 (en) Signal adjustment circuit
US6604203B1 (en) Arrangement and method for self-synchronization data to a local clock
KR101247269B1 (ko) 위상 오차에 대한 루프 대역폭 의존성을 가지는 지연고정루프
US20150016579A1 (en) Clock and data recovery device, sampler and sampling method thereof
CN111125939B (zh) 用于lpddr4 io接口输出端的信号抖动估计方法
CN103376357B (zh) 时脉相位差的估计装置及方法
JP4945616B2 (ja) ディジタルインターフェースを有する半導体装置
KR20110138140A (ko) 동작 주파수에 대한 루프 대역폭 의존성을 가지는 지연고정루프
Zhou Design and measurement of synchronizers