CN103679078A

CN103679078A - 一种超高频脉冲间隔编码的模拟解码电路

Info

Publication number: CN103679078A
Application number: CN201210351418.8A
Authority: CN
Inventors: 胡毅; 沈红伟
Original assignee: Beijing CEC Huada Electronic Design Co Ltd
Current assignee: Beijing CEC Huada Electronic Design Co Ltd
Priority date: 2012-09-18
Filing date: 2012-09-18
Publication date: 2014-03-26

Abstract

通常的编码电路使用数字电路进行解码，这就要求数字电路的时钟具有足够高的频率。在芯片电路设计中，高的时钟频率就意味着较高的电路功耗。本发明公开了一种超高频脉冲间隔编码的模拟解码电路，利用多种模拟采样电路，实现了无时钟的脉冲间隔编码的模拟电路解码方法。

Description

一种超高频脉冲间隔编码的模拟解码电路

技术领域：

本发明属于基本电路设计技术领域，涉及超高频脉冲间隔编码(Pulse Interval Encoding)的解码电路结构。

背景技术：

在射频识别领域，无源电子标签通过天线接收电磁场能量，给芯片电路供电。同时阅读器与无源电子标签之间通过影响电磁场能量实现数据的传输。按照ISO18000-6C标准中，阅读器通过100％ASK调制传输数据。这就意味着当阅读器转输低电平时，阅读不发射电磁场能量，而此时芯片电路的供电完全靠其之前存储的能量来实现。这就要求芯片的功耗越低，芯片的性能就越好。

通常的无源电子标签对脉冲间隔编码都使用数字电路实现。实现的原理即为通过更高频率的时钟信号对脉冲间隔编码进行采样，并进行计数处理。这就要求无源电子标签需要产生一个很高频率的内部时钟。而其余协议的处理完全不需要如此高频率的时钟信号，而是对该高频率的时钟信号进行分频使用，因此在常规的无源电子标签内部时钟树的功耗在整个芯片功耗中占很大一部分。

因此为了使无源电子标签的功耗更低，性能更好，设计人员需要找出一种不使用高频率时钟就可以实现对脉冲间隔编码进行解码的电路，从而减少无源电子标签内部时钟树的功耗。

发明内容：

本发明涉及利用多种模拟采样比较方法，将周期时间转换为电压信号，通过比较，实现对脉冲间隔编码的模拟解码。

一种脉冲间隔编码的解码电路，用于对脉冲间隔编码进行解码，包括：

充电基准电路，包含电流源、电容以及控制开关，由支路一和支路二串联组成，其中电容C1和控制开关SW4并联组成支路一，电流源、控制开关SW3串联组成支路二，充电基准电路用于实现比较基准电压采样及保持功能，；

充电比较电路，包含电流源、电容以及控制开关，由支路三和支路四串联组成，其中电容C2和控制开关SW2并联组成支路三，电流源、控制开关SW1串联组成支路四，用于实现数据段周期比较电压采样功能；

电压比较电路，用于比较充电比较电路和充电基准电路输出的电压信号；

信号存储电路，用于在存储控制信号的控制下将电压比较电路输出的电压信号进行存储。

充电基准电路中，电流源可直接跟支路一串联。所述充电比较电路中，电流源可直接跟支路三串联。

充电基准电路的工作过程满足如下时序：在较准周期内，充电基准电路工作，较准周期结束时，充电基准电路中电容C1保存基准比较电压信号。

在每个数据周期内，充电比较电路工作，当每个数据周期结束后，充电比较电路将电容C2保存的比较电压信号清零，进入下一个数据周期，重新开始充电。

信号存储的工作过程满足如下时序：在较准周期和(或)每个数据周期结束时，信号存储电路对电压比较电路输出的电压信号进行存储。

信号存储电路对电压比较电路输出的电压信号进行存储后，充电基准电路再对充电比较电路中电容C2保存的比较电压信号清零。

上述的脉冲间隔编码的解码电路可包含多个充电比较电路以及多个电压比较电路，通过选择控制电路来选择工作的充电比较电路以及选择输出电压比较电路的输出信号。多个充电比较电路的工作过程采用时分工作，由选择控制电路按照时分控制时序分配出各个充电比较电路应当工作的数据周期，在相应的数据周期内相应的充电比较电路工作，该数据周期结束后，相应的充电比较电路进入保持状态，直至由选择控制电路将该充电比较电路的电容保存的比较电压信号清零，之后进入下一个数据周期，重新开始充电。

同时，充电基准电路和充电比较电路可分别由放电基准电路和放电比较电路代替，其中：

放电基准电路包含电流源、电容以及控制开关，由支路五和支路六串联组成，其中电容C3和控制开关SW5并联组成支路五，电流源、控制开关SW6串联组成支路六；

放电比较电路包含电流源、电容以及控制开关，由支路七和支路八串联组成，其中电容C4和控制开关SW8并联组成支路七，电流源、控制开关SW7串联组成支路八。

放电基准电路中，电流源可直接跟支路五串联。放电比较电路中，电流源可直接跟支路七串联。

在较准周期内，放电基准电路工作，较准周期结束时，放电基准电路中电容C3保存基准比较电压信号。

在每个数据周期内，放电比较电路工作，当每个数据周期结束后，放电比较电路将电容C4保存的比较电压信号清零，进入下一个数据周期，重新开始放电。

在较准周期和(或)每个数据周期结束时，信号存储电路对电压比较电路输出的电压信号进行存储。

信号存储电路对电压比较电路的电压信号进行存储后，放电基准电路再对放电比较电路中电容C4保存的比较电压信号清零。

电路中可包含多个放电比较电路以及多个电压比较电路，通过选择控制电路来选择工作的放电比较电路以及选择输出电压比较电路的输出信号。多个放电比较电路的工作过程采用时分工作，由选择控制电路按照时分控制时序分配出各个放电比较电路应当工作的数据周期，在相应的数据周期内相应的放电比较电路工作，该数据周期结束后，相应的放电比较电路进入保持状态，直至由选择控制电路将该放电比较电路的电容保存的比较电压信号清零，之后进入下一个数据周期，重新开始放电。

附图说明：

图1脉冲间隔编码符号

图2ISO18000-6C数据同步编码说明

图3脉冲间隔编码解码结构方案一

图4充电基准电路示意图

图5充电基准电路工作时序示意图

图6充电比较电路示意图

图7充电比较电路工作时序示意图

图8电压比较电路和信号存储电路工作时序

图9脉冲间隔编码解码结构方案二

图10一种放电比较电路示意图

图11脉冲间隔编码解码结构方案二工作时序示意图

图12脉冲间隔编码解码结构方案三

图13脉冲间隔编码解码结构方案三工作时序示意图

图14脉冲间隔编码解码结构方案四

具体实施方式：

本发明以对ISO18000-6C协议中定义的脉冲间隔编码规则进行解码来描述本发明的实施例，所属领域的技术人员将了解本发明的下列详细说明仅是说明性的，并且无意以任何方式限制。受益于此揭示内容的所属领域技术人员容易明了本发明的其它实施例。因此所有等同的技术方案也应该属于本发明的范畴由各权力要求限定。

图1为ISO18000-6C协议中定义的脉冲间隔编码符号。数据-0的周期长度定义为Tari。数据-1的周期为数据-0周期的1.5至2倍。

图2为ISO18000-6C协义中定义阅读器向标签发送数据的前同步码和帧同步码。由标准定义的阅读器向标签发送数据的同步码中可以知道在同步码中都包含R＝＞T较准周期(RTcal)，而该周期长度根据标准定义为数据-0和数据-1周期长度之和。将数据-0和数据-1 分别与RTcal周期的一半进行比较可以将数据-0和数据-1分出来。

图3为脉冲间隔编码解码电路结构框图一。该编码解码电路包含(但不限于)充电比较电路、充电基准电路、电压比较电路和信号存储电路。

图4A为一种充电基准电路，其作用将RTcal的周期的一半转换成可以比较的基准电压信号，从物理知识知道当电流源对电容充电时满足CV＝It，因此取充电电流I₁＝I/2，即可实现将RTcal周期的一半转换成比较基准电压，图4B为另一种能够实现上述功能的电路。

图5为充电基准电路工作的时序图，PIE编码为阅读器向标签发送的脉冲编码信号，Sw3和Sw4为开关Sw3和Sw4工作时序，假设两个开关为高电平时开关闭合，低电平时开关断开。因此电流源会在RTcal对电容充电，Vref逐渐升高。当周期结束后，Vref保持不变，此时Vref为充电基准电路在RTcal周期内对电容充电获得的相对于RTcal周期一半时间对应的比较基准电压。

图6A为一种充电比较电路，数据发送周期内通过电流源对电容充电，将数据-0和数据-1的周期转换成可以比较的比较电压信号。图6B为另一种实现上述功能的电路。

图7为充电比较电路工作的时序图，PIE编码为阅读器向标签发送的脉冲编码信号，Sw1和Sw2为开关Sw1和Sw2工作时序，假设两个开关为高电平时开关闭合，低电平时开关断开。当使用图6B实现电路时无需Sw1工作时序。因此电流源会在每个数据周期内对电容充电，数据周期结束后重新开始新周期的充电。

图8为电压比较电路和信号存储电路工作时序。PIE编码为阅读器向标签发送的脉冲编码信号，Vref为充电基准电路输出比较基准电压，Vcmp为充电比较电路输出比较电压信号。Vcmp_out为电压比较电路将Vcmp与Vref进行比较输出比较结果。Decode为信号存储电路通过存储控制信号（本例使用PIE编码信号，但不限于使用PIE编码）对电压比较电路输出比较结果进行存储。输出PIE编码的解码信号。

图9为脉冲间隔编码解码电路结构图二，是区别于图3的另外一种脉冲间隔编码解码实现方法。该编码解码电路包含(但不限于)放电比较电路、放电基准电路、电压比较电路和信号存储电路。

图10为另一种放电比较电路，可以替代图9中的放电比较电路。

图11为脉冲间隔编码解码电路结构图二的工作时序示意图。该电路工作的方式与图3所示脉冲间隔编码解码电路结构图一的工作时序很相似。放电基准电路在开关Sw3和Sw4工作时序的控制下，在RTcal周期内通过电流沉对电容放电生成一个放电比较基准电压Vref。放电比较电路在开关Sw1和Sw2工作时序的控制下，在RTcal和(或)每个数据周期内通过电流沉对电容放电生成放电比较电压Vcmp。通过电压比较电路输出将Vref和Vcmp进行比较，输出比较电压信号Vcmp_out，并且在每个数据周期结束时通过信号存储电路将比较电压信号Vcmp_out存储输出脉冲间隔编码解码信号Decode。

由图11两种脉冲间隔编码解码电路工作时由于只有一个充电/放电比较电路，因此每个数据周期该充电和(或)放电比较电路开关Sw1和Sw2都需要有一个时钟脉冲将上一次数据周期存储的比较电压归零以进行重新充电和(或)放电，而该时钟脉冲的产生还依赖于内部存在的时钟进行处理，而使用多路充电和(或)放电比较电路协同工作就可以很好的解决该问题，使得控制信号可以全完使用PIE编码信号实现，而不需要内部的时钟信号辅助处理。本处以两路充电和(放电)比较电路进行解释如何使多个充电和(或)放电比较电路协同工作。所属领域的技术人员将了解下列详细说明仅是说明性的，而非对本发明的限制。有关技术领域的技术人员，很容易将两路方案扩充至更多路方案，还可以进行其它各种变换或变化，因此所有等同的技术方案也应该属于本发明的范畴由各权力要求限定。

图12为第三种实现脉冲间隔编码解码电路结构图。该解码电路在图3解码编码电路上多加了一路充电比较电路，和一路电压比较电路，并且添了一个信号选择电路用于在两个充电比较电路中选择一个进行工作，并且选择一路电压比较电路的结果进行输出。充电基准电路的电路实现如图4A和(或)图4B。充电比较电路的电路实现如图6A。充电基准电路的工作时序如图5所示。

图13为第三种实现解码电路的工作时序示意图。由于充电基准工作时序与图5相同，因此针对数据段的工作时序进行详细说明。

通过对PIE编码进行分频，可以将数据周期分为奇数周期(如图中所示的周期(1)和周期(3))和偶数周期(如图中所示的周期(2)和周期(4))，通过Mux信号可将奇数周期分配给充电比较电路A，偶数周期分配给充电比较电路B。通过Mux和开关Sw1和Sw2的配合使得充电比较电路在其被分配的工作周内进行充电，周期结束时进行电压保持状态，直至下一个周期的低电平对充电电压进行清零。对于充电比较电路A，其Sw1A和Sw2A开关时序如图所示，使得其在数据周期(1)内进行充电，在数据周期(2)的前段高电平时保持其充电电压，在数据周期(2)的后段低电平时对电容上的电压进行清零。至数据周期(3)时重新开始进入充电、保持、清零周期。同样，对于充电比较电路B，其Sw1B和Sw2B使其在数据周期(2)开始充电，在数据周期(3)的前段高电平时保持其充电电压，在数据周期(3)的后段低电平时对电容上的电压进行清零。至数据周期(4)时重新开始进行充电、保持、清零周期。

信号选择电路通过Mux信号选择充电比较电路A的输出或者充电比较电路B的输出，如图13所示，当Mux为高电平时(即奇数数据周期)选择充电比较电路B的输出，为低电平时(即偶数数据周期)选择充电比较电路A的输出。并在在每个周期开始时信号存储电路对信号选电路输出结果Vcmp_out进行存储，即得到解码信号Decode。

图14为另一钟两路比较电路工作方案，其采用放电基准电路和放电比较电路替代方案三中充电基准电路和充电比较电路。图14中放电基准电路结构和放电比较电路结构参照图9，其各部分工作时序与图13所述相同。

Claims

1.一种脉冲间隔编码的解码电路，用于对脉冲间隔编码进行解码，包括：

2.如权利要求1所述的电路，其特征在于所述充电基准电路中，电流源可直接跟支路一串联。

3.如权利要求1所述的电路，其特征在于所述充电比较电路中，电流源可直接跟支路三串联。

4.如权利要求1所述的电路，其特征在于所述充电基准电路的工作过程满足如下时序：在较准周期内，充电基准电路工作，较准周期结束时，充电基准电路中电容C1保存基准比较电压信号。

5.如权利要求1所述的电路，其特征在于所述充电比较电路的工作过程满足如下时序：在每个数据周期内，充电比较电路工作，当每个数据周期结束后，充电比较电路将电容C2保存的比较电压信号清零，进入下一个数据周期，重新开始充电。

6.如权利要求1所述的电路，其特征在于所述信号存储的工作过程满足如下时序：在较准周期和(或)每个数据周期结束时，信号存储电路对电压比较电路输出的电压信号进行存储。

7.如权利要求1所述的电路，其特征在于工作过程满足如下时序：信号存储电路对电压比较电路输出的电压信号进行存储后，充电基准电路再对充电比较电路中电容C2保存的比较电压信号清零。

8.如权利要求1所述的电路，其特征在于所述充电基准电路和充电比较电路可分别由放电基准电路和放电比较电路代替，其中：

9.如权利要求8所述的电路，其特征在于所述放电基准电路中，电流源可直接跟支路五串联。

10.如权利要求8所述的电路，其特征在于所述放电比较电路中，电流源可直接跟支路七串联。

11.如权利要求8所述的电路，其特征在于放电基准电路的工作过程满足如下时序：在较准周期内，放电基准电路工作，较准周期结束时，放电基准电路中电容C3保存基准比较电压信号。

12.如权利要求8所述的电路，其特征在于放电比较电路的工作过程满足如下时序：在每个数据周期内，放电比较电路工作，当每个数据周期结束后，放电比较电路将电容C4保存的比较电压信号清零，进入下一个数据周期，重新开始放电。

13.如权利要求8所述的电路，其特征在于信号存储电路的工作过程满足如下时序：在较准周期和(或)每个数据周期结束时，信号存储电路对电压比较电路输出的电压信号进行存储。

14.如权利要求8所述的电路，其特征在于，信号存储电路对电压比较电路的电压信号进行存储后，放电基准电路再对放电比较电路中电容C4保存的比较电压信号清零。

15.如权利要求1所述的电路，其特征在于可包含多个充电比较电路以及多个电压比较电路，通过选择控制电路来选择工作的充电比较电路以及选择输出电压比较电路的输出信号。

16.如权利要求15所述的电路，其特征在于多个充电比较电路的工作过程采用时分工作，由选择控制电路按照时分控制时序分配出各个充电比较电路应当工作的数据周期，在相应的数据周期内相应的充电比较电路工作，该数据周期结束后，相应的充电比较电路进入保持状态，直至由选择控制电路将该充电比较电路的电容保存的比较电压信号清零，之后进入下一个数据周期，重新开始充电。

17.如权利要求8所述的电路，其特征在于可包含多个放电比较电路以及多个电压比较电路，通过选择控制电路来选择工作的放电比较电路以及选择输出电压比较电路的输出信号。

18.如权利要求17所述的电路，其特征在于多个放电比较电路的工作过程采用时分工作，由选择控制电路按照时分控制时序分配出各个放电比较电路应当工作的数据周期，在相应的数据周期内相应的放电比较电路工作，该数据周期结束后，相应的放电比较电路进入保持状态，直至由选择控制电路将该放电比较电路的电容保存的比较电压信号清零，之后进入下一个数据周期，重新开始放电。