TWI761147B - 乘積和計算電路及其乘積和計算方法 - Google Patents

乘積和計算電路及其乘積和計算方法 Download PDF

Info

Publication number
TWI761147B
TWI761147B TW110110497A TW110110497A TWI761147B TW I761147 B TWI761147 B TW I761147B TW 110110497 A TW110110497 A TW 110110497A TW 110110497 A TW110110497 A TW 110110497A TW I761147 B TWI761147 B TW I761147B
Authority
TW
Taiwan
Prior art keywords
resistance unit
parallel
input parameter
differential amplifier
adjustable resistance
Prior art date
Application number
TW110110497A
Other languages
English (en)
Other versions
TW202141927A (zh
Inventor
洪自立
Original Assignee
神盾股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 神盾股份有限公司 filed Critical 神盾股份有限公司
Publication of TW202141927A publication Critical patent/TW202141927A/zh
Application granted granted Critical
Publication of TWI761147B publication Critical patent/TWI761147B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/544—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices for evaluating functions by calculation
    • G06F7/5443—Sum of products
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2207/00—Indexing scheme relating to methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F2207/38—Indexing scheme relating to groups G06F7/38 - G06F7/575
    • G06F2207/48—Indexing scheme relating to groups G06F7/48 - G06F7/575
    • G06F2207/4802—Special implementations
    • G06F2207/4828—Negative resistance devices, e.g. tunnel diodes, gunn effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45604—Indexing scheme relating to differential amplifiers the IC comprising a input shunting resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computing Systems (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Amplifiers (AREA)

Abstract

一種乘積和計算電路及其乘積和計算方法。差動放大器的第一輸入端耦接參考電壓。第一可調電阻單元與第一並聯電阻單元並聯於差動放大器的第二輸入端與操作電壓之間。第二可調電阻單元與第二並聯電阻單元並聯於差動放大器的第二輸入端與接地之間。處理電路調整第一可調電阻單元以及第二可調電阻單元的電阻值，並依據差動放大器的輸出轉態時所對應的第二可調電阻單元的電阻值計算第一輸入參數以及第二輸入參數的乘積和。

Description

乘積和計算電路及其乘積和計算方法
本發明是有關於一種計算電路，且特別是有關於一種乘積和計算電路及其乘積和計算方法。
根據當前技術，若欲相加多個乘積以求總和，則須先將多對係數予以相乘，以求得多個乘積，再將所得的多個乘積予以相加。因此，為了求得乘積和，須使用大量的乘法器及加法器。
在習知的乘積和計算電路中常包括串接的多個電阻以及與電晶體開關，此種電路設計方式常有電阻串接數量過多而導致電阻值過大以及電晶體開關的電阻值飄移導致計算結果錯誤的問題，因而提高了電路實作的難度。
本發明提供一種乘積和計算電路及其乘積和計算方法，可大幅降低電路實作的難度。
本發明的乘積和計算電路包括差動放大器、第一可調電阻單元、第一並聯電阻單元、第二可調電阻單元、第二並聯電阻單元以及處理電路。差動放大器的第一輸入端耦接參考電壓。第一並聯電阻單元與第一可調電阻單元並聯於差動放大器的第二輸入端與操作電壓之間。第二並聯電阻單元與第二可調電阻單元並聯於差動放大器的第二輸入端與接地之間，第一並聯電阻單元與第二並聯電阻單元的電阻值關聯於第一輸入參數以及第二輸入參數，其中第一可調電阻單元的電阻值為R/(M-K)，第二可調電阻單元的電阻值為R/K，其中R為電阻值，M、K為正整數，且M大於K。處理電路耦接差動放大器、第一並聯電阻電路以及第二並聯電阻電路，調整第一可調電阻單元以及第二可調電阻單元的電阻值，依據差動放大器的輸出轉態時所對應的第二可調電阻單元的電阻值計算第一輸入參數以及第二輸入參數的乘積和。
本發明還提供一種乘積和計算電路的乘積和計算方法，其中乘積和計算電路包括差動放大器、第一可調電阻單元、第一並聯電阻單元、第二可調電阻單元以及第二可調電阻單元，差動放大器的第一輸入端耦接參考電壓，第一可調電阻單元與第一並聯電阻單元並聯於差動放大器的第二輸入端與操作電壓之間，第二可調電阻單元與第二並聯電阻單元並聯於差動放大器的第二輸入端與接地之間，第一並聯電阻單元以及第二並聯電阻單元的電阻值關聯於第一輸入參數以及第二輸入參數，其中第一可調電阻單元的電阻值為R/(M-K)，第二可調電阻單元的電阻值為R/K，其中R為電阻值，M、K為正整數，且M大於K。乘積和計算電路的乘積和計算方法包括下列步驟。調整第一可調電阻單元以及第二可調電阻單元的電阻值。判斷差動放大器的輸出是否轉態。依據差動放大器的輸出轉態時所對應的第二可調電阻單元的電阻值計算第一輸入參數以及第二輸入參數的乘積和。
基于上述，本發明實施例的差動放大器的第一輸入端耦接參考電壓，第一可調電阻單元與第一並聯電阻單元並聯於差動放大器的第二輸入端與操作電壓之間，第二可調電阻單元與第二並聯電阻單元並聯於差動放大器的第二輸入端與接地之間，處理電路調整第一可調電阻單元以及第二可調電阻單元的電阻值，並依據差動放大器的輸出轉態時所對應的第二可調電阻單元的電阻值計算第一輸入參數以及第二輸入參數的乘積和。由於乘積和計算電路主要為並聯的電阻結構設計，因此可有效改善電阻串接數量過多導致電阻值過大的問題，而可大幅降低電路實作的難度。
圖1是依照本發明的實施例的一種乘積和計算電路的示意圖，請參照圖1。乘積和計算電路可包括差動放大器A1、可調電阻單元102、並聯電阻單元104、可調電阻單元106、並聯電阻單元108以及處理電路110。差動放大器A1的第一輸入端耦接參考電壓VR，可調電阻單元102與並聯電阻單元104耦接於差動放大器A1的第二輸入端與操作電壓VC之間，可調電阻單元106與並聯電阻單元108耦接於差動放大器A1的第二輸入端與接地之間。其中，並聯電阻單元104與並聯電阻單元108可反應第一輸入參數x與第二輸入參數w而具有不同的電阻值。也就是說，並聯電阻單元104與並聯電阻單元108的電阻值關聯於第一輸入參數x以及第二輸入參數w，其中第一輸入參數x可例如包括參數x1~xj，第二輸入參數w可例如包括參數w1~wj。在人工智慧的應用中，參數x1~xj可為特徵值參數，而參數w1~wj則可為權重參數。
處理電路110可調整可調電阻單元102以及可調電阻單元106的電阻值，並判斷差動放大器A1的輸出VO是否轉態(例如由高電壓準位轉為低電壓準位，或由低電壓準位轉為高電壓準位)。由於並聯電阻單元104與並聯電阻單元108的電阻值關聯於第一輸入參數x以及第二輸入參數w，且在差動放大器A1的第二輸入端的電壓為利用可調電阻單元102、並聯電阻單元104、可調電阻單元106以及並聯電阻單元108對操作電壓VC進行分壓所產生的電壓，因此透過適當地設定並聯電阻單元104與並聯電阻單元108的電阻值，處理電路110可依據差動放大器的輸出VO轉態時所對應的可調電阻單元106的電阻值以及可調電阻單元102與並聯電阻單元104的並聯電阻值和可調電阻單元106與並聯電阻單元108的並聯電阻值間的比例關係計算出第一輸入參數x以及第二輸入參數w的乘積和。
舉例來說，圖2是依照本發明一實施例的乘積和計算電路中的可調電阻單元及並聯電阻單元的示意圖，請參照圖2。可調電阻單元102在本實施例中的電阻值為R/(M-K)，而可調電阻單元106的電阻值為R/K，其中M、K為正整數，且M大於K。M可例如設定為255然不以此為限。並聯電阻單元104在本實施例中可包括並聯的多個電阻R1n，並聯電阻單元108則可包括並聯的多個電阻R2n，其中n=1~j，j為正整數。詳細來說，各個電阻R1n可包括兩個串聯的電阻。舉例來說，電阻R11可包括串聯的電阻R1以及電阻R2，電阻R1以及電阻R2的電阻值可如下所示。
Figure 02_image001
(1)
Figure 02_image003
(2)
因此，電阻R11的電阻值可如下所示。
Figure 02_image005
(3)
依此類推，第n個電阻R1n的的電阻值可如下所示。
Figure 02_image007
(4)
類似地，在並聯電阻單元108中，各個電阻R2n也可包括兩個串聯的電阻。舉例來說，電阻R21可包括串聯的電阻R1’以及電阻R2’，電阻R1’以及電阻R2’的電阻值可如下所示。
Figure 02_image009
(5)
Figure 02_image011
(6)
因此，電阻R21的電阻值可如下所示。
Figure 02_image013
(7)
依此類推，第n個電阻R1n的的電阻值可如下所示。
Figure 02_image015
(8)
如此，可調電阻單元102與並聯電阻單元104的並聯電阻值RP，以及可調電阻單元106與並聯電阻單元108的並聯電阻值RS可如下所示。
Figure 02_image017
(9)
Figure 02_image019
(10)
處理電路110可調整K值來改變電阻值RP以及RS，而對操作電壓VC進行分壓。在本實施例中，參考電壓VR的電壓準位可例如設為操作電壓VC的0.5倍，然不以此為限。處理電路110可在調整K值的同時，判斷差動放大器的輸出VO是否轉態，當差動放大器的輸出VO轉態時，代表電阻值RP等於電阻值RS，依據式(9)與式(10)，此時可調電阻單元106的電阻值R/K可如下示所示。
Figure 02_image021
(11)
因此，處理電路110計算的參數x1~xj與參數w1~wj的乘積和
Figure 02_image023
可如下所示。
Figure 02_image025
(12)
如上所述，由於本實施例的乘積和計算電路主要為並聯的電阻結構設計，因此可有效改善電阻串接數量過多導致電阻值過大的問題，因此可大幅降低電路實作的難度。
此外，在部份實施例中，並聯電阻單元104以及並聯電阻單元108可由編碼器、多個電阻以及多個開關來實施，其中多個開關可例如為電晶體開關。圖3是依照本發明實施例的一種並聯電阻單元的電阻的示意圖，以並聯電阻單元108的電阻R21為例，在本實施例中，電阻R21的電阻R1’可由電阻r11~r1Q以及開關SW11~SW1Q來實施，而電阻R21的電阻R2’可由電阻r21~r2Q以及開關SW21~SW2Q來實施，其中Q為正整數。如圖3所示，在電阻R1’中，電阻r11~r1Q分別與對應的開關SW11~SW1Q串接，多個串接的電阻與開關相互並聯連接。此外，在電阻R2’中，電阻r21~r2Q分別與對應的開關SW21~SW2Q串接，多個串接的電阻與開關相互並聯連接。編碼器302可接收參數x1以及參數w1，並依據參數x1以及參數w1控制開關SW11~SW1Q以及SW21~SW2Q的導通狀態，以使電阻R21具有對應參數x1以及參數w1的電阻值(例如式(7)所示的電阻值)。依此類推，其它的電阻R22~R2j也可以相同的方式實施，在此不再贅述。此外，並聯電阻單元104也可以與圖3實施例類似的方式來實施，由於本領域技術人員應可依據圖3實施例推知其實施方式，因此在此不再贅述。
此外，可調電阻單元106也可以類似的概念來實施。如圖4所示，可調電阻單元106可包括多個電阻R31~R3K以及多個開關SW31~SW3K，電阻R31~R3K分別與對應的開關SW31~SW3K串接，多個串接的電阻與開關相互並聯連接，其中電阻R31~R3K分別具有電阻值R。處理電路110可透過控制開關SW31~SW3K的導通個數，以調整可調電阻單元106的電阻值，亦即調整K值。依此類推，可調電阻單元102也可以與圖4實施例類似的方式來實施，由於本領域技術人員應可依據圖4實施例推知其實施方式，因此在此不再贅述。由於本實施例的乘積和計算電路採用並聯的電阻結構設計對於開關(例如開關SW11~SW1Q、SW21~SW2Q以及SW31~SW3K)的電阻值精確度要求較低，即使開關的電阻值會受到溫度、製程變異等因素而出現飄移的情形也不易影響計算結果，因此可有效避免乘積和計算電路出現計算錯誤的情形。
圖5是依照本發明另一實施例的乘積和計算電路的示意圖，請參照圖5。本實施例與圖2的不同之處在於，本實施例的乘積和計算電路還包括電阻RA以及電阻RB，電阻RA的一端耦接差動放大器A1的第二輸入端，電阻RA的另一端耦接可調電阻單元102以及並聯電阻單元104，電阻RB的一端耦接差動放大器A1的第二輸入端，電阻RB的另一端耦接可調電阻單元106以及並聯電阻單元108。藉由加入電阻RA與電阻RB可進一步降低可調電阻單元102、並聯電阻單元104、可調電阻單元106以及並聯電阻單元108中的開關的電阻值波動的影響，而可進一步避免乘積和計算電路出現計算錯誤的情形。
圖6是依照本發明的實施例的一種乘積和計算電路的乘積和計算方法流程圖，其中乘積和計算電路包括差動放大器、第一可調電阻單元、第一並聯電阻單元、第二可調電阻單元以及第二可調電阻單元，差動放大器的第一輸入端耦接參考電壓，第一可調電阻單元與第一並聯電阻單元並聯於差動放大器的第二輸入端與操作電壓之間，第二可調電阻單元與第二並聯電阻單元並聯於差動放大器的第二輸入端與接地之間，該第一並聯電阻單元以及第二並聯電阻單元的電阻值關聯於第一輸入參數以及第二輸入參數。進一步來說，第一並聯電阻單元以及第二並聯電阻單元可分別包括多個開關，此些開關可反應該第一輸入參數以及該第二輸入參數改變其導通狀態，而調整並聯的電阻個數，使該第一並聯電阻單元以及該第二並聯電阻單元關聯於該第一輸入參數以及第二輸入參數。由上述實施例可知，乘積和計算電路的乘積和計算方法可至少包括下列步驟。首先，調整第一可調電阻單元以及第二可調電阻單元的電阻值(步驟S602)，接著判斷差動放大器的輸出是否轉態(步驟S604)。並於差動放大器的輸出轉態時，依據差動放大器的輸出轉態時所對應的第二可調電阻單元的電阻值計算第一輸入參數以及第二輸入參數的乘積和(步驟S606)。如此藉由並聯的電阻結構設計，可有效改善電阻串接數量過多導致電阻值過大的問題，而可大幅降低電路實作的難度。
此外，在部份實施例中，可提供耦接於差動放大器的第二輸入端與第一並聯電阻單元間的第一電阻以及耦接於差動放大器的第二輸入端與第二並聯電阻單元間的第二電阻，以進一步降低第一可調電阻單元、第一並聯電阻單元、第二可調電阻單元以及第二並聯電阻單元中的開關的電阻值波動的影響，而可進一步避免乘積和計算電路出現計算錯誤的情形。
綜上所述，本發明實施例的差動放大器的第一輸入端耦接參考電壓，第一可調電阻單元與第一並聯電阻單元並聯於差動放大器的第二輸入端與操作電壓之間，第二可調電阻單元與第二並聯電阻單元並聯於差動放大器的第二輸入端與接地之間，處理電路調整第一可調電阻單元以及第二可調電阻單元的電阻值，並依據差動放大器的輸出轉態時所對應的第二可調電阻單元的電阻值計算第一輸入參數以及第二輸入參數的乘積和。由於乘積和計算電路主要為並聯的電阻結構設計，因此可有效改善電阻串接數量過多導致電阻值過大的問題，而可大幅降低電路實作的難度。在部份實施例中，乘積和計算電路還可包括耦接於差動放大器的第二輸入端與第一並聯電阻單元間的第一電阻以及耦接於差動放大器的第二輸入端與第二並聯電阻單元間的第二電阻，以進一步降低第一可調電阻單元、第一並聯電阻單元、第二可調電阻單元以及第二並聯電阻單元中的開關的電阻值波動的影響，而可進一步避免乘積和計算電路出現計算錯誤的情形。
102:可調電阻單元 104:並聯電阻單元 106:可調電阻單元 108:並聯電阻單元 110:處理電路 302:編碼器 A1:差動放大器 VR:參考電壓 VC:操作電壓 x:第一輸入參數 w:第二輸入參數 VO:輸出 x1、w1:參數 R/(M-K)、R/K:電阻值 R11~R1j、R21~R2j、R1’、R2’、r11~r1Q、r21~r2Q、R31~R3K、RA、RB:電阻 SW11~SW1Q、SW21~SW2Q、SW31~SW3K:開關 S602~S606:乘積和計算電路的乘積和計算方法步驟
圖1是依照本發明的實施例的一種乘積和計算電路的示意圖。 圖2是依照本發明另一實施例的乘積和計算電路的示意圖。 圖3是依照本發明實施例的一種並聯電阻單元的電阻的示意圖。 圖4是依照本發明實施例的一種可調電阻單元的示意圖。 圖5是依照本發明另一實施例的乘積和計算電路的示意圖。 圖6是依照本發明的實施例的一種乘積和計算電路的乘積和計算方法流程圖。
102:可調電阻單元
104:並聯電阻單元
106:可調電阻單元
108:並聯電阻單元
110:處理電路
A1:差動放大器
VR:參考電壓
VC:操作電壓
x:第一輸入參數
w:第二輸入參數
VO:輸出

Claims (9)

  1. 一種乘積和計算電路，包括：一差動放大器，其第一輸入端耦接一參考電壓；一第一可調電阻單元；一第一並聯電阻單元，與該第一可調電阻單元並聯於該差動放大器的第二輸入端與一操作電壓之間；一第二可調電阻單元；一第二並聯電阻單元，與該第二可調電阻單元並聯於該差動放大器的第二輸入端與接地之間，該第一並聯電阻單元與該第二並聯電阻單元的電阻值關聯於一第一輸入參數以及一第二輸入參數，其中該第一可調電阻單元的電阻值為R/(M-K)，該第二可調電阻單元的電阻值為R/K，其中R為電阻值，M、K為正整數，且M大於K；一第一電阻，其一端耦接該差動放大器的第二輸入端，該第一電阻的另一端耦接該第一可調電阻單元以及該第一並聯電阻單元；一第二電阻，其一端耦接該差動放大器的第二輸入端，該第二電阻的另一端耦接該第二可調電阻單元以及該第二並聯電阻單元；以及一處理電路，耦接該差動放大器、該第一並聯電阻電路以及該第二並聯電阻電路，調整該第一可調電阻單元以及該第二可調電阻單元的電阻值，依據該差動放大器的輸出由高電壓準位轉為 低電壓準位或由低電壓準位轉為高電壓準位時所對應的該第二可調電阻單元的電阻值計算該第一輸入參數以及該第二輸入參數的乘積和。
  2. 如請求項1所述的乘積和計算電路，其中該第一並聯電阻單元包括並聯的多個電阻R1n，該第二並聯電阻單元包括並聯的多個電阻R2n，該第一輸入參數包括多個參數xn，該第二輸入參數包括多個參數wn，其中
    Figure 110110497-A0305-02-0015-1
     |xn|<1/4，|wn|<1/4，n=1~j，j為正整數。
  3. 如請求項1或2所述的乘積和計算電路，其中該處理電路調整K值以調整該第一可調電阻單元以及該第二可調電阻單元的電阻值，並依據該差動放大器的輸出由高電壓準位轉為低電壓準位或由低電壓準位轉為高電壓準位時所對應的K值計算該第一輸入參數以及該第二輸入參數的乘積和。
  4. 如請求項1所述的乘積和計算電路，其中M等於255。
  5. 如請求項1所述的乘積和計算電路，其中該第一並聯電阻單元以及該第二並聯電阻單元分別包括多個開關，該些開關反應該第一輸入參數以及該第二輸入參數改變其導通狀態，而調整並聯的電阻個數，使該第一並聯電阻單元以及該第二並聯電 阻單元關聯於該第一輸入參數以及該第二輸入參數。
  6. 一種乘積和計算電路的乘積和計算方法，其中該乘積和計算電路包括一差動放大器、一第一可調電阻單元、一第一並聯電阻單元、一第二可調電阻單元以及一第二可調電阻單元，該差動放大器的第一輸入端耦接一參考電壓，該第一可調電阻單元與該第一並聯電阻單元並聯於該差動放大器的第二輸入端與一操作電壓之間，該第二可調電阻單元與該第二並聯電阻單元並聯於該差動放大器的第二輸入端與接地之間，該第一並聯電阻單元以及該第二並聯電阻單元的電阻值關聯於一第一輸入參數以及一第二輸入參數，其中該第一可調電阻單元的電阻值為R/(M-K)，該第二可調電阻單元的電阻值為R/K，其中R為電阻值，M、K為正整數，且M大於K，該乘積和計算電路的乘積和計算方法包括：調整該第一可調電阻單元以及該第二可調電阻單元的電阻值；判斷該差動放大器的輸出是否轉態；以及依據該差動放大器的輸出轉態時所對應的該第二可調電阻單元的電阻值計算該第一輸入參數以及該第二輸入參數的乘積和。
  7. 如請求項6所述的乘積和計算電路的乘積和計算方法，其中該第一並聯電阻單元包括並聯的多個電阻R1n，該第二並聯電阻單元包括並聯的多個電阻R2n，該第一輸入參數包括多個參數xn，該第二輸入參數包括多個參數wn，其中
    Figure 110110497-A0305-02-0017-2
     其中|xn|<1/4，|wn|<1/4，n=1~j，j為正整數。
  8. 如請求項6或7所述的乘積和計算電路的乘積和計算方法包括：調整K值以調整該第一可調電阻單元以及該第二可調電阻單元的電阻值；以及依據該差動放大器的輸出轉態時所對應的K值計算該第一輸入參數以及該第二輸入參數的乘積和。
  9. 如請求項6所述的乘積和計算電路的乘積和計算方法，其中該第一並聯電阻單元以及該第二並聯電阻單元分別包括多個開關，該些開關反應該第一輸入參數以及該第二輸入參數改變其導通狀態，而調整並聯的電阻個數，使該第一並聯電阻單元以及該第二並聯電阻單元關聯於該第一輸入參數以及該第二輸入參數。
TW110110497A 2020-04-17 2021-03-24 乘積和計算電路及其乘積和計算方法 TWI761147B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202063011315P 2020-04-17 2020-04-17
US63/011,315 2020-04-17
US202063047890P 2020-07-02 2020-07-02
US63/047,890 2020-07-02

Publications (2)

Publication Number Publication Date
TW202141927A TW202141927A (zh) 2021-11-01
TWI761147B true TWI761147B (zh) 2022-04-11

Family

ID=76514868

Family Applications (2)

Application Number Title Priority Date Filing Date
TW110203144U TWM613734U (zh) 2020-04-17 2021-03-24 乘積和計算電路
TW110110497A TWI761147B (zh) 2020-04-17 2021-03-24 乘積和計算電路及其乘積和計算方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW110203144U TWM613734U (zh) 2020-04-17 2021-03-24 乘積和計算電路

Country Status (3)

Country Link
US (1) US20210326115A1 (zh)
CN (2) CN214704607U (zh)
TW (2) TWM613734U (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1162563A1 (en) * 2000-06-09 2001-12-12 Yozan Inc. Small-scale and low-power consumption multipliers and filter circuits
CN1998012B (zh) * 2003-10-16 2010-11-10 佳能株式会社 积和运算电路和方法
TWI665614B (zh) * 2018-03-15 2019-07-11 旺宏電子股份有限公司 用於產生積項和的裝置及其操作方法
TW201935851A (zh) * 2018-02-02 2019-09-01 旺宏電子股份有限公司 用於類神經計算系統的積項和陣列

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1162563A1 (en) * 2000-06-09 2001-12-12 Yozan Inc. Small-scale and low-power consumption multipliers and filter circuits
CN1998012B (zh) * 2003-10-16 2010-11-10 佳能株式会社 积和运算电路和方法
TW201935851A (zh) * 2018-02-02 2019-09-01 旺宏電子股份有限公司 用於類神經計算系統的積項和陣列
TWI665614B (zh) * 2018-03-15 2019-07-11 旺宏電子股份有限公司 用於產生積項和的裝置及其操作方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Nandakishor Yadav et. al. "Sensitive, Linear, Robust Current-To-Time Converter Circuit for Vehicle Automation Application" Electronics 2020, 9(3), 490, https://doi.org/10.3390/electronics9030490, 2020年3月16日公開文件 *

Also Published As

Publication number Publication date
CN214704607U (zh) 2021-11-12
US20210326115A1 (en) 2021-10-21
CN113054993A (zh) 2021-06-29
TW202141927A (zh) 2021-11-01
TWM613734U (zh) 2021-06-21

Similar Documents

Publication Publication Date Title
CN112085181B (zh) 神经网络量化方法及装置以及相关产品
US20140310326A1 (en) Adaptive filter for system identification
TWI761147B (zh) 乘積和計算電路及其乘積和計算方法
JP4577689B2 (ja) 終端回路、および終端回路を備える半導体装置
Sun et al. Data-driven nonlinear near-optimal regulation based on multi-dimensional Taylor network dynamic programming
TWI803854B (zh) 用於神經網路中信號轉換的系統和方法
Ransom et al. Fault isolation with insufficient measurements
JP6478746B2 (ja) 抵抗調整装置
CN110531625B (zh) 有源电子梯形电路的有限频率范围迭代学习容错控制方法
WO2021036892A1 (zh) 循环神经网络的量化参数调整方法、装置及相关产品
TWI658669B (zh) 電源供應系統與電源供應系統的控制方法
CN115310031A (zh) 一种矩阵乘法电路模块及方法
Kaczorek Minimum energy control of positive electrical circuits
CN115015619B (zh) 一种电流检测电路及其参数确定方法
JP2003348851A (ja) インバータの並列制御装置および並列制御方法
WO2020192582A1 (zh) 神经网络运算模块及方法
Cai et al. A note on T. Chan’s preconditioner
CN110125939B (zh) 一种机器人虚拟可视化控制的方法
TWI842190B (zh) 用於最大電流共享的設備及方法
SARGENT ON THE SOLUTION OF GENERAL NONLINEAR DAE SYSTEMS
TWI553495B (zh) Method and apparatus for solving static operating points with PN junction characteristics
CN111753972A (zh) 神经网络运算模块及方法
KR100395511B1 (ko) 유한체 상에서의 병렬 입출력 승산기의 설계 방법
Flikkema et al. Zero estimates for polynomials inspired by Hilbert’s seventh problem
CN114294465A (zh) 一种电磁阀的调压控制装置以及调压控制方法