CN104752206A - Trench MOS器件的制造方法及结构 - Google Patents

Trench MOS器件的制造方法及结构 Download PDF

Info

Publication number
CN104752206A
CN104752206A CN201310739288.XA CN201310739288A CN104752206A CN 104752206 A CN104752206 A CN 104752206A CN 201310739288 A CN201310739288 A CN 201310739288A CN 104752206 A CN104752206 A CN 104752206A
Authority
CN
China
Prior art keywords
layer
drain electrode
mos device
silicon layer
trench mos
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310739288.XA
Other languages
English (en)
Other versions
CN104752206B (zh
Inventor
黄晨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201310739288.XA priority Critical patent/CN104752206B/zh
Publication of CN104752206A publication Critical patent/CN104752206A/zh
Application granted granted Critical
Publication of CN104752206B publication Critical patent/CN104752206B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明提出了一种Trench MOS器件的制造方法及结构，在栅极和漏极层之间形成一层低K层，降低栅极和漏极层之间的介电常数，从而降低栅极和漏极层之间的电容值，进而提高Trench MOS器件的开启速度，提升Trench MOS器件的整体性能。

Description

Trench MOS器件的制造方法及结构
技术领域
本发明涉及半导体制造领域，尤其涉及一种Trench MOS器件的制造方法及结构。 
背景技术
自功率金属氧化物半导体场效应晶体管（Metal-Oxide-Semiconductor Field Effect Transistor，MOSFET）技术发明以来，该技术已取得了很多重要的发展和长足的进步。近年来，功率MOSFET技术的新器件结构和新制造工艺仍不断涌现，以达到两个最基本的目标：最大的功率处理和最小的功率损耗。Trench MOS（垂直型MOS器件）是实现此目标最重要的技术推动之一。Trench MOS技术的最大优点在于其能够增加平面器件的沟道密度，以提高器件的电流处理能力。 
请参考图1至图5，图1至图5为现有技术中Trench MOS器件制造过程中的剖面示意图；现有技术中Trench MOS器件包括步骤： 
S1：提供N型外延层10，在所述N型外延层10的表面形成硅层20； 
S2：对所述硅层20以及N型外延层10进行刻蚀，形成沟槽30，所述沟槽30暴露出一部分N型外延层10，如图1所示； 
S3：在所述沟槽30内形成一氧化层40，所述氧化层40紧贴所述硅层20和N型外延层10的表面，如图2所示； 
S4：在所述沟槽30内、氧化层40的表面形成多晶硅50，如图3所示； 
S5：对所述硅层20进行P型离子注入，使所述硅层20改变为P型，如图4所示； 
S6：对所述硅层20的表面进行N型离子注入，形成N+区60，从而完成Trench MOS器件的制造。 
然而，现有技术中Trench MOS器件的栅极和漏极间的电容（Cgd）较大，即图5中的所述多晶硅50与所述N型外延层10之间的电容较大，从而影响整个器件的开启速度。若Cgd越小，则整个器件的开启速度越快，开启的损耗也越小，有利于提升整个器件的性能。 
发明内容
本发明的目的在于提供一种Trench MOS器件的制造方法及结构，能够减少栅极和漏极之间的电容，提高器件的开启速度。 
为了实现上述目的，本发明提出了一种Trench MOS器件的制造方法，包括步骤： 
提供沟槽结构，所述沟槽结构包括漏极层、硅层和介质层，所述硅层形成于所述漏极层的表面，所述沟槽结构设有一沟槽，所述介质层形成于所述沟槽内并紧贴所述硅层和漏极层； 
在所述沟槽中的介质层表面依次填充低K层和底部抗反射层，所述低K层的高度小于所述沟槽的深度，所述底部抗反射层覆盖所述低K层和硅层的表面； 
依次刻蚀所述底部抗反射层和低K层，保留部分位于沟槽底部介质层表面的低K层； 
在所述沟槽内填充栅极； 
对所述硅层进行离子注入，形成的硅层与所述漏极层类型相反； 
在所述硅层的表面形成源极，所述源极与所述硅层类型相反。 
进一步的，在所述的Trench MOS器件的制造方法中，所述漏极层为N型外延层。 
进一步的，在所述的Trench MOS器件的制造方法中，对所述硅层进行P型离子注入，使形成的硅层为P型。 
进一步的，在所述的Trench MOS器件的制造方法中，形成的源极为N+型。 
进一步的，在所述的Trench MOS器件的制造方法中，所述漏极层为P型外 延层。 
进一步的，在所述的Trench MOS器件的制造方法中，对所述硅层进行N型离子注入，使形成的硅层为N型。 
进一步的，在所述的Trench MOS器件的制造方法中，形成的源极为P+型。 
进一步的，在所述的Trench MOS器件的制造方法中，所述低K层的K值小于3.2。 
进一步的，在所述的Trench MOS器件的制造方法中，所述低K层为多孔二氧化硅。 
进一步的，在所述的Trench MOS器件的制造方法中，所述沟槽结构采用以下步骤形成，所述步骤包括： 
提供漏极层； 
在所述漏极层表面形成硅层； 
依次刻蚀所述硅层和漏极层，形成沟槽，所述沟槽暴露出部分漏极层； 
在所述沟槽内形成介质层，所述介质层紧贴所述硅层和暴露的漏极层。 
进一步的，在所述的Trench MOS器件的制造方法中，所述介质层为二氧化硅。 
进一步的，在所述的Trench MOS器件的制造方法中，所述栅极为多晶硅。 
进一步的，本发明还提出了一种Trench MOS器件结构，采用如上文中任意一种方法制造而成，所述结构包括：栅极、漏极层、源极、硅层、介质层以及低K层，其中，所述硅层设有沟槽，位于所述漏极层表面，所述源极形成于所述硅层的表面，所述介质层形成于所述沟槽内，并紧贴所述源极、硅层以及漏极层，所述低K层位于所述沟槽内底部介质层的表面，所述栅极形成于所述低K层的表面，并填充满所述沟槽。 
与现有技术相比，本发明的有益效果主要体现在：在栅极和漏极层之间形成一层低K层，降低栅极和漏极层之间的介电常数，从而降低栅极和漏极层之间的电容值，进而提高Trench MOS器件的开启速度，提升Trench MOS器件的 整体性能。 
附图说明
图1至图5为现有技术中Trench MOS器件制造过程中的剖面示意图； 
图6为本发明实施例一中Trench MOS器件的制造方法的流程图； 
图7至图13为本发明实施例一中Trench MOS器件制造过程中的剖面示意图。 
具体实施方式
下面将结合示意图对本发明的Trench MOS器件的制造方法及结构进行更详细的描述，其中表示了本发明的优选实施例，应该理解本领域技术人员可以修改在此描述的本发明，而仍然实现本发明的有利效果。因此，下列描述应当被理解为对于本领域技术人员的广泛知道，而并不作为对本发明的限制。 
为了清楚，不描述实际实施例的全部特征。在下列描述中，不详细描述公知的功能和结构，因为它们会使本发明由于不必要的细节而混乱。应当认为在任何实际实施例的开发中，必须做出大量实施细节以实现开发者的特定目标，例如按照有关系统或有关商业的限制，由一个实施例改变为另一个实施例。另外，应当认为这种开发工作可能是复杂和耗费时间的，但是对于本领域技术人员来说仅仅是常规工作。 
在下列段落中参照附图以举例方式更具体地描述本发明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。 
实施例一 
请参考图6，在本实施例中，提出了一种Trench MOS器件的制造方法，包括步骤： 
S100：提供沟槽结构，所述沟槽结构包括漏极层100、硅层200和介质层300，所述硅层200形成于所述漏极层100的表面，所述沟槽结构设有一沟槽110，所述介质层300形成于所述沟槽110内并紧贴所述硅层200和漏极层100，如图7和图8所示； 
在步骤S100中，所述沟槽结构采用以下步骤形成，所述步骤包括： 
提供漏极层100； 
在所述漏极层100表面形成硅层200； 
依次刻蚀所述硅层200和漏极层100，形成沟槽110，所述沟槽110暴露出部分漏极层100，如图7所示，其中，刻蚀之前可以在所述硅层200的表面涂覆图案化的光阻层，在进行刻蚀时，可以以所述图案化的光阻层作为掩膜，接着去除所述图案化的光阻层即可； 
在所述沟槽110内形成介质层300，所述介质层300紧贴所述硅层200和暴露的漏极层100，从而得到所述沟槽结构。 
S200：在所述沟槽110中的介质层300表面依次填充低K层400和底部抗反射层（BARC）500，所述低K层400的高度小于所述沟槽110的深度，所述底部抗反射层500覆盖所述低K层400和硅层200的表面，如图9所示； 
在步骤S200中，由于半导体的特征尺寸越来越小，这对填充工艺的要求也越来越高，当特征尺寸的深宽比越来越大时，无法在所述沟槽110中完全填充低K层400，而且，由于不同器件的尺寸有所不同，无法控制填充的低K层400在所述沟槽110中的高度均匀一致，因此需要填充一部分低K层400，但需要其高度小于所述沟槽110的深度，一方面便于填充工艺实现，另一方面也便于刻蚀工艺的实现；在所述低K层400以及硅层200的表面形成底部抗反射层500一方面为了保护沟槽110中的介质层300，另一方面也是为了保护硅层200的表面；同时，由于所述底部抗反射层500为有机物，较易刻蚀，因此对刻蚀工艺要求不大。 
S300：依次刻蚀所述底部抗反射层500和低K层400，保留部分位于沟槽 110底部介质层300表面的低K层400，如图10所示； 
刻蚀容易控制保留的低K层400高度一致，不易产生较大偏差，同时也为后续填充栅极做好准备。 
S400：在所述沟槽110内填充栅极600，如图11所示； 
填充栅极600时会在所述硅层200的表面也形成有栅极600，此时可以采用化学机械平坦化工艺磨去位于所述硅层200表面的栅极600，使所述栅极600仅存在所述沟槽110内。 
S500：对所述硅层200进行离子注入，形成的硅层200与所述漏极层100类型相反，如图12所示； 
在本实施例中，所述漏极层100为N型外延层，对所述硅层200进行P型离子注入，使形成的硅层200为P型。 
S600：在所述硅层200的表面形成源极700，所述源极700与所述硅层200类型相反，如图13所示。 
在步骤S600中，形成的源极700为N+型。 
在本实施例中，所述低K层400的K值小于3.2，采用的是多孔二氧化硅材质，通常情况下二氧化硅的K值为3.9，但多孔二氧化硅的K值能够低于3.2，孔的密度越高，多孔二氧化硅的K值就越低，因此可以采用控制多孔二氧化硅孔密度来控制K值，易于实现；所述介质层300为二氧化硅，所述栅极600为多晶硅。 
在本实施例中，还提出了一种Trench MOS器件结构，采用如上文所述的方法制造而成，所述结构包括：栅极600、漏极层100、源极700、硅层200、介质层300以及低K层400，其中，所述硅层200设有沟槽110，位于所述漏极层100表面，所述源极700形成于所述硅层200的表面，所述介质层300形成于所述沟槽110内，并紧贴所述源极700、硅层200以及漏极层100，所述低K层400位于所述沟槽110内底部介质层300的表面，所述栅极形成于所述低K层400的表面，并填充满所述沟槽110。 
实施例二 
在本实施例提出的Trench MOS器件的制造方法中，与实施例一的区别仅在于所述漏极层100为P型外延层，对所述硅层200进行N型离子注入，使形成的硅层200为N型，形成的源极700为P+型，其它步骤均与实施例一相同，同时，提出的Trench MOS器件的结构也与实施例一相同，具体的请参考实施例一，在此不再赘述。 
综上，在本发明实施例提供的Trench MOS器件的制造方法及结构中，在栅极和漏极层之间形成一层低K层，降低栅极和漏极层之间的介电常数，从而降低栅极和漏极层之间的电容值，进而提高Trench MOS器件的开启速度，提升Trench MOS器件的整体性能。 
上述仅为本发明的优选实施例而已，并不对本发明起到任何限制作用。任何所属技术领域的技术人员，在不脱离本发明的技术方案的范围内，对本发明揭露的技术方案和技术内容做任何形式的等同替换或修改等变动，均属未脱离本发明的技术方案的内容，仍属于本发明的保护范围之内。 

Claims (13)

1.一种Trench MOS器件的制造方法，包括步骤：
提供沟槽结构，所述沟槽结构包括漏极层、硅层和介质层，所述硅层形成于所述漏极层的表面，所述沟槽结构设有一沟槽，所述介质层形成于所述沟槽内并紧贴所述硅层和漏极层；
在所述沟槽中的介质层表面依次填充低K层和底部抗反射层，所述低K层的高度小于所述沟槽的深度，所述底部抗反射层覆盖所述低K层和硅层的表面；
依次刻蚀所述底部抗反射层和低K层，保留部分位于沟槽底部介质层表面的低K层；
在所述沟槽内填充栅极；
对所述硅层进行离子注入，形成的硅层与所述漏极层类型相反；
在所述硅层的表面形成源极，所述源极与所述硅层类型相反。
2.如权利要求1所述的Trench MOS器件的制造方法，其特征在于，所述漏极层为N型外延层。
3.如权利要求2所述的Trench MOS器件的制造方法，其特征在于，对所述硅层进行P型离子注入，使形成的硅层为P型。
4.如权利要求3所述的Trench MOS器件的制造方法，其特征在于，形成的源极为N+型。
5.如权利要求1所述的Trench MOS器件的制造方法，其特征在于，所述漏极层为P型外延层。
6.如权利要求5所述的Trench MOS器件的制造方法，其特征在于，对所述硅层进行N型离子注入，使形成的硅层为N型。
7.如权利要求6所述的Trench MOS器件的制造方法，其特征在于，形成的源极为P+型。
8.如权利要求1所述的Trench MOS器件的制造方法，其特征在于，所述低K层的K值小于3.2。
9.如权利要求8所述的Trench MOS器件的制造方法，其特征在于，所述低K层为多孔二氧化硅。
10.如权利要求1所述的Trench MOS器件的制造方法，其特征在于，所述沟槽结构采用以下步骤形成，所述步骤包括：
提供漏极层；
在所述漏极层表面形成硅层；
依次刻蚀所述硅层和漏极层，形成沟槽，所述沟槽暴露出部分漏极层；
在所述沟槽内形成介质层，所述介质层紧贴所述硅层和暴露的漏极层。
11.如权利要求1所述的Trench MOS器件的制造方法，其特征在于，所述介质层为二氧化硅。
12.如权利要求1所述的Trench MOS器件的制造方法，其特征在于，所述栅极为多晶硅。
13.一种Trench MOS器件结构，采用如权利要求1至12中任意一种方法制造而成，所述结构包括：栅极、漏极层、源极、硅层、介质层以及低K层，其中，所述硅层设有沟槽，位于所述漏极层表面，所述源极形成于所述硅层的表面，所述介质层形成于所述沟槽内，并紧贴所述源极、硅层以及漏极层，所述低K层位于所述沟槽内底部介质层的表面，所述栅极形成于所述低K层的表面，并填充满所述沟槽。
CN201310739288.XA 2013-12-27 2013-12-27 Trench MOS器件的制造方法及结构 Active CN104752206B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310739288.XA CN104752206B (zh) 2013-12-27 2013-12-27 Trench MOS器件的制造方法及结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310739288.XA CN104752206B (zh) 2013-12-27 2013-12-27 Trench MOS器件的制造方法及结构

Publications (2)

Publication Number Publication Date
CN104752206A true CN104752206A (zh) 2015-07-01
CN104752206B CN104752206B (zh) 2017-12-08

Family

ID=53591717

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310739288.XA Active CN104752206B (zh) 2013-12-27 2013-12-27 Trench MOS器件的制造方法及结构

Country Status (1)

Country Link
CN (1) CN104752206B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101211977A (zh) * 2006-12-26 2008-07-02 美格纳半导体有限会社 具有凹陷沟道的晶体管及其制造方法
CN101924103A (zh) * 2009-06-09 2010-12-22 上海韦尔半导体股份有限公司 沟槽式功率mosfet及其制造方法
US20110254098A1 (en) * 2010-04-20 2011-10-20 International Business Machines Corporation Integrated circuit with replacement metal gates and dual dielectrics
US20120171828A1 (en) * 2000-08-16 2012-07-05 Izak Bencuya Method of Forming a FET Having Ultra-low On-resistance and Low Gate Charge
US20120211826A1 (en) * 2011-02-22 2012-08-23 Yaojian Leng Trench DMOS Transistor with Reduced Gate-to-Drain Capacitance
CN102683411A (zh) * 2011-03-16 2012-09-19 飞兆半导体公司 具有厚沟槽底部氧化物的mosfet器件

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120171828A1 (en) * 2000-08-16 2012-07-05 Izak Bencuya Method of Forming a FET Having Ultra-low On-resistance and Low Gate Charge
CN101211977A (zh) * 2006-12-26 2008-07-02 美格纳半导体有限会社 具有凹陷沟道的晶体管及其制造方法
CN101924103A (zh) * 2009-06-09 2010-12-22 上海韦尔半导体股份有限公司 沟槽式功率mosfet及其制造方法
US20110254098A1 (en) * 2010-04-20 2011-10-20 International Business Machines Corporation Integrated circuit with replacement metal gates and dual dielectrics
US20120211826A1 (en) * 2011-02-22 2012-08-23 Yaojian Leng Trench DMOS Transistor with Reduced Gate-to-Drain Capacitance
CN102683411A (zh) * 2011-03-16 2012-09-19 飞兆半导体公司 具有厚沟槽底部氧化物的mosfet器件

Also Published As

Publication number Publication date
CN104752206B (zh) 2017-12-08

Similar Documents

Publication Publication Date Title
US9117909B2 (en) Non-planar transistor
US20220045210A1 (en) Method for fabricating shield gate mosfet
KR20090017045A (ko) 수직 실린더형 트랜지스터의 제조방법 및 이에 의해 제조된수직 실린더형 트랜지스터
TW201511182A (zh) 用於分裂閘極非依電性記憶體胞元之自我對準源極的形成技術
TW201347005A (zh) 形成具有提升式源極和汲極區之半導體設備的方法及對應的半導體設備
CN107045980B (zh) 晶体管的形成方法
CN107919284A (zh) 半导体结构的形成方法
CN106409676A (zh) 半导体结构及其制造方法
CN107706101A (zh) 沟槽栅的制造方法
US20130029465A1 (en) Manufacturing method of memory structure
KR101159943B1 (ko) 반도체 장치의 제조 방법 및 반도체 장치
US9112012B2 (en) Transistor device and fabrication method
KR20090039203A (ko) 반도체 소자의 제조 방법
CN106856190A (zh) 半导体结构的形成方法
CN107527860A (zh) 一种改善闪存单元过擦除问题的方法
CN104752206A (zh) Trench MOS器件的制造方法及结构
KR20110059007A (ko) 반도체 소자 및 그의 형성 방법
US9754889B2 (en) Electronic component of integrated circuitry and a method of forming a conductive via to a region of semiconductor material
KR100745925B1 (ko) 반도체 소자의 형성 방법
CN103377929B (zh) 垂直双扩散金属氧化物半导体晶体管及其制造方法
US10340142B1 (en) Methods, apparatus and system for self-aligned metal hard masks
CN106024898A (zh) 沟槽功率器件及制作方法
KR20060080718A (ko) 반도체 소자의 형성 방법
CN106783572A (zh) 半导体结构的形成方法
KR20050119244A (ko) 반도체 소자의 게이트 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant