CN104700892B

CN104700892B - 非挥发性存储器列线电位选择电路

Info

Publication number: CN104700892B
Application number: CN201310656190.8A
Authority: CN
Inventors: 傅俊亮; 冯国友
Original assignee: Shanghai Huahong Grace Semiconductor Manufacturing Corp
Current assignee: Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date: 2013-12-06
Filing date: 2013-12-06
Publication date: 2019-01-04
Anticipated expiration: 2033-12-06
Also published as: CN104700892A

Abstract

本发明公开了一种非挥发性存储器列线电位选择电路,所述选择电路的读取通路和高压写入通路需要经过共同的选择管，对存储区进行操作，位线控制器使用高压管锁存编程的数据和地址，本发明所述的非挥发性存储器列线电位选择电路，改变了传统的电路结构，全部使用高压管，没有使用5V晶体管，减少了晶体管的数量，缩小了版图面积。

Description

非挥发性存储器列线电位选择电路

技术领域

本发明涉及半导体集成电路设计领域，特别是指一种非挥发性存储器列线电位选择电路。

背景技术

传统的非挥发性存储器（NVM：Non-Volatile Memory）的列线电位选择电路，如图1所示，读取操作和高压编程操作是经不同的通路，对存储单元（Cell）操作。用低压管锁存（Latch）编程的数据和地址，再通过电平转换器（level shifter）切换到所需要的高压（VPPL）。

上面所述的高压编程操作包含擦除操作和写入操作。列线RWB（读写总线）在不同模式下，能在高压和低压间变换，如下表所示，其中VPPL为高压，需要使用高压管。open代表该节点为高阻（Hi-Z）。

图1中，YDM为列线地址，选中为vdd，不选中为gnd。EEDBI<7:0>为写入的数据。通过地址锁存（Address latch）和数据锁存（Data latch），可以实现多字节（Byte）的高压操作。要操作的Byte地址，YDM经锁存后，YDS=vdd。写入数据“1”，WD=vdd；写入数据“0”，WD=gnd。地址和编程数据经逻辑运算后，通过电平转换器使得RWB可以在VPPL、gnd以及高阻Hi-Z间选择。

在现有的电路中，地址锁存和数据锁存都是用5v管。每个Byte中，总共有164个5v管，72个高压管，需要占用较大的版图面积。

发明内容

本发明所要解决的技术问题是提供一种非挥发性存储器列线电位选择电路，包含位线控制器、存储单元、选择管、数据选择器、感测放大及锁存器构成，位线控制器通过总线与存储单元相连，同时总线还连接选择管的漏端，选择管的源端同时连接数据选择器和数据写入模块，数据选择器再级联感测放大及锁存器；

写入数据时，数据经写入模块，通过选择管进入位线控制器和存储单元；

读出数据时，数据由存储单元输出，再经过选择管、数据选择器、感测放大及锁存器后输出。

进一步地，所述非挥发性存储器列线电位选择电路，其数据读取通路和数据写入通路均经过选择管，对存储单元进行操作，用高压管锁存编程数据和地址。

进一步地，所述的位线控制器和选择管全部使用高压管。

本发明所述的非挥发性存储器列线电位选择电路，其数据写入与读取均是经过共同的选择管，用高压管进行数据和地址的锁存，整个列线电位选择电路全部使用高压管，减少了晶体管的数量，本发明的列线电位选择电路每Byte的晶体管数目为72个高压管，缩小了版图面积。

附图说明

图1是现有的非挥发性存储器列线电位选择电路。

图2是本发明非挥发性存储器列线电位选择电路。

图3是本发明非挥发性存储器列线电位选择电路的操作信号时序。

附图标记说明

具体实施方式

本发明所述的一种非挥发性存储器列线电位选择电路，如图2所示，包含位线控制器（BL control circuit）、存储单元、选择管M0、数据选择器Mux、感测放大及锁存器（SA&Latch）构成，位线控制器通过总线与存储单元相连，同时总线还连接选择管的漏端，选择管的源端同时连接数据选择器Mux和数据写入模块（Data in），数据选择器Mux再级联感测放大及锁存器。

在上述列线电位选择电路中，读取通路和高压写入通路经过共同的选择管M0后，对存储单元操作。用高压管来作地址和数据的锁存。相比于传统的电路，整个列电位选择电路（包含选择管M0和位线控制器）全用高压管来实现。

图2中，当写入数据1时，写入模块（Data in）的输出DLbar=gnd；写0时，DLbar=vdd。如果不在写操作，即AYL_WR=gnd，Din经Data in模块到DLbar的通路就断开。如果不在读操作，即AYL_RD=gnd，DLbar不能经数据选择器Mux到感测放大器SA，数据选择器mux选择通路全没打开。在每次高压编程和读取操作前，都会作清除（clear）动作，清除之前锁存的数据。即图2中EN=vdd，使得A处的电位等于gnd。

本发明所述的非挥发性存储器列线电位选择电路操作时的信号时序结合图3说明如下：

Erase前的clear动作，EN=vdd，A=gnd。

当Erase时，CTL1=gnd，A=gnd，M2关闭。CTL2=vdd，则选中和不选中的RWB=gnd。

Write前的clear动作，EN=vdd，A=gnd。

当Write选中即AYH=vdd，Write page时，如果Wirte1数据，CTL1=vdd，则A=vdd；如果Write0数据，则A=gnd。在HV Write时，高压启动，Wirte1时，CTL1=CTL2=gnd，A=VPPH，INB_DSWL=VPPL，则RWB=VPPL；Write0时，CTL1=CTL2=gnd，A=gnd，则RWB总线处于高阻态。

当Write不选中即AYH=gnd，Write page时，不论数据输入Din是0或1，A=gnd。在HVWrite时，高压启动，CTL1=CTL2=gnd，A=gnd，M2管不导通，则RWB总线处于高阻态。

Read前的clear动作，EN=vdd，A=gnd。

当Read时，CTL1=CTL2=gnd，A=gnd。如果选中Byte cell，M0管导通，经Mux到SA，RWB的电位在1V左右，由SA电路确定该电位。不选中Byte cell，M0管不导通，则RWB处于高阻态。

以上即为本发明所述的非挥发性存储器列线电位选择电路的结构及工作时序说明。使用该结构，每Byte只用到了72个高压管，节省了低压管的晶体管数目，使得芯片面积大为缩小，降低成本。

以上仅为本发明的优选实施例，并不用于限定本发明。对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims

1.一种非挥发性存储器列线电位选择电路，包含位线控制器、存储单元、选择管、数据选择器、感测放大及锁存器构成，位线控制器通过总线与存储单元相连，同时总线还连接选择管的漏端，选择管的源端同时连接数据选择器和数据写入模块，数据选择器再级联感测放大及锁存器，其特征在于：所述的位线控制器和选择管全部使用高压管，用高压管来作地址和数据的锁存：

2.如权利要求1所述的非挥发性存储器列线电位选择电路，其特征在于：所述非挥发性存储器列线电位选择电路，其数据读取通路和数据写入通路均经过选择管，对存储单元进行操作，用高压管锁存编程数据和地址。