CN104685644A - 光电子器件和用于其制造的方法 - Google Patents

光电子器件和用于其制造的方法 Download PDF

Info

Publication number
CN104685644A
CN104685644A CN201380050790.8A CN201380050790A CN104685644A CN 104685644 A CN104685644 A CN 104685644A CN 201380050790 A CN201380050790 A CN 201380050790A CN 104685644 A CN104685644 A CN 104685644A
Authority
CN
China
Prior art keywords
transverse area
rotating fields
layer
active layer
type defect
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201380050790.8A
Other languages
English (en)
Other versions
CN104685644B (zh
Inventor
克里斯蒂安·莱雷尔
托比亚斯·迈耶
马蒂亚斯·彼得
于尔根·奥弗
约阿希姆·赫特功
安德烈亚斯·莱夫勒
亚历山大·沃尔特
达里奥·斯基亚翁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Priority to CN201710670010.XA priority Critical patent/CN107611228B/zh
Publication of CN104685644A publication Critical patent/CN104685644A/zh
Application granted granted Critical
Publication of CN104685644B publication Critical patent/CN104685644B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/002—Devices characterised by their operation having heterojunctions or graded gap
    • H01L33/0025—Devices characterised by their operation having heterojunctions or graded gap comprising only AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/025—Physical imperfections, e.g. particular concentration or distribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

一种光电子器件，所述光电子器件包括具有光有源层的层结构。在此，光有源层在第一横向区域中具有比在第二横向区域中更高的V型缺陷密度。

Description

光电子器件和用于其制造的方法
技术领域
本发明涉及一种根据权利要求1所述的光电子器件和一种根据权利要求12所述的用于制造光电子器件的方法。
相关申请的交叉参引
本申请要求德国专利申请102012217640.3的优先权，其公开内容通过参考并入本文。
背景技术
在基于由III族氮化物材料体系构成的半导体、例如基于InGaN-GaN且具有由多个量子膜(Multi-Quantum-Well；MQW，多量子阱)构成的有源区的发光二极管中，在现有技术中显示出如下问题，并非全部的量子膜都能够最佳地且均匀地共同运行。这引起这种发光二极管的效率损失。
在多个量子膜之上的载流子分布通过沿着半导体层结构的生长方向将载流子注入到量子膜中得到。值得期望的是尽可能均匀的载流子注入和分布。然而，所述尽可能均匀的载流子注入和分布尤其由于设置在量子膜之间的必须通过注入的载流子克服的势垒受到妨碍。特别地，在从半导体层结构的p型掺杂侧注入的可较差移动的正载流子(空穴)和从半导体层结构的n型掺杂侧注入的可较好移动的负载流子(电子)之间的不平衡引起量子膜的不均匀的填充、尤其引起n型侧的量子膜的不均匀的填充，这降低发光二极管的效率。与在置于半导体层结构的p型掺杂侧的量子膜附近相比，在置于半导体层结构的n型掺杂侧的量子膜附近获得更少的正载流子。
在此，效率下降随着量子膜的数量而上升。此外，发光二极管的发射波长越长，该效果就越显著。
发明内容
本发明的目的在于：提供一种改进的光电子器件。所述目的通过具有权利要求1的特征的光电子器件来实现。本发明的另一个目的在于：提出一种用于制造光电子器件的改进的方法。所述目的通过具有权利要求12的特征的方法来实现。优选的改进形式在从属权利要求中说明。
光电子器件具有带有光有源层的层结构。在此，光有源层在第一横向区域中具有比在第二横向区域中更高的V型缺陷密度。因此，有利地，与在第二横向区域中相比，载流子在第一横向区域中能够更容易穿过光有源层。在此，载流子移动穿过V型缺陷。以该方式，能够将载流子在光有源层之内从第一横向区域中注入到第二横向区域中。
在光电子器件的一个实施方式中，光有源层具有多个沿层结构的生长方向依次的量子膜。此外，有利地，光有源层通过设置在第一横向区域中的V型缺陷提高的可穿透性简化载流子到光有源层的量子膜中的注入。由此，得到以提高的均匀性填充光有源层的量子膜，这能够有利地引起光电子器件的改进的效率。
在光电子器件的一个实施方式中，在两个量子膜之间构成势垒。在此，势垒在V型缺陷的区域中在生长方向上比在第二横向区域中更薄。此外，有利地，势垒在第一横向区域中与在第二横向区域中相比对于载流子而言是更可穿透的。这引起：载流子优选在第一横向区域中穿过V型缺陷注入到光有源层的量子膜中。
在光电子器件的一个实施方式中，第一量子膜在V型缺陷的区域中具有比在第二横向区域中更低的铟浓度。有利地，这引起：量子膜在第一横向区域中与在第二横向区域中相比对于载流子而言是更容易接近的。由此，有利地，优选在第一横向区域中用载流子填充量子膜。
在光电子器件的一个实施方式中，至少一些V型缺陷在层结构的生长方向上完全地穿过光有源层。有利地，光有源层由此在其沿生长方向的整个厚度之上对于穿过V型缺陷注入的载流子是可接近的。由此，支持用载流子均匀地填充光有源层。
在光电子器件的一个实施方式中，层结构具有p型掺杂层。在此，V型缺陷朝向p型掺杂层的方向扩宽。有利地，正载流子(空穴)由此尤其简单地在第一横向区域中穿过V型缺陷从p型掺杂层注入到光有源层中。
在光电子器件的一个实施方式中，p型掺杂层在V型缺陷的区域中延伸进入到V型缺陷中。有利地，这支持正载流子从p型掺杂层穿过V型缺陷注入到光有源层中。
在光电子器件的一个实施方式中，在光有源层和p型掺杂层之间设置有分离层。在此，分离层在V型缺陷的区域中沿生长方向比在第二横向区域中更薄。此外，有利地，分离层在第一横向区域中与在第二横向区域中相比对于正载流子而言是更可穿透的。这有利地促进正载流子从层结构的p型掺杂层穿过第一横向区域的V型缺陷注入到层结构的光有源层中。
在光电子器件的一个实施方式中，在层结构上设置有导电的接触层。在此，导电的接触层在第二横向区域中具有开口。有利地，在第二横向区域中不需要电流输入，因为在第二横向区域中到光有源层中的载流子注入总归不如在第一横向区域中有效。由此，第二横向区域能够有利地保持不通过导电的接触层覆盖。由此，能够在光吸收减少的情况下通过第二横向区域进行光发射，由此光电子器件能够具有提高的效率。
在光电子器件的一个实施方式中，在层结构上设置有接触和镜层。在此，接触和镜层在第一横向区域中具有与在第二横向区域中不同的材料。有利地，由此，接触和镜层能够在第一横向区域中具有接触电阻尤其小的材料并且在第二横向区域中具有光学反射能力尤其高的材料。在此利用：在第二横向区域中不需要电流输入，因为在第二横向区域中的电流流动由于缺乏穿过V型缺陷注入载流子总归不如在第一横向区域中有效。在第二横向区域中设置的光学折射能力高的材料引起在光有源层中产生的光的尤其有效的反射，并且由此能够实现在光电子器件的层结构的与接触和镜层相对置的表面上尤其有效地耦合输出所述光。
在光电子器件的一个实施方式中，第一横向区域形成横向栅格。有利地，由此确保：第二横向区域的每个点沿横向方向远离第一横向区域中的V型缺陷不超过规定值。由此，有利地确保在光有源层之内载流子从第一横向区域尤其有效地注入到第二横向区域中。
用于制造光电子器件的方法包括用于提供衬底和用于将层结构生长到衬底上的步骤。在此，层结构包括光有源层。此外，在此，将V型缺陷嵌入到光有源层中。在此，在光有源层的第一横向区域中与在光有源层的第二横向区域中相比在每横向单位面积嵌入更多的V型缺陷。有利地，在根据该方法制造的光电子器件的层结构中，能够将载流子穿过光有源层的第一横向区域的V型缺陷注入到第二横向区域中，这支持用载流子均匀地填充光有源层。这能够有利地有助于提高光电子器件的效率。
在方法的一个实施方式中，在生长光有源层之前安置掩模层，所述掩模层在第一横向区域中具有开口。有利地，由此，线缺陷能够穿过掩模层的开口在第一横向区域中朝向光有源层的方向伸展，这在那里带来形成V型缺陷的提高的概率。由此，掩模层能够实现限定第一横向区域和第二横向区域。
在方法的一个实施方式中，将隆起部安置在衬底的表面上。有利地，将隆起部安置在衬底的表面上能够影响在衬底的隆起部之上在光有源层中形成V型缺陷的概率。由此，在该方法中也能够实现限定第一横向区域和第二横向区域。
在方法的一个实施方式中，将隆起部在第一横向区域中安置在衬底的表面上。有利地，衬底的表面上的隆起部引起提高在隆起部之上在光有源层中形成V型缺陷的概率，这引起在隆起部之上在第一横向区域中更高的V型缺陷密度。
附图说明
本发明的上面描述的特性、特征和优点以及如何实现这些特性、特征和优点的方式和方法结合下面对实施例的描述理解上变得更加清晰和明确，所述实施例结合附图详细阐述。在此，在相应极度示意的视图中示出：
图1示出贯穿光电子器件的层结构的剖面图；
图2示出V型缺陷的立体图；
图3示出贯穿具有V型缺陷的层结构的另一个剖面图；
图4示出另一个层结构的预先结构化的表面的俯视图；
图5示出层结构的光有源层的俯视图；
图6示出另一个层结构的预先结构化的表面的俯视图；
图7示出所述层结构的光有源层的俯视图；
图8示出另一个层结构的预先结构化的表面的俯视图；
图9示出所述层结构的光有源层的俯视图；
图10示出贯穿具有掩模层的另一个层结构的剖面图；
图11示出所述层结构的掩模层的俯视图；
图12示出贯穿所述层结构的另一个剖面图；
图13示出所述层结构的光有源层的俯视图；
图14示出贯穿另一个层结构的衬底的剖面图；
图15示出所述衬底的俯视图；
图16示出贯穿所述层结构的另一个剖面图；
图17示出所述层结构的俯视图；
图18示出贯穿另一个层结构的衬底的剖面图；
图19示出所述衬底的俯视图；
图20示出贯穿另一个层结构的剖面图；
图21示出所述层结构的俯视图；
图22示出贯穿另一个层结构的剖面图；
图23示出光电子器件的立体图。
具体实施方式
图1示出贯穿层结构100的一部分的剖面的示意图。层结构100是外延生长的半导体层结构。特别地，层结构100能够由III族氮化物材料体系构成。层结构100能够在光电子器件中、尤其在发光二极管中应用。
沿外延生长方向101，在层结构100中依次有n型掺杂的晶体110、光有源层200和p型掺杂的晶体120。层结构100能够设置在图1中未示出的衬底上。在衬底和层结构100的在图1中示出的部分之间还能够设置有其他的层。在层结构100的所述层110、200、120之间也还能够设有其他的层。
光有源层200具有多个量子膜，所述量子膜在生长方向101上依次跟随并且分别通过势垒彼此间隔开。在图1中示出的示例中，存在第一量子膜210、第二量子膜220和第三量子膜230。第一量子膜210和第二量子膜220通过第一势垒215彼此分开。第二量子膜220和第三量子膜230通过第二势垒225彼此分开。光有源层220也能够包括其他数量的量子膜。例如，光有源层200可以具有在四个和十个之间的在生长方向101上依次跟随的量子膜。光有源层200也可以具有三十个或更多个在生长方向101上依次跟随的量子膜。
n型掺杂的晶体110例如能够具有GaN并且用Si掺杂。光有源层200的量子膜210、220、230例如能够具有InGaN。量子膜210、220、230之间的势垒215、225例如能够具有GaN。p型掺杂的晶体120例如能够具有GaN并且用Mg掺杂。
层结构100在光有源层200的区域中具有两个V型缺陷300。V型缺陷300也能够称作为V形凹陷(V-pits)。图2示出V型缺陷300的示意立体图。每个V型缺陷300具有带有典型为6个或12个小面(侧面)310的倒棱锥的形状。小面310的数量与包围的晶体的晶体结构相关。在此，棱锥形的V型缺陷300从朝向n型掺杂的晶体110的方向定向的尖部330开始朝向p型掺杂的晶体120的方向扩宽并且形成朝向p型掺杂的晶体120的开口320。
在V型缺陷300的区域中，层结构100的层不垂直于通常的生长方向101定向，而是相对于常规的生长方向101以在大约30度和大约80度之间的角度平行于尤其结晶学预设的平面定向。
层结构100的在图1中示出的局部具有两个V型缺陷300。第一V型缺陷301沿生长方向101延伸穿过整个光有源层200，因此包围层结构100的光有源层200的全部量子膜210、220、230。第二V型缺陷302沿生长方向101仅延伸穿过光有源层200的一部分，在示出的示例中因此仅包括第一量子膜210和第二量子膜220。第二V型缺陷302的尖部330在生长方向101上位于第一V型缺陷301的尖部330之上。在生长层结构100时，形成第二V型缺陷302与形成第一V型缺陷301相比在靠后的时间点才开始。形成第一V型缺陷301在生长光有源层200之前已经开始。形成第二V型缺陷302在光有源层200生长期间才开始。
在一个实施方式中，尽可能高数量的V型缺陷300沿层结构100的生长方向101完全地穿过光有源层200，如这在第一V型缺陷301中是这种情况。在另一个实施方式中，力求V型缺陷300的大小的大的不均匀性。
通过在外延生长层结构100期间适当的生长条件，能够开始形成V型缺陷300。MOVPE设备中的生长条件在此能够包括在600℃和900℃之间的温度。在此，能够将三甲基镓或三乙基镓用作为III族前驱体。
图3示出层结构100的具有第一V型缺陷300、301的部分的另一个示意剖面图。图3与图1不同地示出层结构100的附加的分离层130，所述分离层设置在光有源层200和p型掺杂的晶体120之间。分离层130能够由未掺杂的GaN构成。分离层130能够用于：防止掺杂原子从p型掺杂的晶体120扩散到光有源层200中。
光有源层200的量子膜210、220、230并且尤其势垒215、225在V型缺陷300的小面310的区域中具有比在V型缺陷300之外更小的厚度。例如，第一量子膜210在V型缺陷300之外具有第一厚度211并且在V型缺陷300的小面310的区域中具有第二厚度212。在此，第一厚度211大于第二厚度212。第一势垒215在V型缺陷300之外具有第一厚度216并且在V型缺陷300的小面310的区域中具有第二厚度217。第一厚度216大于第二厚度217。
光有源层200的层210、215、220、225、230在V型缺陷300的小面310的区域中的更小的厚度212、217相对于在V型缺陷300之外将正载流子从p型掺杂的晶体120注入到光有源层200中简化了将正载流子从p型掺杂的晶体120穿过V型缺陷300的小面310注入到光有源层200中。因此，沿着与生长方向101反平行的第一运输方向240在V型缺陷300之外的横向区域中运输正载流子与沿着第二运输方向250穿过V型缺陷300的小面310运输相比是概率更小的。
对于提高的可穿透性而言尤其显著的是，势垒215、225在小面310的区域中具有比在V型缺陷300之外的横向区域中更小的厚度217。量子膜210、220、230的厚度能够显著更小并且不一定必须在小面310的区域中与在V型缺陷300之外的横向区域中的厚度211不同。
光有源层200的量子膜210、220、230在V型缺陷300的小面310的区域中与在V型缺陷300之外的横向区域中相比能够具有更小的铟含量。由此，相对于在V型缺陷300之外的横向区域，在V型缺陷300的区域中改变沿生长反向101的带边变化。这也相对于沿着第一运输方向240运输简化了沿着第二运输方向250运输载流子。
光有源层200的层210、215、220、225、230在V型缺陷300的区域中的减小的厚度和量子膜210、220、230在V型缺陷300的区域中的降低的铟含量能够通过适当的生长条件、如压强、温度、V族/III族比、H2/N2比和生长速率来控制。特别地，当在III族氮化物MOVPE中进行生长时，在生长光有源层200期间的生长温度能够低于950摄氏度并且生长压强低高于10mabr。
图3示出：分离层130在V型缺陷300的小面310的区域中也具有第二厚度132，所述第二厚度相对于分离层130在V型缺陷300之外的横向区域中的第一厚度131减小。这不是强制需要的，然而，这同样相对于沿着第一运输方向240在V型缺陷300之外的横向区域中注入简化了将正载流子(空穴)从p型掺杂的晶体120沿着第二运输方向200穿过V型缺陷300的小面310注入到光有源层200中。优选地，分离层130在V型缺陷300之外的横向区域中的第一厚度131为至少4nm。分离层130在V型缺陷300的小面310中的第二厚度132优选小于8nm。
V型缺陷300的开口320朝向层结构100的p型掺杂的晶体120。V型缺陷300的开口320具有填充部340，所述填充部由p型掺杂的晶体120的材料形成。因此，p型掺杂的晶体120在V型缺陷300的区域中延伸进入到V型缺陷300中。
在此，填充部340或p型掺杂的晶体120进入到V型缺陷300中的延伸部在此具有深度341。该深度341优选至少对应于两个量子膜220、230和势垒225在层结构100在V型缺陷300之外的横向区域中的总厚度。如果光有源层200具有五个量子膜210、220、230，那么深度341优选在10nm和400nm之间、尤其在20nm和100nm之间。高的深度341能够通过下述方式实现：在生长光有源层200之前或在生长光有源层200期间的早期的时间点就已经开始形成V型缺陷300。形成在图3中示出的第一V型缺陷300、301在外延生长光有源层200之前就已经开始，由此V型缺陷300、301的尖部330在生长方向301上设置在光有源层200之下并且V型缺陷300、301具有足够的深度341。
V型缺陷300的开口320的具有p型掺杂的晶体120的填充部340连同光有源层200的层210、215、220、225、230在V型缺陷300的小面310的区域中的较小的厚度212、217共同同样引起将正载流子沿着第二运输方向250穿过V型缺陷300的小面310注入，所述注入相对于沿着第一运输方向240在V型缺陷300之外的横向区域中注入是简化的。
如上面已经示出的那样，相对于在V型缺陷300之外的光有源层200的和层结构100的横向区域中注入，在V型缺陷300的区域中简化了载流子的注入、尤其是正载流子从p型掺杂的晶体120的注入。这能够伴随着：光有源层200在V型缺陷300的区域中具有比在V型缺陷300之外的横向区域中更小的串联电阻。由此，在V型缺陷300的区域中可以用载流子更好地填充光有源层200的量子膜210、220、230。
在V型缺陷300的区域中注入到量子膜210、220、230中的载流子在下述情况下能够通过扩散到达V型缺陷300之外的横向区域中：所述横向区域与V型缺陷300具有典型地位于载流子扩散长度的、尤其是空穴扩散长度的数量级中的间距。在此，间距例如能够位于0.2μm和10μm之间。
在V型缺陷300的区域中注入到光有源层200的量子膜210、220、230中的载流子由此能够在光有源层200在V型缺陷之外的横向区域中复合。特别地，在光有源层200在V型缺陷300之外的横向区域中，注入到量子膜210、220、230中的载流子能够以辐射的方式进行复合。
层结构100具有多个V型缺陷300。优选地，V型缺陷300在层结构100的横向方向上分布成，使得光有源层200的每个横向部段在横向方向上最多与V型缺陷300具有下述最大间距，所述最大间距大致对应于载流子扩散长度、尤其大致对应于空穴扩散长度。由此确保：层结构100的光有源层200的每个横向部段能够用通过V型缺陷300注入的载流子供应。
V型缺陷300在层结构100的光有源层200中的横向布置能够在制造层结构100时规定或至少影响。已知的是，V型缺陷尤其在晶体范围中形成，所述晶体范围具有晶体缺陷、尤其是线缺陷。V型缺陷在此能够直接地在线缺陷处形成。这种缺陷的横向密度能够在制造层结构100期间通过对衬底或层结构100的层的预先结构化来影响。因此，也能够在层结构100的光有源层200的不同的横向部段中预设V型缺陷300的横向密度。
图4示出层结构400的俯视示意图。层结构400具有预先结构化的表面401。预先结构化的表面401能够是衬底的表面，将其余的层结构400生长到所述表面上。预先结构化的表面401但是也能够是层结构400的已经生长到衬底上的层的表面。
预先结构化的表面401结构化成，使得其具有近似规则设置的结构，所述结构共同地形成第一横向区域403。预先结构化的表面401的其余的部段形成第二横向区域404。在所示出的示例中，第一横向区域403的结构圆盘形地构成并且大约设置在矩形栅格的节点处。然而，各个结构也能够不同地成形并且不同地设置。例如，第一横向区域403的结构能够设置在六边形栅格的节点处。
图5示出层结构400的光有源层402的示意俯视图，所述层结构在预先结构化的表面401之上生长。在第一横向区域403的每个结构或几乎每个结构之上，在光有源层402中已经形成V型缺陷300。因此，第一横向区域403具有比第二横向区域404更高的V型缺陷300的密度。
第二横向区域404的每个横向部段最大以间距405远离最近的V型缺陷300。间距405位于载流子扩散长度的、尤其是空穴扩散长度的数量级中。间距405例如能够位于0.2μm和10μm之间。
图6示出层结构410的预先结构化的表面411的俯视示意图。预先结构化的表面411又能够是衬底的表面，将其余的层结构410生长到所述表面上。预先结构化的表面411也能够是层结构410的外延生长的层的表面。
预先结构化的表面411又具有规则设置的结构，所述结构共同地形成第一横向区域413。第一横向区域413的结构在所示出的示例中又设置在矩形栅格的节点附近，然而也能够不同地设置。预先结构化的表面411的其余的部段形成第二横向区域414。
图7示出层结构410的光有源层412的示意俯视图。光有源层412已经通过外延生长在预先结构化的表面411之上产生。在此，在预先结构化的表面411的形成第一横向区域413的结构之上，已经分别形成V型缺陷300的组416。在第一横向区域413的结构之上设置有一个或多个V型缺陷300。因此，光有源区域412的第一横向区域413具有比第二横向区域414更高的V型缺陷300的密度。
第二横向区域414的每个横向部段在此最大以间距415远离最近的V型缺陷300，所述间距处于载流子扩散长度的、尤其是空穴扩散长度的数量级中。间距415例如又能够位于0.2μm和10μm之间。
图8示出层结构420的预先结构化的表面421的俯视示意图。预先结构化的表面421又能够是衬底的表面，将其余的层结构420生长到所述表面上。预先结构化的表面421但是也能够是层结构420的外延生长的层的表面。
预先结构化的表面421具有如下结构，所述结构共同地形成第一横向区域423。结构在此沿着矩形的边设置并且分别大致圆盘形地构成。预先结构化的表面421的其余的部段形成第二横向区域424。
图9示出层结构420的光有源层422的示意俯视图。光有源层422已经外延地在层结构420的预先结构化的表面421之上产生。在此，在第一横向区域423中已经形成V型缺陷300。由此，光有源区域422的第一横向区域423具有比第二横向区域424更高的V型缺陷300的密度。
第二横向区域424的每个横向部段最高以间距425远离第一横向区域423的最近的V型缺陷300。间距425位于载流子扩散长度的、尤其是空穴扩散长度的数量级中，并且例如能够位于0.2μm和10μm之间。
图10示出贯穿未制成的层结构500的示意剖面图。层结构500包括衬底510。衬底510例如能够具有蓝宝石、SiC或Si。
在衬底510上设置有半导体层520，所述半导体层外延地生长。半导体层520例如能够具有GaN。半导体层520具有多个缺陷560，所述缺陷在竖直方向上或在生长方向上延伸穿过半导体层520。缺陷560尤其能够为线错位。
在层结构500的半导体层520上设置有结构化的掩模层530。图11示出掩模层530的示意俯视图。掩模层530例如能够具有SiO2或SiN。
结构化的掩模层530具有开口，所述开口共同地形成掩模层530的敞开的区域531。半导体层520的由掩模层530覆盖的区域共同地形成覆盖的区域532。敞开的区域531形成第一横向区域。覆盖的区域532形成第二横向区域534。
第一横向区域533例如能够具有层结构400的第一横向区域403的形状、层结构410的第一横向区域413的形状或层结构420的第一横向区域423的形状。然而，第一横向区域533和第二横向区域534也能够构成为交替的条带，如这示意地在图11的俯视图中示出。形成第二横向区域534的掩模层530的覆盖的区域532的部段优选具有在大约3μm和大约8μm之间的宽度。覆盖的区域532的两个部段之间的间距、即敞开的区域531的部段的宽度优选具有在1μm和10μm之间的大小。
图12示出贯穿在已经生长另一个半导体层540和光有源区域550之后的层结构500的另一个示意剖面图。图13示出光有源层550的示意俯视图。
另一个半导体层540能够具有GaN并且是n型掺杂的。层结构500的另一个层结构540于是对应于层结构100的n型掺杂的晶体110。光有源层550对应于层结构100的光有源层200并且如其那样构成。
在生长另一个半导体层540期间，在第一横向区域533中、即在敞开的掩模区域531之下设置的缺陷560作为伸展的缺陷563从半导体层520穿过另一个半导体层540沿层结构500的生长方向伸展。一些设置在半导体层520的第一横向区域533中的缺陷560在生长另一个半导体层540期间也作为抵消的缺陷562相互抵消。在半导体层520的第二横向区域534中在覆盖的掩模层532下方设置的缺陷560作为阻挡的缺陷561不沿层结构500的生长方向穿过另一个半导体层540伸展。
因此，基本上仅在第一横向区域533中，缺陷560、563穿过另一个半导体层540伸展。在生长光有源层550时，缺陷560、563引起形成V型缺陷300的更高的概率。因此，在光有源层550的第一横向区域533中与在光有源层550的第二横向区域534中相比在每横向单位面积形成更多的V型缺陷300。因此，在第一横向区域533中，光有源层550具有比在第二横向区域534中更高的V型缺陷300的密度。
图14示出贯穿衬底610的示意剖面图。图15示出衬底610的表面的示意俯视图。衬底610具有蓝宝石。
衬底610的表面结构化成，使得构成隆起部611，所述隆起部通过凹部612彼此分开。隆起部611也能够称作为圆顶部。在所示出的示例中，隆起部611构成为圆形的截锥。
衬底610的凹部612和隆起部611能够用于：改进从在衬底610上生长的层结构和由其形成的光电子器件中的光耦合输出。然而，隆起部611和凹部612也能够引起横向地调整V型缺陷在设置在衬底610之上的光有源层中的分布。隆起部611例如能够具有在2μm和4μm之间的直径。两个相邻的隆起部611之间的间距例如能够在0.5μm和6μm之间。
图16示出贯穿层结构600的示意剖面图，所述层结构通过在衬底610的表面上外延生长形成。在此，在生长方向上依次生长有半导体层620、光有源层630和另一个半导体层640。图17示出光有源层630的示意俯视图。
半导体层620能够具有GaN并且是n型掺杂的。半导体层520于是对应于层结构100的n型掺杂的晶体110。光有源层630能够对应于层结构100的光有源层200并且如其那样构成。另一个半导体层640能够具有GaN并且是p型掺杂的。另一个半导体层640能够对应于层结构100的p型掺杂的晶体120。
半导体层620的生长从隆起部611开始进行并且从那里不仅沿竖直方向(主生长方向)、而且沿横向方向伸展进入到凹部612中。在此，在隆起部611之上的横向区域中，形成比在半导体层620的其他的横向区域中更高数量的缺陷660。在两个隆起部611之间的凹部612的中部也形成更多的缺陷660，在所述位置处半导体层620的两个在横向方向上伸展的部分彼此接触。缺陷660又能够尤其是线错位，所述线错位在竖直方向上、即在主生长方向上伸展穿过半导体层620。
在光有源层630中，缺陷660引起形成V型缺陷300的更高的概率。因此，在衬底610的隆起部611之上和在衬底610的两个隆起部611之间的凹部612的中部之上，与在光有源层630的其他的横向区域中相比在每横向单位面积形成更多的V型缺陷300。所述区域形成光有源层630的第一横向区域630，在所述第一横向区域中，出现较高密度的V型缺陷300。光有源层630的其余的横向区域形成第二横向区域614，在所述第二横向区域中，出现较低密度的V型缺陷300。
对在图14至17中示出的三角栅格替选地，第一横向区域613和第二横向区域614的横向几何形状也能够对应于层结构400的横向区域403、404的、层结构410的横向区域413、414的或层结构420的横向区域423、424的几何形状。
图18示出贯穿衬底710的示意剖面图。图19示出衬底710的表面的示意俯视图。衬底710具有蓝宝石。
衬底710的表面是结构化的并且具有高的隆起部711，所述高的隆起部通过凹部712彼此间隔开。附加地，衬底710的表面具有低的隆起部715，所述低的隆起部在垂直于衬底710的表面的方向上构成为不如高的隆起部711高。低的隆起部715也能够在横向方向上具有比高的隆起部711更小的直径。也可行的是，低的隆起部715具有与高的隆起部711不同的形状或者在每横向单位面积设有不同的数量。
衬底710的表面上的高的隆起部711和低的隆起部715共同用于：改进光从通过在衬底710上外延生长产生的层结构700中的耦合输出。高的隆起部711附加地引起在居中地在相邻的高的隆起部711之间的接触区域中和在高的隆起部711之上在层结构700的光有源层的横向区域中出现较高密度的V型缺陷。低的隆起部715相反地不显著地影响V型缺陷的出现。因此，在层结构700中，设置有高的隆起部711的区域和居中地在相邻的高的隆起部711之间的区域也共同形成第一横向区域713，而其余的横向部段形成第二横向区域714。在层结构700的光有源层中，在第一横向区域713中，V型缺陷的密度比在第二横向区域714中更高。
图20示出贯穿另一个层结构800的示意剖面图。层结构800与图12的层结构500一致。因此，相应的部件设有与在那里相同的附图标记。
特别地，层结构800具有光有源层550，其中在第一横向区域533中存在比在第二横向区域534中更高的V型缺陷300的密度。这在所示出的示例中按照根据图10至13阐述的方法实现。然而也可行的是，按照根据图14至19阐述的方法中的一个方法横向地调整光有源层550中的V型缺陷300的密度。
在层结构800中，在光有源层550上生长另一个半导体层870。另一个半导体层870能够具有GaN并且是p型掺杂的。另一个半导体层870能够对应于层结构100的p型掺杂的晶体120。
将接触层880施加到另一个半导体层870上。接触层880具有导电材料，例如金属。接触层880用于建立与另一个半导体层870的导电连接，以便能够实现经过半导体层870、光有源层550和半导体层540的电流流动。图21示出接触层880的俯视图。
接触层880在横向方向上不连续地构成，而是具有关闭的区域881和敞开的区域882。关闭的区域881在此在竖直方向上(层结构800的生长方向)设置在光有源层550的第一横向区域553之上。敞开的区域882在竖直方向上设置在光有源层550的第二横向区域534之上。在此利用：优选经由第一横向区域533中的V型缺陷300进行沿竖直方向到光有源层550中的载流子注入。因此，不需要到在第二横向区域534之上的另一个半导体层870中的电流输入。
在光有源层550中通过注入到光有源层550中的载流子的复合产生的电磁辐射能够穿过另一个半导体层870离开层结构800。在接触层880的敞开的区域882中，在此不发生电磁辐射的吸收，由此整体上更多的电磁辐射能够离开层结构800。由此提高由层结构800制造的光电子器件的效率。
图22示出贯穿另一个层结构900的示意剖面图。层结构900与图20和12的层结构800和500一致。因此，相应的部件设有相同的附图标记。
与层结构800不同的是，在层结构900中，在另一个半导体层870的上侧上代替接触层880设置有接触和镜层980。接触和镜层980具有接触区域981和镜区域982。接触区域981在竖直方向上(层结构900的生长方向)设置在光有源层550的第一横向区域533之上。镜区域982在竖直方向上设置在光有源层550的第二横向区域534之上。接触区域981和镜区域982能够具有不同的材料。
接触区域981具有导电材料，所述导电材料尤其好地适合于电接触另一个半导体层870。例如，接触区域981能够具有接触电阻尤其小的材料。
镜区域982具有一种材料使得：尤其有效地反射所述层结构900的光有源层550所发射的波长的电磁辐射。例如，镜区域982能够具有Ag。镜区域982的材料的接触电阻在此显著较小。
接触和镜层980的接触区域981用于：建立与层结构800的另一个半导体层870的导电连接，以便激发穿过层结构900的竖直的电流流动。因为载流子到光有源层550中的注入又优选通过光有源层550的第一横向区域533中的V型缺陷300发生，所以足够的是，接触区域981在竖直方向上设置在光有源层550的第一横向区域533之上。
通过经过光有源层550的电流流动产生的电磁辐射能够从光有源层550开始朝向另一个半导体层540的方向离开层结构900。对此，层结构900的沿生长方向位于更深的层例如能够在由层结构900制造光电子器件期间分离。在光有源层550中朝向另一个半导体层870的方向发射的辐射能够在接触和镜层980的镜区域982中反射并且朝向另一个半导体层540的方向射回。由此，提高整体上能够离开层结构900的电磁辐射的量。由此，提高由层结构900制造的光电子器件的效率。
图23纯示例性地示出光电子器件1000的示意立体图。光电子器件1000例如能够是发光二极管。光电子器件1000具有壳体1010。在壳体1010上设置有LED芯片1020，所述LED芯片由层结构1025制成。层结构1025在此如层结构100、层结构400、层结构410、层结构420、层结构500、层结构600、层结构700、层结构800或层结构900构成。
通过优选的实施例详细地说明和描述本发明。尽管如此，本发明不限制于所公开的示例。更确切地说，能够由本领域技术人员从中推导出其他的变型形式，而没有偏离本发明的保护范围。
附图标记列表
100    层结构
101    生长方向
110    n型掺杂的晶体
120    p型掺杂的晶体
130    分离层
131    第一厚度
132    第二厚度
200    光有源层
210    第一量子膜
211    第一厚度
212    第二厚度
215    第一势垒
216    第一厚度
217    第二厚度
220    第二量子膜
225    第二势垒
230    第三量子膜
240    第一运输方向
250    第二运输方向
300    V型缺陷
301    第一V型缺陷
302    第二V型缺陷
310    小面
320    开口
330    尖部
340    填充部
341    深度
400    层结构
401    预先结构化的表面
402    光有源层
403    第一横向区域
404    第二横向区域
405    间距
410    层结构
411    预先结构化的表面
412    光有源层
413    第一横向区域
414    第二横向区域
415    间距
416    组
420    层结构
421    预先结构化的表面
422    光有源层
423    第一横向区域
424    第二横向区域
425    间距
500    层结构
510    衬底
520    半导体层
530    掩模层
531    敞开的区域
532    覆盖的区域
533    第一横向区域
534    第二横向区域
540    另一个半导体层
550    光有源层
560    缺陷
561    阻挡的缺陷
562    抵消的缺陷
563    伸展的缺陷
600    层结构
610    衬底
611    隆起部
612    凹部
613    第一横向区域
614    第二横向区域
620    半导体层
630    光有源层
640    另一个半导体层
660    缺陷
700    层结构
710    衬底
711    高的隆起部
712    凹部
713    第一横向区域
714    第二横向区域
715    低的隆起部
800    层结构
870    另一个半导体层
880    接触层
881    关闭的区域
882    敞开的区域
900    层结构
980    接触和镜层
981    接触区域
982    镜区域
1000   光电子器件
1010   壳体
1020   LED芯片
1025   层结构

Claims (15)

1.一种光电子器件(1000)，所述光电子器件具有：
具有光有源层(200，402，412，422，550，630)的层结构(100，400，410，420，500，600，700，800，900，1025)，
其中所述光有源层(200，402，412，422，550，630)在第一横向区域(403，413，423，533，613，713)中具有比在第二横向区域(404，414，424，534，614，714)中更高的V型缺陷(300)的密度。
2.根据权利要求1所述的光电子器件(1000)，其中所述光有源层(200)具有多个沿所述层结构(100)的生长方向(101)依次跟随的量子膜(210，220，230)。
3.根据权利要求2所述的光电子器件(1000)，其中在两个量子膜(210，220，230)之间构成势垒(215，225)，其中所述势垒(215，225)沿生长方向(101)在V型缺陷(300)的区域中比在所述第二横向区域中更薄。
4.根据权利要求2或3所述的光电子器件(1000)，其中第一量子膜(210，220，230)在V型缺陷(300)的区域中具有比在所述第二横向区域中更低的铟浓度。
5.根据上述权利要求中任一项所述的光电子器件(1000)，其中至少一些V型缺陷(300)沿所述层结构(100)的生长方向(101)完全地穿过所述光有源层(200)。
6.根据上述权利要求中任一项所述的光电子器件(1000)，其中所述层结构(100)具有p型掺杂层(120)，其中所述V型缺陷(300)朝向所述p型掺杂层(120)的方向扩宽。
7.根据权利要求6所述的光电子器件(1000)，其中所述p型掺杂层(120)在V型缺陷(300)的区域中延伸进入到所述V型缺陷(300)中。
8.根据权利要求6或7所述的光电子器件(1000)，其中在所述光有源层(200)和所述p型掺杂层(120)之间设置有分离层(130)，其中所述分离层(130)沿生长方向(101)在V型缺陷(300)的区域中比在所述第二横向区域中更薄。
9.根据上述权利要求中任一项所述的光电子器件(1000)，其中在所述层结构(800)上设置有导电的接触层(880)，其中导电的所述接触层(880)在所述第二横向区域(534)中具有开口(882)。
10.根据权利要求1至8中任一项所述的光电子器件(1000)，其中在所述层结构(900)上设置有接触和镜层(980)，其中所述接触和镜层(980)在所述第一横向区域(533)中具有与在所述第二横向区域(534)中不同的材料。
11.根据上述权利要求中任一项所述的光电子器件(1000)，其中所述第一横向区域(403，413，423，533，613，713)形成横向栅格。
12.一种用于制造光电子器件(1000)的方法，所述方法具有如下步骤：
-提供衬底(510，610，710)；
-将层结构(100，400，410，420，500，600，700，800，900，1025)生长到所述衬底上，
其中所述层结构(100，400，410，420，500，600，700，800，900，1025)包括光有源层(200，402，412，422，550，630)，
其中将V型缺陷嵌入到所述光有源层(200，402，412，422，550，630)中，
其中在所述光有源层(200，402，412，422，550，630)的第一横向区域中与在所述光有源层(200，402，412，422，550，630)的第二横向区域中相比在每横向单位面积嵌入更多的V型缺陷(300)。
13.根据权利要求12所述的方法，其中在生长所述光有源层(550)之前安置掩模层(530)，所述掩模层在所述第一横向区域(533)中具有开口(531)。
14.根据权利要求12所述的方法，其中将隆起部(611，711，715)安置在所述衬底(610，710)的表面上。
15.根据权利要求14所述的方法，其中将隆起部(611，711)在所述第一横向区域(533)中安置在所述衬底(610，710)的表面上。
CN201380050790.8A 2012-09-27 2013-09-24 光电子器件和用于其制造的方法 Active CN104685644B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710670010.XA CN107611228B (zh) 2012-09-27 2013-09-24 光电子器件和用于其制造的方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102012217640.3 2012-09-27
DE102012217640.3A DE102012217640B4 (de) 2012-09-27 2012-09-27 Optoelektronisches Bauelement und Verfahren zu seiner Herstellung
PCT/EP2013/069816 WO2014048907A1 (de) 2012-09-27 2013-09-24 Optoelektronisches bauelement und verfahren zu seiner herstellung

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201710670010.XA Division CN107611228B (zh) 2012-09-27 2013-09-24 光电子器件和用于其制造的方法

Publications (2)

Publication Number Publication Date
CN104685644A true CN104685644A (zh) 2015-06-03
CN104685644B CN104685644B (zh) 2017-09-08

Family

ID=49231478

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201380050790.8A Active CN104685644B (zh) 2012-09-27 2013-09-24 光电子器件和用于其制造的方法
CN201710670010.XA Active CN107611228B (zh) 2012-09-27 2013-09-24 光电子器件和用于其制造的方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201710670010.XA Active CN107611228B (zh) 2012-09-27 2013-09-24 光电子器件和用于其制造的方法

Country Status (6)

Country Link
US (2) US9502611B2 (zh)
JP (1) JP2015534274A (zh)
KR (1) KR102154134B1 (zh)
CN (2) CN104685644B (zh)
DE (1) DE102012217640B4 (zh)
WO (1) WO2014048907A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108110103A (zh) * 2017-12-29 2018-06-01 厦门三安光电有限公司 一种发光二极管
US10950752B2 (en) 2016-02-25 2021-03-16 Osram Oled Gmbh Method of producing a radiation-emitting semiconductor chip and radiation-emitting semiconductor chip

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102013103602A1 (de) * 2013-04-10 2014-10-16 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Verfahren zu seiner Herstellung
JP6227134B2 (ja) * 2014-06-03 2017-11-08 シャープ株式会社 窒化物半導体発光素子
JP2016063175A (ja) * 2014-09-22 2016-04-25 スタンレー電気株式会社 半導体発光素子
JP2016063176A (ja) * 2014-09-22 2016-04-25 スタンレー電気株式会社 半導体発光素子
DE102015104150A1 (de) 2015-03-19 2016-09-22 Osram Opto Semiconductors Gmbh Bauelement mit einer Mehrfachquantentopfstruktur
DE102015104665A1 (de) * 2015-03-26 2016-09-29 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterkörper und Verfahren zur Herstellung eines optoelektronischen Halbleiterkörpers
DE102015104700A1 (de) * 2015-03-27 2016-09-29 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip
CN105226149B (zh) * 2015-11-02 2018-12-25 厦门市三安光电科技有限公司 一种led外延结构及制作方法
DE102016208717B4 (de) * 2016-05-20 2022-03-24 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Bauelement mit erhöhter Effizienz und Verfahren zur Herstellung eines Bauelements
KR102623610B1 (ko) * 2017-01-04 2024-01-11 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 반도체 소자 및 이를 갖는 발광소자 패키지
DE102017105397A1 (de) 2017-03-14 2018-09-20 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung von Leuchtdioden und Leuchtdiode

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1582520A (zh) * 2001-10-12 2005-02-16 住友电气工业株式会社 半导体光发射装置的制造方法、半导体光发射装置、半导体装置的制造方法、半导体装置、一种装置的制造方法、以及一种装置
JP2006339534A (ja) * 2005-06-03 2006-12-14 Sony Corp 発光ダイオード、発光ダイオードの製造方法、発光ダイオードバックライト、発光ダイオード照明装置、発光ダイオードディスプレイおよび電子機器
CN101241851A (zh) * 2002-04-30 2008-08-13 住友电气工业株式会社 用于生长氮化镓的基片、其制法和制备氮化镓基片的方法
JP2008218746A (ja) * 2007-03-05 2008-09-18 Sumitomo Electric Ind Ltd Ｉｉｉ族窒化物系半導体発光素子
US20090014713A1 (en) * 2007-07-12 2009-01-15 Sang Won Kang Nitride semiconductor light emitting device and fabrication method thereof
US20100080660A1 (en) * 2006-04-06 2010-04-01 Maier Terry L Soil stabilization method
US20100155704A1 (en) * 2008-12-23 2010-06-24 Jeong Tak Oh Nitride semiconductor light emitting device and method of manufacturing the same
JP2011159721A (ja) * 2010-01-29 2011-08-18 Kyocera Corp 発光素子
EP2398076A2 (en) * 2010-06-21 2011-12-21 LG Innotek Co., Ltd. Light emitting device, method for fabricating the same, light emitting device package, and lighting system including the same
CN102687291A (zh) * 2009-12-30 2012-09-19 欧司朗光电半导体有限公司 光电半导体芯片和用于制造光电半导体芯片的方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001177145A (ja) * 1999-12-21 2001-06-29 Toshiba Electronic Engineering Corp 半導体発光素子およびその製造方法
EP1401027B1 (en) * 2001-05-30 2009-04-08 Cree, Inc. Group III nitride based light emitting diode with a superlattice structure
US7446345B2 (en) 2005-04-29 2008-11-04 Cree, Inc. Light emitting devices with active layers that extend into opened pits
JP5082278B2 (ja) * 2005-05-16 2012-11-28 ソニー株式会社 発光ダイオードの製造方法、集積型発光ダイオードの製造方法および窒化物系ｉｉｉ−ｖ族化合物半導体の成長方法
CN101145589A (zh) * 2006-09-12 2008-03-19 上海宇体光电有限公司 具有均匀分布的V型坑的GaN基LED及其生长方法
US7612362B2 (en) * 2006-11-22 2009-11-03 Sharp Kabushiki Kaisha Nitride semiconductor light emitting device
US7915629B2 (en) * 2008-12-08 2011-03-29 Cree, Inc. Composite high reflectivity layer
KR101519140B1 (ko) * 2008-09-02 2015-05-11 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
US9048385B2 (en) 2009-06-24 2015-06-02 Nichia Corporation Nitride semiconductor light emitting diode
US8525221B2 (en) * 2009-11-25 2013-09-03 Toshiba Techno Center, Inc. LED with improved injection efficiency
JP2011138842A (ja) 2009-12-26 2011-07-14 Kyocera Corp 発光素子
KR101007136B1 (ko) * 2010-02-18 2011-01-10 엘지이노텍 주식회사 발광 소자, 발광 소자 패키지 및 발광 소자 제조방법
TWI462348B (zh) * 2011-01-27 2014-11-21 矽品精密工業股份有限公司 發光裝置及其製法
PL220925B1 (pl) 2011-02-03 2016-01-29 Inst Chemii Fizycznej Polskiej Akademii Nauk Nanocząstki pokryte ligandami hydrofilowymi, warstwa takich nanocząstek i powierzchnia pokryta taką warstwą
KR101804408B1 (ko) * 2011-09-05 2017-12-04 엘지이노텍 주식회사 발광소자
US8853668B2 (en) * 2011-09-29 2014-10-07 Kabushiki Kaisha Toshiba Light emitting regions for use with light emitting devices
KR101838019B1 (ko) * 2011-10-10 2018-03-13 엘지이노텍 주식회사 발광 소자 및 그 제조 방법
DE102012104671B4 (de) 2012-05-30 2020-03-05 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung einer aktiven Zone für einen optoelektronischen Halbleiterchip

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1582520A (zh) * 2001-10-12 2005-02-16 住友电气工业株式会社 半导体光发射装置的制造方法、半导体光发射装置、半导体装置的制造方法、半导体装置、一种装置的制造方法、以及一种装置
CN101241851A (zh) * 2002-04-30 2008-08-13 住友电气工业株式会社 用于生长氮化镓的基片、其制法和制备氮化镓基片的方法
JP2006339534A (ja) * 2005-06-03 2006-12-14 Sony Corp 発光ダイオード、発光ダイオードの製造方法、発光ダイオードバックライト、発光ダイオード照明装置、発光ダイオードディスプレイおよび電子機器
US20100080660A1 (en) * 2006-04-06 2010-04-01 Maier Terry L Soil stabilization method
JP2008218746A (ja) * 2007-03-05 2008-09-18 Sumitomo Electric Ind Ltd Ｉｉｉ族窒化物系半導体発光素子
US20090014713A1 (en) * 2007-07-12 2009-01-15 Sang Won Kang Nitride semiconductor light emitting device and fabrication method thereof
US20100155704A1 (en) * 2008-12-23 2010-06-24 Jeong Tak Oh Nitride semiconductor light emitting device and method of manufacturing the same
CN102687291A (zh) * 2009-12-30 2012-09-19 欧司朗光电半导体有限公司 光电半导体芯片和用于制造光电半导体芯片的方法
JP2011159721A (ja) * 2010-01-29 2011-08-18 Kyocera Corp 発光素子
EP2398076A2 (en) * 2010-06-21 2011-12-21 LG Innotek Co., Ltd. Light emitting device, method for fabricating the same, light emitting device package, and lighting system including the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10950752B2 (en) 2016-02-25 2021-03-16 Osram Oled Gmbh Method of producing a radiation-emitting semiconductor chip and radiation-emitting semiconductor chip
CN108110103A (zh) * 2017-12-29 2018-06-01 厦门三安光电有限公司 一种发光二极管

Also Published As

Publication number Publication date
US20170025569A1 (en) 2017-01-26
US20150249181A1 (en) 2015-09-03
US9728674B2 (en) 2017-08-08
CN107611228A (zh) 2018-01-19
KR20150068360A (ko) 2015-06-19
CN104685644B (zh) 2017-09-08
US9502611B2 (en) 2016-11-22
CN107611228B (zh) 2020-09-04
KR102154134B1 (ko) 2020-09-09
DE102012217640A1 (de) 2014-04-17
DE102012217640B4 (de) 2020-02-20
JP2015534274A (ja) 2015-11-26
WO2014048907A1 (de) 2014-04-03

Similar Documents

Publication Publication Date Title
CN104685644A (zh) 光电子器件和用于其制造的方法
CN111712930B (zh) 氮化物半导体紫外线发光元件
US10862003B2 (en) Component having enhanced efficiency and method for production thereof
US20160247970A1 (en) Nitride light-emitting diode
CN101427431A (zh) 具有隧道结的高效发光二极管
CN101669219A (zh) 带有直立式纳米线结构的led及其制作方法
US9583573B2 (en) Compound semiconductor device and method of fabricating the same
CN104685642A (zh) 光电子器件和用于制造光电子器件的方法
WO2016076639A1 (ko) 발광 소자 및 그 제조 방법
CN101159366A (zh) 反波导大光学腔半导体激光器
CN104332537A (zh) 一种高浓度Te掺杂的发光二极管外延结构
US20220246793A1 (en) Semiconductor device and method for producing semiconductor device
JP2024504241A (ja) オプトエレクトロニクス半導体部品およびオプトエレクトロニクス半導体部品の製造方法
US11121295B2 (en) Method of adapting light extraction from a light emitting diode
KR20130015112A (ko) 발광 다이오드 및 그것을 제조하는 방법
KR101440906B1 (ko) 굴절률 조절층을 갖는 반도체 소자 및 이를 포함한 광소자
CN204516792U (zh) 一种高浓度Te掺杂的发光二极管外延结构
JP2004095827A (ja) 発光ダイオード
TWI236773B (en) High-efficiency light-emitting device
KR20110081650A (ko) 발광 소자 및 그 제조 방법
KR102109062B1 (ko) 반도체 기판, 발광 소자 및 전자 소자
CN106856217A (zh) N型超晶格接触层的生长方法
KR101533747B1 (ko) 발광다이오드 및 그 제조방법
CN114914336A (zh) 发光器件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant