KR20150068360A - 광전자 부품 및 그 제조 방법 - Google Patents

광전자 부품 및 그 제조 방법 Download PDF

Info

Publication number
KR20150068360A
KR20150068360A KR1020157006755A KR20157006755A KR20150068360A KR 20150068360 A KR20150068360 A KR 20150068360A KR 1020157006755 A KR1020157006755 A KR 1020157006755A KR 20157006755 A KR20157006755 A KR 20157006755A KR 20150068360 A KR20150068360 A KR 20150068360A
Authority
KR
South Korea
Prior art keywords
layer
layer structure
lateral
defects
photoactive
Prior art date
Application number
KR1020157006755A
Other languages
English (en)
Other versions
KR102154134B1 (ko
Inventor
크리스티안 라이러
토비아스 마이어
마티아스 페터
위르겐 오프
요아힘 헤르트코른
안드레아스 뢰플러
알렉산더 발터
다리오 쉬아폰
Original Assignee
오스람 옵토 세미컨덕터스 게엠베하
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 오스람 옵토 세미컨덕터스 게엠베하 filed Critical 오스람 옵토 세미컨덕터스 게엠베하
Publication of KR20150068360A publication Critical patent/KR20150068360A/ko
Application granted granted Critical
Publication of KR102154134B1 publication Critical patent/KR102154134B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/002—Devices characterised by their operation having heterojunctions or graded gap
    • H01L33/0025—Devices characterised by their operation having heterojunctions or graded gap comprising only AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/025—Physical imperfections, e.g. particular concentration or distribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

본 발명은, 광활성 층을 구비한 층 구조를 포함하는 광전자 부품에 관한 것이다. 이 경우, 광활성 층은, 제2 측방 영역에서보다 제1 측방 영역에 더 높은 밀도의 V 결함들을 포함한다.

Description

광전자 부품 및 그 제조 방법{OPTOELECTRONIC COMPONENT AND METHOD FOR THE PRODUCTION THEREOF}
본 발명은, 특허 청구항 제1항에 따른 광전자 부품, 그리고 특허 청구항 제12항에 따른 광전자 부품을 제조하기 위한 방법에 관한 것이다.
본 특허 출원은 그 공개 내용이 재귀적 관계를 통해 본원에 수용되는 독일 특허 출원 102012217640.3의 우선권을 청구한 것이다.
그룹-III-질화물 재료계로 이루어진 반도체들, 예컨대 InGaN-GaN을 기반으로 하면서, 복수의 양자 필름(다중 양자 우물; MQW)으로 구성된 활성 구역을 포함하는 발광다이오드의 경우, 종래 기술에서는, 모든 양자 필름이 최적으로, 그리고 균일하게 함께 동작되지 않는다는 문제가 확인되었다. 그로 인한 결과로, 상기 발광다이오드들의 효율성 손실이 발생한다.
복수의 양자 필름에 걸친 전하 캐리어 분포는 반도체 층 구조의 성장 방향을 따라서 양장 필름들 내로의 전하 캐리어 주입을 통해 제공된다. 바람직한 경우는 최대한 균일한 전하 캐리어 주입 및 그 분포이다. 그러나 이런 전하 캐리어 주입 및 그 분포는 특히 양자 필름들 사이에 배열되어 주입된 전하 캐리어들을 통해 극복되어야만 하는 배리어들을 통해 저지된다. 특히 반도체 층 구조의 p-도핑된 면으로부터 주입되는 이동성이 더 좋지 않은 양 전하 캐리어들(정공들)과 반도체 층 구조의 n-도핑된 면으로부터 주입되는 이동성이 더 좋은 음 전하 캐리어들(전자들) 사이의 비평형 상태는 양자 필름들의 불균일한 충전, 특히 n-측의 양자 필름들의 불균일한 충전을 야기하며, 이는 발광다이오드의 효율성을 감소시킨다. 반도체 층 구조의 n-도핑된 면에 더 가깝게 놓인 양자 필름들은 반도체 층 구조의 p-도핑된 면에 더 가깝게 놓인 양자 필름들보다 더 적은 양 전하 캐리어를 획득한다.
그와 동시에, 효율성 감소는 양자 필름들의 개수와 더불어 증가한다. 또한, 발광다이오드의 방출 파장이 길어질수록, 그만큼 효과는 더욱더 뚜렷해진다.
본 발명의 과제는 개량된 광전자 부품을 제공하는 것에 있다. 상기 과제는 청구항 제1항의 특징들을 갖는 광전자 부품을 통해 해결된다. 본 발명의 추가 과제는 광전자 부품을 제조하기 위한 개량된 방법을 제공하는 것에 있다. 상기 과제는 청구항 제12항의 특징들을 갖는 방법을 통해 해결된다. 바람직한 개선예들은 종속 청구항들에 명시되어 있다.
광전자 부품은 광활성 층을 구비한 층 구조를 포함한다. 이 경우, 광활성 층은, 제2 측방 영역(lateral region)에서보다 제1 측방 영역에 더 높은 밀도의 V 결함들을 포함한다. 이런 경우, 바람직하게는, 전하 캐리어들은, 제2 측방 영역에서보다 제1 측방 영역에서 더 간단히 광활성 층에 침투할 수 있다. 이 경우, 전하 캐리어들은 V 결함들을 통과하여 이동된다. 이런 방식으로, 광활성 층의 내부에서 전하 캐리어들은 제1 측방 영역에서 제2 측방 영역 내로 주입될 수 있다.
본원의 광전자 부품의 일 실시예에서, 광활성 층은 층 구조의 성장 방향으로 연속해서 적층되는 복수의 양자 필름을 포함한다. 이 경우, 바람직하게는 제1 측방 영역에 배열된 V 결함들을 통한 광활성 층의 증가된 투과성은 광활성 층의 양자 필름들 내로 전하 캐리어의 주입을 수월하게 한다. 그 결과, 증가된 균일성으로 광활성 층의 양자 필름들의 충전이 제공되며, 이는 바람직하게는 광전자 부품의 개량된 효율성으로 이어질 수 있다.
본원의 광전자 부품의 일 실시예에서, 2개의 양자 필름 사이에 하나의 배리어가 형성된다. 이와 동시에, 배리어는, 제2 측방 영역에서보다 V 결함의 영역에서 성장 방향으로 더 얇다. 이 경우, 바람직하게 배리어는, 제2 측방 영역에서보다 제1 측방 영역에서 전하 캐리어들에 대한 투과성이 더 높다. 그로 인한 결과로, 전하 캐리어들은 바람직하게는 제1 측방 영역에서 V 결함들을 통해 광활성 층의 양자 필름들 내로 주입된다.
본원의 광전자 부품의 일 실시예에서, 제1 양자 필름은, 제2 측방 영역에서보다 V 결함의 영역에서 더 낮은 인듐 농도를 갖는다. 바람직하게는, 그로 인한 결과로, 양자 필름은, 제2 측방 영역에서보다 제1 측방 영역에서 더 수월하게 전하 캐리어들에 접근할 수 있다. 그 결과, 양자 필름은 바람직하게는 우선하여 제1 측방 영역에서 전하 캐리어들로 충전된다.
본원의 광전자 부품의 일 실시예에서, 적어도 일부의 V 결함은 층 구조의 성장 방향으로 광활성 층에 완전하게 침투한다. 그 결과, 바람직하게는, 광활성 층은 성장 방향으로 자신의 전체 두께에 걸쳐서 V 결함들을 통해 주입된 전하 캐리어들에 접근할 수 있다. 그 결과, 전하 캐리어들로 광활성 층의 균일한 충전이 보조된다.
본원의 광전자 부품의 일 실시예에서, 층 구조는 p-도핑 층(p-doped layer)을 포함한다. 이 경우, V 결함들은 p-도핑 층의 방향으로 갈수록 확대된다. 그 결과, 바람직하게는, 양 전하 캐리어들(정공들)은 특히 간단하게 제1 측방 영역에서 V 결함들을 통해 p-도핑 층에서 광활성 층 내로 주입될 수 있다.
본원의 광전자 부품의 일 실시예에서, V 결함의 영역에서 p-도핑 층은 V 결함 안쪽으로 연장된다. 바람직하게 이는, p-도핑 층에서 V 결함들을 통해 광활성 층 내로 양 전하 캐리어들의 주입을 추가로 보조한다.
본원의 광전자 부품의 일 실시예에서, 광활성 층과 p-도핑 층 사이에는 분리 층이 배열된다. 이와 동시에, 분리 층은, 제2 측방 영역에서보다 V 결함의 영역에서 성장 방향으로 더 얇다. 이 경우, 바람직하게 분리 층은, 제2 측방 영역에서보다 제1 측방 영역에서 양 전하 캐리어들에 대한 투과성이 더 높다. 이는, 바람직하게는 제1 측방 영역의 V 결함들을 통해 층 구조의 p-도핑 층에서 층 구조의 광활성 층 내로 양 전하 캐리어들의 주입을 보조한다.
본원의 광전자 부품의 일 실시예에서, 층 구조 상에 전기 전도성 접촉 층이 배열된다. 이와 동시에, 전기 전도성 접촉 층은 제2 측방 영역에 개구부를 포함한다. 바람직하게는, 제2 측방 영역에서는 전류 인가(current impression)가 필요하지 않은데, 그 이유는 광활성 층 내로의 전하 캐리어 주입이, 제1 측방 영역에서보다 제2 측방 영역에서 여하히 더 비효율적이기 때문이다. 그 결과, 제2 측방 영역은 바람직하게는 전기 전도성 접촉 층을 통해 덮이지 않은 상태로 잔존할 수 있다. 그 결과, 제2 측방 영역을 통해 감소된 흡광률을 갖는 광 방출이 수행될 수 있으며, 그럼으로써 광전자 부품은 증가된 효율성을 나타낼 수 있게 된다.
본원의 광전자 부품의 일 실시예에서, 층 구조 상에 접촉 및 반사 층이 배열된다. 이와 동시에, 접촉 및 반사 층은 제1 측방 영역에, 제2 측방 영역에서와 다른 재료를 포함한다. 그 결과, 바람직하게 접촉 및 반사 층은 제1 측방 영역에 특히 낮은 접촉 저항을 갖는 재료를 포함하고 제2 측방 영역에는 특히 높은 광학 반사도를 갖는 재료를 포함한다. 이 경우, 제2 측방 영역에서 전류 흐름은 V 결함들을 통한 전하 캐리어들의 주입이 실현되지 않는 것을 통해 제1 측방 영역에서보다 여하히 더 비효율적이기 때문에, 제2 측방 영역에서는 전류 인가가 필요하지 않다는 점이 이용된다. 높은 광학 반사도를 가지면서 제2 측방 영역에 배열되는 재료는 광활성 층에서 생성되는 광의 특히 효과적인 반사를 달성하면서, 그 결과 광전자 부품의 층 구조의 표면이면서 접촉 및 반사 층에 대향하는 상기 표면 상에서 상기 광의 특히 효율적인 아웃커플링(decoupling)을 가능하게 한다.
본원의 광전자 부품의 일 실시예에서, 제1 측방 영역은 측방 격자(lateral lattice)를 형성한다. 그 결과, 바람직하게는, 제2 측방 영역의 각각의 지점이 제1 측방 영역 내의 V 결함으로부터 수평 방향(lateral direction)으로 결정된 값 이상으로 이격되지 않는 점이 보장된다. 그 결과, 바람직하게는, 광활성 층의 내부에서 제1 측방 영역에서 제2 측방 영역 내로 전하 캐리어들의 특히 효과적인 주입이 보장된다.
광전자 부품을 제조하기 위한 방법은, 기판을 제공하는 단계와 기판 상에 층 구조를 성장시키는 단계를 포함한다. 이와 동시에, 층 구조는 광활성 층을 포함한다. 또한, 이 경우, V 결함들은 광활성 층 내에 매입된다. 이 경우, 광활성 층의 제1 측방 영역 내에는, 광활성 층의 제2 측방 영역에서보다 측방 표면적(lateral surface area)당 더 많은 V 결함이 매입된다. 바람직하게는, 본원의 방법에 따라서 제조되는 광전자 부품의 층 구조의 경우, 전하 캐리어들은 제1 측방 영역의 V 결함들을 통해 광활성 층의 제2 측방 영역 내로 주입될 수 있으며, 이는 전하 캐리어들로 광활성 층의 균일한 충전을 보조한다. 이는 바람직하게는 광전자 부품의 증가된 효율성에 기여할 수 있다.
본원의 방법의 일 실시예에서, 광활성 층의 성장 전에, 제1 측방 영역에 개구부를 포함하는 마스크 층이 마련된다. 그 결과, 바람직하게 얀 결함들(yarn defect)이 제1 측방 영역 내의 마스크 층의 개구부를 통해 광활성 층의 방향으로 연속될 수 있으며, 이는 해당 위치에서 V 결함들의 형성에 대한 증가된 확률을 야기한다. 그 결과, 마스크 층은, 제1 측방 영역 및 제2 측방 영역을 범위 한정하는 것을 가능하게 한다.
본원의 방법의 일 실시예에서, 기판의 표면 상에 상승부들(raised portion)이 마련된다. 바람직하게는, 기판의 표면 상에 상승부들의 마련은 기판의 상승부의 상부에서 광활성 층 내의 V 결함들을 형성하는 확률에 영향을 미칠 수 있다. 그 결과, 이런 방법의 경우에서도, 제1 측방 영역 및 제2 측방 영역의 범위 한정이 가능해진다.
본원의 방법의 일 실시예에서, 제1 측방 영역에서 기판의 표면 상에 상승부가 마련된다. 바람직하게는, 기판의 표면 상의 상승부는 상승부의 상부에서 광활성 층 내의 V 결함들의 형성에 대한 확률을 증가시키며, 이로 인한 결과로, 상승부의 상부에서 제1 측방 영역 내에 V 결함들의 상대적으로 더 높은 밀도가 제공된다.
본 발명의 앞서 기술한 특성들, 특징들 및 장점들뿐만 아니라, 이들을 달성하는 유형 및 방식은, 도면과 관련하여 더 상세하게 설명되는 실시예들의 하기 기술 내용과 관련하여 더 명료하고 더 분명하게 이해될 수 있다. 이와 동시에, 각각의 도는 각각 매우 개략적인 도로 도시되어 있다.
도 1은 광전자 부품의 층 구조를 절단하여 도시한 단면도이다.
도 2는 V 결함을 도시한 사시도이다.
도 3은 V 결함을 포함한 층 구조를 절단하여 도시한 추가 단면도이다.
도 4는 추가 층 구조의 사전 구조화된 표면을 도시한 상면도이다.
도 5는 층 구조의 광활성 층을 도시한 상면도이다.
도 6은 추가 층 구조의 사전 구조화된 표면을 도시한 상면도이다.
도 7은 상기 층 구조의 광활성 층을 도시한 상면도이다.
도 8은 추가 층 구조의 사전 구조화된 표면을 도시한 상면도이다.
도 9는 상기 층 구조의 광활성 층을 도시한 상면도이다.
도 10은 마스크 층을 포함하는 추가 층 구조를 절단하여 도시한 단면도이다.
도 11은 상기 층 구조의 마스크 층을 도시한 상면도이다.
도 12는 상기 층 구조를 절단하여 도시한 추가 단면도이다.
도 13은 상기 층 구조의 광활성 층을 도시한 상면도이다.
도 14는 추가 층 구조의 기판을 절단하여 도시한 단면도이다.
도 15는 상기 기판을 도시한 상면도이다.
도 16은 상기 층 구조를 절단하여 도시한 추가 단면도이다.
도 17은 상기 층 구조를 도시한 상면도이다.
도 18은 추가 층 구조의 기판을 절단하여 도시한 단면도이다.
도 19는 상기 기판을 도시한 상면도이다.
도 20은 추가 층 구조를 절단하여 도시한 단면도이다.
도 21은 상기 층 구조를 도시한 상면도이다.
도 22는 추가 층 구조를 절단하여 도시한 단면도이다.
도 23은 광전자 부품을 도시한 사시도이다.
도 1에는, 층 구조(100)의 일부분을 절단한 단면도가 개략도로 도시되어 있다. 층 구조(100)는 에피택셜 성장된 반도체 층 구조이다. 특히 층 구조(100)는 그룹-III-질화물 재료계로 구성될 수 있다. 층 구조(100)는 광전자 부품에서, 특히 발광다이오드에서 이용될 수 있다.
층 구조(100)의 경우 에피택셜 성장 방향(101)으로 연속해서 n-도핑된 결정(110)(n-doped crystal), 광활성 층(200), 및 p-도핑된 결정(120)(p-doped cyrstal)이 적층된다. 층 구조(100)는 도 1에 도시되지 않은 기판 상에 배열될 수 있다. 기판과 도 1에 도시된 층 구조(100)의 부분 사이에는 여전히 추가 층들이 배열될 수 있다. 층 구조(100)의 언급한 층들(110, 200, 120) 사이에도 여전히 추가 층들이 제공될 수 있다.
광활성 층(200)은 성장 방향(101)으로 연속해서 적층되고 각각 배리어들을 통해 서로 이격되는 복수의 양자 필름을 포함한다. 도 1에 도시된 예시에서는, 제1 양자 필름(210), 제2 양자 필름(220), 및 제3 양자 필름(230)이 제공되어 있다. 제1 양자 필름(210)과 제2 양자 필름(220)은 제1 배리어(215)를 통해 상호 간에 분리된다. 제2 양자 필름(220)과 제3 양자 필름(230)은 제2 배리어(225)를 통해 상호 간에 분리된다. 또한, 광활성 층(220)은 또 다른 개수의 양자 필름들도 포함할 수 있다. 예컨대 광활성 층(200)은 성장 방향(101)으로 연속해서 적층되는 4개와 10개 사이의 양자 필름을 포함할 수도 있다. 또한, 광활성 층(200)은 성장 방향(101)으로 연속해서 적층되는 30개 이상의 양자 필름을 포함할 수도 있다.
n-도핑된 결정(110)은 예컨대 GaN을 포함할 수 있고 Si로 도핑될 수 있다. 광활성 층(200)의 양자 필름들(210, 220, 230)은 예컨대 InGaN을 포함할 수 있다. 양자 필름들(210, 220, 230) 사이의 배리어들(215, 225)은 예컨대 GaN을 포함할 수 있다. p-도핑된 결정(120)은 예컨대 GaN을 포함할 수 있고 Mg로 도핑될 수 있다.
층 구조(100)는 광활성 층(200)의 영역에 2개의 V 결함(300)을 포함한다. V 결함들(300)은 V 피트들(pit)로서도 지칭될 수 있다. 도 2에는, V 결함(300)의 개략적 사시도가 도시되어 있다. 각각의 V 결함(300)은 전형적으로 6개 또는 12개의 파세트(facet)[플랭크(flank)](310)를 갖는 뒤집힌 각뿔의 형태를 보유한다. 파세트(310)의 개수는 에워싸인 결정의 결정 구조에 따라서 결정된다. 이 경우, 각뿔형 V 결함(300)은 n-도핑된 결정(110)의 방향으로 배향된 첨두부(330)에서 출발하여 p-도핑된 결정(120)의 방향으로 갈수록 확대되면서, p-도핑된 결정(120)으로 향해 있는 개구부(320)를 형성한다.
V 결함들(300)의 영역에서는, 층 구조(100)의 층들이 통상적인 성장 방향(101)에 대해 수직으로 배향되는 것이 아니라, 특히 결정학상 사전 설정된 평면들에 대해 평행하게 통상적인 성장 방향(101)에 대해 약 30도와 약 80도 사이의 각도로 배향된다.
도 1에 도시된 층 구조(100)의 부분은 2개의 V 결함(300)을 포함한다. 제1 V 결함(301)은 성장 방향(101)으로 전체 광활성 층(200)을 통과하여 연장되며, 다시 말하면 층 구조(100)의 광활성 층(200)의 모든 양자 필름(210, 220, 230)을 포함한다. 제2 V 결함(302)은 성장 방향(101)으로 광활성 층(200)의 일부분만을 통과하여 연장되며, 다시 말하면 도시된 예시에서는 제1 양자 필름(210) 및 제2 양자 필름(220)만을 포함한다. 제2 결함(302)의 첨두부(330)는 성장 방향(101)으로 제1 V 결함(301)의 첨두부(330) 상부에 위치한다. 제2 V 결함(302)의 형성은 층 구조(100)의 성장 동안 제1 V 결함(301)의 형성보다 더 늦은 시점에 비로소 시작되었다. 제1 V 결함(301)의 형성은 이미 광활성 층(200)의 성장 전에 시작되었다. 제2 V 결함(302)의 형성은 광활성 층(200)의 성장 동안 비로소 시작되었다.
일 실시예에서, 최대한 많은 개수의 V 결함(300)은, 제1 V 결함(301)의 경우에서처럼, 층 구조(100)의 성장 방향(101)으로 광활성 층(200)에 완전히 침투한다. 또 다른 실시예에서는, V 결함들(300)의 크기의 큰 불균일성이 추구된다.
층 구조(100)의 에피택셜 성장 동안 적합한 성장 조건들을 통해, V 결함들(300)의 형성이 개시될 수 있다. 이 경우, MOVPE 시스템에서 성장 조건들은 600℃와 900℃ 사이의 온도를 포함할 수 있다. 이와 동시에, 트리메틸갈륨 또는 트리에틸갈륨이 그룹-III-전구체로서 이용될 수 있다.
도 3에는, 제1 V 결함(300, 301)을 포함하는 층 구조(100)의 일부분이 추가의 개략적 단면도로 도시되어 있다. 도 3에는, 도 1과 달리, 층 구조(100)의 추가 분리 층(130)이 도시되어 있으며, 이 추가 분리 층은 광활성 층(200)과 p-도핑된 결정(120) 사이에 배열된다. 분리 층(130)은 비도핑된 GaN으로 구성될 수 있다. 분리 층(130)은, p-도핑된 결정(120)에서 광활성 층(200) 내로 도핑 원자들의 확산을 방지하기 위해 이용될 수 있다.
광활성 층(200)의 양자 필름들(210, 220, 230) 및 특히 그 배리어들(215, 225)은, V 결함(300)의 외부에서보다 V 결함(300)의 파세트들(310)의 영역에서 더 얇은 두께를 보유한다. 예컨대 V 결함(300) 외부의 제1 양자 필름(210)은 제1 두께(211)를 보유하고, V 결함(300)의 파세트들(310)의 영역에서는 제2 두께(212)를 보유한다. 이 경우, 제1 두께(211)는 제2 두께(212)보다 더 두껍다. 제1 배리어(215)는 V 결함(300)의 외부에서 제1 두께(216)를 보유하고, V 결함(300)의 파세트들(310)의 영역에서는 제2 두께(217)를 보유한다. 제1 두께(216)는 제2 두께(217)보다 더 두껍다.
V 결함(300)의 파세트들(310)의 영역에서 광활성 층(200)의 층들(210, 215, 220, 225, 230)의 더 얇은 두께(212, 217)는, V 결함(300)의 외부에서 p-도핑된 결정(120)에서 광활성 층(200) 내로 양 전하 캐리어들의 주입에 비해서, V 결함(300)의 파세트들(310)을 통해 p-도핑된 결정(120)에서 광활성 층(200) 내로 전하 캐리어들의 주입을 수월하게 한다. 따라서 V 결함(300) 외부의 측방 영역에서 성장 방향(101)에 대해 역평행하게 제1 수송 방향(240)을 따르는 양 전하 캐리어들의 수송은, V 결함(300)의 파세트들(310)을 통한 제2 수송 방향(250)을 따르는 수송보다 그 확률이 더 낮다.
증가된 투과성을 위해서는, 파세트들(310)의 영역 내 배리어들(215, 225)은, V 결함(300) 외부의 측방 영역에서보다 더 얇은 두께(217)를 보유한다는 점이 특히 중요하다. 양자 필름들(210, 220, 230)의 두께는 보다 덜 중요할 수 있으면서, 파세트들(310)의 영역에서는 V 결함(300) 외부의 측방 영역 내 두께(211)와 반드시 다르지 않아도 된다.
광활성 층(200)의 양자 필름들(210, 220, 230)은, V 결함(300) 외부의 측방 영역에서보다 V 결함(300)의 파세트들(310)의 영역에서 더 적은 인듐 함량을 보유할 수 있다. 그 결과, V 결함(300)의 영역에서 성장 방향(101)으로 스트립 에지 연장부는 V 결함(300) 외부의 측방 영역에 비해 변경된다. 이런 점도, 제1 수송 방향(240)을 따르는 수송에 비해 제2 수송 방향(250)을 따르는 전하 캐리어들의 수송을 수월하게 한다.
V 결함(300)의 영역에서 광활성 층(200)의 층들(210, 215, 220, 225, 230)의 감소된 두께 및 V 결함(300)의 영역에서 양자 필름들(210, 220, 230)의 감소된 인듐 함량은, 압력, 온도, V/III 비율, H2/N2 비율 및 성장 속도와 같은 적합한 성장 조건들을 통해 조절될 수 있다. 특히, 성장이 그룹-III-질화물 MOVPE에서 수행된다면, 광활성 층(200)의 성장 동안 성장 온도는 950℃를 하회할 수 있고 성장 압력은 10mbar를 상회할 수 있다.
도 3에는, V 결함(300)의 파세트들(310)의 영역 내 분리 층(130)도, V 결함(300) 외부의 측방 영역 내 분리 층(130)의 제1 두께(131)에 비해 감소된 제2 두께(132)를 보유하는 점이 도시되어 있다. 이는 반드시 필요하지 않지만, 그러나 마찬가지로 V 결함(300) 외부의 측방 영역에서 제1 수송 방향(240)을 따르는 주입에 비해, V 결함(300)의 파세트들(310)을 통한 제2 수송 방향(200)을 따라서 p-도핑된 결정(120)에서 광활성 층(200) 내로 양 전하 캐리어들(정공들)의 주입을 수월하게 한다. 바람직하게는, V 결함(300) 외부의 측방 영역 내 분리 층(130)의 제1 두께(131)는 4㎚ 이상이다. V 결함(300)의 파세트들(310) 내에서 분리 층(130)의 제2 두께(132)는 바람직하게는 8㎚ 미만이다.
V 결함(300)의 개구부(320)는 층 구조(100)의 p-도핑된 결정(120)으로 향해 있다. V 결함(300)의 개구부(320)는 p-도핑된 결정(120)의 재료로 형성되는 충전부(340)을 포함한다. 따라서 V 결함(300)의 영역에서 p-도핑된 결정(120)은 V 결함(300) 안쪽으로 연장된다.
이 경우, V 결함(300) 안쪽으로 p-도핑된 결정(120)의 연장부 내지 그 충전부(340)는 깊이(341)를 갖는다. 이런 깊이(341)는 바람직하게는 적어도 V 결함(300)의 외부에서 층 구조(100)의 측방 영역 내 2개의 양자 필름(220, 230) 및 배리어(225)의 두께들의 합에 상응한다. 광활성 층(200)이 5개의 양자 필름(210, 220, 230)을 포함하는 경우, 깊이(341)는 바람직하게는 10㎚와 400㎚ 사이, 특히 바람직하게는 20㎚와 100㎚ 사이이다. 높은 깊이(341)는, V 결함(300)의 형성이 이미 광활성 층(200)의 성장 전에, 또는 광활성 층(200)의 성장 동안 이른 시점에 개시되는 것을 통해 달성될 수 있다. 도 3에 도시된 제1 V 결함(300, 301)의 형성은 이미 광활성 층(200)의 에피택셜 성장 전에 시작되었으며, 그럼으로써 V 결함(300, 301)의 첨두부(330)는 성장 방향(301)에서 광활성 층(200)의 하부에 배열되고 V 결함(300, 301)은 충분한 깊이(341)를 갖게 된다.
p-도핑된 결정(120)의 재료를 포함하는, V 결함(300)의 개구부(320)의 충전부(340)는, V 결함(300)의 파세트들(310)의 영역 내 광활성 층(200)의 층들(210, 215, 220, 225, 230)의 더 얇은 두께(212, 217)와 함께, V 결함(300) 외부의 측방 영역 내에서 제1 수송 방향(240)을 따르는 주입에 비해 수월해진, V 결함(300)의 파세트들(310)을 통한 제2 수송 방향(250)을 따르는 양 전하 캐리어들의 주입을 마찬가지로 달성한다.
앞서 설명한 것처럼, V 결함(300)의 영역에서는 전하 캐리어들의 주입, 특히 p-도핑된 결정(120)으로부터 양 전하 캐리어들의 주입이, V 결함(300)의 외부에서 층 구조(100) 및 광활성 층(200)의 측방 영역에서의 주입에 비해 수월해진다. 이에 수반되어, 광활성 층(200)은, V 결함(300) 외부의 측방 영역에서보다 V 결함(300)의 영역에서 더 낮은 직렬 저항을 보유할 수 있다. 그 결과, V 결함(300)의 영역에서는, 전하 캐리어들로 광활성 층(200)의 양자 필름들(210, 220, 230)의 향상된 충전이 가능해진다.
V 결함(300)의 영역에서 양자 필름들(210, 220, 230) 내로 주입된 전하 캐리어들은, V 결함(300) 외부의 측방 영역들이 V 결함(300)으로부터 전형적으로 전하 캐리어 확산 길이, 특히 정공 확산 길이의 크기인 이격 간격을 갖는다면, 확산을 통해 상기 V 결함 외부의 측방 영역들 내에 도달할 수 있다.
그 결과, V 결함(300)의 영역에서 광활성 층(200)의 양자 필름들(210, 220, 230) 내로 주입된 전하 캐리어들은, V 결함 외부의 광활성 층(200)의 측방 영역들에서 재결합될 수 있다. 특히 V 결함(300) 외부의 광활성 층(200)의 측방 영역들에서는, 양자 필름들(210, 220, 230) 내로 주입된 전하 캐리어들의 방사 재결합(radiating recombination)이 수행될 수 있다.
층 구조(100)는 복수의 V 결함(300)을 포함한다. 바람직하게 V 결함들(300)은, 광활성 층(200)의 각각의 측방 섹션이 수평 방향으로 V 결함(300)으로부터 최대한 대략 전하 캐리어 확산 길이, 특히 대략 정공 확산 길이에 상응하는 최대 이격 간격을 갖는 방식으로, 층 구조(100)의 수평 방향으로 분포된다. 그 결과, 층 구조(100)의 광활성 층(200)의 각각의 측방 섹션이 V 결함들(300)을 통해 주입된 전하 캐리어들을 공급받을 수 있는 점이 보장된다.
층 구조(100)의 광활성 층(200) 내에서 V 결함들(300)의 수평 배열(lateral arrangement)은 층 구조(100)의 제조 동안 결정될 수 있거나, 또는 적어도 영향을 받을 수 있다. V 결함들은 특히 결정 결함들, 특히 얀 결함들을 포함하는 결정 영역들(crystal region)에서 형성된다는 점은 공지되었다. 이 경우, V 결함들은 얀 결함들 상에 직접 형성될 수 있다. 상기 결함들의 측방 밀도도 층 구조(100)의 제조 동안 기판 또는 층 구조(100)의 층의 사전 구조화를 통해 영향을 받는다. 따라서 층 구조(100)의 광활성 층(200)의 상이한 측방 섹션들에서 V 결함들(300)의 측방 밀도도 사전 설정될 수 있다.
도 4에는, 층 구조(400)의 상면도가 개략도로 도시되어 있다. 층 구조(400)는 사전 구조화된 표면(401)을 포함한다. 사전 구조화된 표면(401)은 기판의 표면일 수 있고, 이 표면 상에 나머지 층 구조(400)가 성장된다. 그러나 사전 구조화된 표면(401)은, 층 구조(400)의 층이면서 이미 기판 상에 성장된 상기 층일 수도 있다.
사전 구조화된 표면(401)은, 거의 규칙적으로 배열되어 함께 제1 측방 영역(403)을 형성하는 구조들을 포함하는 방식으로 구조화된다. 사전 구조화된 표면(401)의 나머지 섹션들은 제2 측방 영역(404)을 형성한다. 도시된 예시에서, 제1 측방 영역(403)의 구조들은 원판형으로 형성되고 대략 장방형 격자의 노드점들(nodal point) 상에 배열된다. 그러나 개별 구조들은 다른 형태로 형성되어 다른 방식으로 배열될 수도 있다. 예컨대 제1 측방 영역(403)의 구조들은 육각형 격자의 노드점들 상에 배열될 수도 있다.
도 5에는, 사전 구조화된 표면(401)의 상부에 성장된 층 구조(400)의 광활성 층(402)의 상면도가 개략도로 도시되어 있다. 제1 측방 영역(403)의 모든 구조, 또는 거의 그 모든 구조의 상부에서 V 결함(300)은 광활성 층(402) 내에 형성되었다. 따라서 제1 측방 영역(403)은 제2 측방 영역(404)보다 더 높은 밀도의 V 결함들(300)을 포함한다.
제2 측방 영역(404)의 각각의 측방 섹션은, 가장 가까운 V 결함(300)으로부터 최대로 이격 간격(405)만큼 이격되어 있다. 이격 간격(405)은 전하 캐리어 확산 길이, 특히 정공 확산 길이의 크기이다. 이격 간격(405)은 예컨대 0.2㎛와 10㎛ 사이일 수 있다.
도 6에는, 층 구조(410)의 사전 구조화된 표면(411)의 상면도가 개략도로 도시되어 있다. 사전 구조화된 표면(411)은 다시 기판의 표면일 수 있고, 이 표면 상에 나머지 층 구조(410)가 성장된다. 또한, 사전 구조화된 표면(411)은 층 구조(410)의 에피택셜 성장된 층의 표면일 수 있다.
사전 구조화된 표면(411)은 다시 규칙적으로 배열되어 함께 제1 측방 영역(413)을 형성하는 구조들을 포함한다. 제1 측방 영역(413)의 구조들은 도시된 예시에서 다시 장방형 격자의 노드들에 가깝게 배열되지만, 그러나 다른 방식으로도 배열될 수 있다. 사전 구조화된 표면(411)의 나머지 섹션들은 제2 측방 영역(414)을 형성한다.
도 7에는, 층 구조(410)의 광활성 층(412)의 상면도가 개략도로 도시되어 있다. 광활성 층(412)은 사전 구조화된 표면(411) 상부에 에피택셜 성장을 통해 제조되었다. 이와 동시에, 제1 측방 영역(413)을 형성하는, 사전 구조화된 표면(411)의 구조들 상부에는, 각각 V 결함들(300)의 그룹들(416)이 형성되었다. 제1 측방 영역(413)의 각각의 구조 상부에는 하나 또는 복수의 V 결함(300)이 배열된다. 따라서 광활성 층(412)의 제1 측방 영역(413)은, 제2 측방 영역(414)보다 더 높은 밀도의 V 결함들(300)을 포함한다.
이 경우, 제2 측방 영역(414)의 각각의 측방 섹션은 가장 가까운 V 결함(300)으로부터 최대로 전하 캐리어 확산 길이, 특히 정공 확산 길이의 크기인 이격 간격(415)만큼 이격된다. 이격 간격(415)은 다시 예컨대 0.2㎛와 10㎛ 사이일 수 있다.
도 8에는, 층 구조(420)의 사전 구조화된 표면(421)의 상면도가 개략도로 도시되어 있다. 사전 구조화된 표면(421)은 기판의 표면일 수 있고, 이 표면 상에 나머지 층 구조(420)가 성장된다. 그러나 사전 구조화된 표면(421)은 층 구조(420)의 에피택셜 성장된 층의 표면일 수도 있다.
사전 구조화된 표면(421)은 함께 제1 측방 영역(423)을 형성하는 구조들을 포함한다. 이 경우, 구조들은 장방형의 에지들을 따라서 배열되고 각각은 대략 원판형으로 형성된다. 사전 구조화된 표면(421)의 나머지 섹션들은 제2 측방 영역(424)을 형성한다.
도 9에는, 층 구조(420)의 광활성 층(422)의 상면도가 개략도로 도시되어 있다. 광활성 층(422)은 층 구조(420)의 사전 구조화된 표면(421)의 상부에 에피택셜 성장으로 제조되었다. 이와 동시에, 제1 측방 영역(423)에 V 결함들(300)이 형성되었다. 그 결과, 광활성 층(422)의 제1 측방 영역(423)은 제2 측방 영역(424)보다 더 높은 밀도의 V 결함들(300)을 포함한다.
제2 측방 영역(424)의 각각의 측방 섹션은 제1 측방 영역(423)의 가장 가까운 V 결함(300)으로부터 최대한 이격 간격(425)만큼 이격되어 있다. 이격 간격(425)은 전하 캐리어 확산 길이, 특히 정공 확산 길이의 크기이며, 예컨대 0.2㎛와 10㎛ 사이일 수 있다.
도 10에는, 완성되지 않은 층 구조(500)를 절단한 단면도가 개략도로 도시되어 있다. 층 구조(500)는 기판(510)을 포함한다. 기판(510)은 예컨대 사파이어, SiC 또는 Si를 포함할 수 있다.
기판(510) 상에는 에피택셜 성장된 반도체 층(520)이 배열된다. 반도체 층(520)은 예컨대 GaN을 포함할 수 있다. 반도체 층(520)은 수직 방향 내지 성장 방향으로 반도체 층(520)을 통과하여 연장되는 복수의 결함(560)을 포함한다. 결함들(560)은 특히 얀 전위들(yarn displacement)일 수 있다.
층 구조(500)의 반도체 층(520) 상에는 구조화된 마스크 층(530)이 배열된다. 도 11에는, 마스크 층(530)의 개략적 상면도가 도시되어 있다. 마스크 층(530)은 예컨대 SiO2 또는 SiN을 포함할 수 있다.
구조화된 마스크 층(530)은 개구부들을 포함하며, 이 개구부들은 함께 마스크 층(530)의 개방된 영역(531)을 형성한다. 마스크 층(530)에 의해 덮이는 반도체 층(520)의 영역들은 함께 덮인 영역(532)을 형성한다. 개방된 영역(531)은 제1 측방 영역을 형성한다. 덮인 영역(532)은 제2 측방 영역(534)을 형성한다.
제1 측방 영역(533)은 예컨대 층 구조(400)의 제1 측방 영역(503)의 형태, 층 구조(410)의 제1 측방 영역(413)의 형태, 또는 층 구조(420)의 제1 측방 영역(423)의 형태를 보유할 수 있다. 그러나 제1 측방 영역(533) 및 제2 측방 영역(534)은, 도 11의 상면도에 개략적으로 도시된 것처럼, 교호로 배열된 스트립들로서도 형성될 수 있다. 마스크 층(530)의 덮인 영역(532)의 섹션들이면서 제2 측방 영역(534)을 형성하는 상기 섹션들은 바람직하게는 약 3㎛와 약 8㎛ 사이의 폭을 보유한다. 덮인 영역(532)의 2개의 섹션 사이의 이격 간격, 다시 말하면 개방된 영역(531)의 섹션들의 폭은 바람직하게는 1㎛와 10㎛ 사이의 크기를 갖는다.
도 12에는, 추가 반도체 층(540) 및 광활성 층(550)이 성장된 후에 층 구조(500)를 절단한 추가 단면도가 개략도로 도시되어 있다. 도 13에는 광활성 층(550)의 상면도가 개략도로 도시되어 있다.
추가 반도체 층(540)은 GaN을 포함할 수 있고, n-도핑될 수 있다. 이 경우, 층 구조(500)의 추가 반도체 층(540)은 층 구조(100)의 n-도핑된 결정(110)에 상응한다. 광활성 층(550)은 층 구조(100)의 광활성 층(200)에 상응하며 이 광활성 층(200)과 같이 구성될 수 있다.
추가 반도체 층(540)의 성장 동안, 제1 측방 영역(533) 내에, 다시 말하면 개방된 마스크 영역들(531)의 하부에 배열된 결함들(560)은, 연속되는 결함들(563)(continued defect)로서, 반도체 층(520)에서 추가 반도체 층(540)을 통과하여 층 구조(500)의 성장 방향으로 연속되었다. 반도체 층(520)의 제1 측방 영역(533) 내에 배열되는 결함들(560) 중 일부의 결함은 추가 반도체 층(540)의 성장 동안 소멸된 결함들(562)(extinguished defect)로서도 상호 간에 소멸되었다. 반도체 층(520)의 제2 측방 영역(534)에서 덮인 마스크 영역들(532)의 하부에 배열되는 결함들(560)은 차단된 결함들(561)(blocked defect)로서 층 구조(500)의 성장 방향으로 추가 반도체 층(540)을 통과하여 연속되지 않았다.
따라서 실질적으로 제1 측방 영역(533)에서만 결함들(560, 563)이 추가 반도체 층(540)을 통과하여 연속되었다. 광활성 층(550)의 성장 동안 결함들(560, 563)은 V 결함들(300)의 형성에 대한 더 높은 확률을 달성하였다. 따라서 광활성 층(550)의 제2 측방 영역(534)에서보다 광활성 층(550)의 제1 측방 영역(533)에서 측방 표면적당 더 많은 V 결함(300)이 형성되었다. 따라서 제1 측방 영역(533)에서 광활성 층(550)은 제2 측방 영역(534)에서보다 더 높은 밀도의 V 결함들(300)을 포함한다.
도 14에는, 기판(610)을 절단한 단면도가 개략도로 도시되어 있다. 도 15에는, 기판(610)의 표면의 상면도가 개략도로 도시되어 있다. 기판(610)을 사파이어를 포함한다.
기판(610)의 표면은, 함몰부들(612)을 통해 상호 간에 분리되는 상승부들(611)이 형성되는 방식으로 구조화된다. 상승부들(611)은 돔(dome)으로서도 지칭될 수 있다. 도시된 예시에서, 상승부들(611)은 원형의 원뿔대들로서 형성되어 있다.
기판(610)의 상승부들(611) 및 그 함몰부들(612)은, 기판(610) 상에 성장된 층 구조 및 이 층 구조로 형성된 광전자 부품으로부터 광 아웃커플링을 개량하기 위해 이용될 수 있다. 그러나 상승부들(611) 및 함몰부들(612)은 기판(610)의 상부에 배열된 광활성 층 내에서 V 결함들의 분포의 횡방향 변조(lateral modulation)도 달성할 수 있다. 상승부들(611)은 예컨대 2㎛와 4㎛ 사이의 지름을 보유할 수 있다. 2개의 인접한 상승부(611) 사이의 이격 간격은 예컨대 0.5㎛와 6㎛ 사이일 수 있다.
도 16에는, 기판(610)의 표면 상에서 에피택셜 성장을 통해 형성된 층 구조(600)를 절단한 단면도가 개략도로 도시되어 있다. 이와 동시에, 성장 방향으로 연속해서 적층되는 방식으로 반도체 층(620), 광활성 층(630) 및 추가 반도체 층(640)이 성장되었다. 도 17에는, 광활성 층(630)의 상면도가 개략도로 도시되어 있다.
반도체 층(620)은 GaN을 포함할 수 있고 n-도핑될 수 있다. 이 경우, 반도체 층(520)은 층 구조(100)의 n-도핑된 결정(110)에 상응한다. 광활성 층(630)은 층 구조(100)의 광활성 층(200)에 상응할 수 있고 이 광활성 층(200)처럼 구성될 수 있다. 추가 반도체 층(640)은 GaN을 포함할 수 있고 p-도핑될 수 있다. 추가 반도체 층(640)은 층 구조(100)의 p-도핑된 결정(120)에 상응할 수 있다.
반도체 층(620)의 성장은 상승부들(611)로부터 출발하여 수행되고 이 상승부들로부터 수직 방향(주 성장 방향)으로뿐만 아니라 수평 방향으로도 함몰부들(612) 안쪽으로 연속되었다. 이와 동시에, 상승부들(611) 상부의 측방 영역에서는, 반도체 층(620)의 다른 측방 영역들에서보다 더 많은 개수의 결함들(660)이 형성되었다. 수평 방향으로 연속되는, 반도체 층(620)의 2개의 부분이 서로 맞닿는, 2개의 상승부(611) 사이의 함몰부들(612)의 중심들에서도 더 많은 결함(660)이 형성되었다. 결함들(660)은 다시 특히 수직 방향, 다시 말해 주 성장 방향으로 반도체 층(620)을 통과하여 연속되는 얀 전위들일 수 있다.
광활성 층(630)에서 결함들(660)은 V 결함들(300)의 형성에 대한 더 높은 확률을 달성하였다. 따라서 기판(610)의 상승부들(611) 상부에서, 그리고 기판(610)의 2개의 상승부(611) 사이의 함몰부들(612)의 중심들 상부에서는, 광활성 층(630)의 또 다른 측방 영역들에서보다 측방 표면적당 더 많은 V 결함(300)이 형성되었다. 이런 영역들은, V 결함들(300)이 상대적으로 더 높은 밀도로 발생하는 광활성 층(630)의 제1 측방 영역(630)을 형성한다. 광활성 층(630)의 나머지 측방 영역들은, V 결함들(300)이 상대적으로 더 낮은 밀도로 발생하는 제2 측방 영역(614)을 형성한다.
제1 측방 영역(613) 및 제2 측방 영역(614)의 측방 기하구조는, 도 14 내지 도 17에 도시된 삼각형 격자에 대체되는 방식으로, 층 구조(400)의 측방 영역들(403, 404), 층 구조(401)의 측방 영역들(413, 414), 또는 층 구조(420)의 측방 영역들(423, 424)의 측방 기하구조들에도 상응할 수 있다.
도 18에는, 기판(710)을 절단한 단면도가 개략도로 도시되어 있다. 도 19에는, 기판(710)의 표면의 상면도가 개략도로 도시되어 있다. 기판(710)은 다시 사파이어를 포함한다.
기판(710)의 표면은 구조화되고, 함몰부들(712)을 통해 상호 간에 이격되어 있는 높은 상승부들(711)을 포함한다. 추가로 기판(710)의 표면은, 기판(710)의 표면에 대해 수직인 방향으로 높은 상승부들(711)보다 더 높지 않게 형성되는 낮은 상승부들(715)을 포함한다. 또한, 낮은 상승부들(715)은, 수평 방향에서도, 높은 상승부들(711)보다 더 작은 지름을 보유할 수 있다. 또한, 낮은 상승부들(715)은 높은 상승부들(711)과 다른 형태를 보유할 수 있거나, 또는 측방 표면적당 상이한 개수로 제공될 수 있다.
기판(710)의 표면 상의 높은 상승부들(711) 및 그 낮은 상승부들(715)은, 함께, 에피택셜 성장을 통해 기판(710) 상에서 제조된 층 구조(700)로부터 광의 아웃커플링을 개량하기 위해 이용된다. 높은 상승부들(711)은 추가로 높은 상승부들(711) 상부의 층 구조(700)의 광활성 층의 측방 영역에서, 그리고 인접한 높은 상승부들(711) 사이의 중심의 이음 영역들(joint area)에서 상대적으로 더 높은 밀도로 V 결함들의 발생을 달성한다. 이와 반대로, 낮은 상승부들(715)은 V 결함들의 발생에 실질적으로 영향을 미치지 않는다. 따라서, 층 구조(700)의 경우에도, 높은 상승부들(711)이 배열되는 영역들, 및 인접한 높은 상승부들(711) 사이의 중심 영역들은 함께 제1 측방 영역(713)을 형성하며, 그에 반해 나머지 측방 섹션들은 제2 측방 영역(714)을 형성한다. 층 구조(700)의 광활성 층에서, 제1 측방 영역(713)에서의 V 결함들의 밀도는 제2 측방 영역(714)에서보다 더 높다.
도 20에는, 추가 층 구조(800)를 절단한 단면도가 개략도로 도시되어 있다. 층 구조(800)는 도 12의 층 구조(500)와 일치한다. 그러므로 상응하는 컴포넌트들은 도 12에서와 동일한 도면 부호들을 갖는다.
특히 층 구조(800)는, 제2 측방 영역(534)에서보다 제1 측방 영역(533)에서 더 높은 밀도의 V 결함들(300)이 존재하는 광활성 층(550)을 포함한다. 이는, 도시된 예시에서, 도 10 내지 도 13에 따라서 설명된 방법에 따라서 달성되었다. 그러나 광활성 층(550) 내에서 V 결함들(300)의 밀도는 도 14 내지 도 19에 따라서 설명된 방법에 따라 횡방향으로 변조되었을 수도 있다.
층 구조(800)의 경우, 광활성 층(550) 상에 추가 반도체 층(870)이 성장되었다. 추가 반도체 층(870)은 GaN을 포함할 수 있고 p-도핑될 수 있다. 추가 반도체 층(870)은 층 구조(100)의 p-도핑된 결정(120)에 상응할 수 있다.
추가 반도체 층(870) 상에는 접촉 층(880)이 적층되었다. 접촉 층(880)은 전기 전도성 재료, 예컨대 금속을 포함한다. 접촉 층(880)은, 반도체 층(870), 광활성 층(550) 및 반도체 층(540)을 통한 전류 흐름을 가능하게 하기 위해, 추가 반도체 층(870)에 대한 전기 전도성 연결을 형성하기 위해 이용된다. 도 21에는, 접촉 층(880)의 상면도가 도시되어 있다.
접촉 층(880)은 수평 방향으로 연속해서 형성되는 것이 아니라, 폐쇄된 영역들(881)과 개방된 영역들(882)을 포함한다. 이 경우, 폐쇄된 영역들(881)은 수직 방향[층 구조(800)의 성장 방향]에서 광활성 층(550)의 제1 측방 영역(533)의 상부에 배열된다. 개방된 영역들(882)은 수직 방향에서 광활성 층(550)의 제2 측방 영역들(534)의 상부에 배열된다. 이 경우, 수직 방향에서 광활성 층(550) 내로 전하 캐리어들의 주입은 바람직하게는 제1 측방 영역(533)에서의 V 결함들(300)을 통해 개시된다는 점이 이용된다. 그러므로 제2 측방 영역(534)의 상부에서 추가 반도체 층(870) 내로 전류 인가는 필요하지 않다.
광활성 층(550)에서 광활성 층(550) 내로 주입된 전하 캐리어들의 재결합을 통해 생성되는 전자기 방사선은 추가 반도체 층(870)을 통해 층 구조(800)에서 방출될 수 있다. 이 경우, 접촉 층(880)의 개방된 영역들(882)에서는 전자기 방사선의 흡수가 개시되지 않으며, 그럼으로써 전체적으로 더 많은 전자기 방사선이 층 구조(800)에서 방출될 수 있다. 그 결과, 층 구조(800)로 제조된 광전자 부품의 효율성은 상승한다.
도 22에는, 추가 층 구조(900)를 절단한 단면도가 개략도로 도시되어 있다. 층 구조(900)는 도 20 및 도 12의 층 구조들(800 및 500)과 일치한다. 그러므로 상응하는 컴포넌트들은 동일한 도면부호들을 갖는다.
층 구조(800)와 달리, 층 구조(900)의 경우 추가 반도체 층(870)의 상면에는, 접촉 층(880) 대신 접촉 및 반사 층(980)이 배열된다. 접촉 및 반사 층(980)은 접촉 영역들(981)과 반사 영역들(982)을 포함한다. 접촉 영역들(981)은 수직 방향[층 구조(900)의 주 성장 방향]에서 광활성 층(550)의 제1 측방 영역(533)의 상부에 배열된다. 반사 영역들(982)은 수직 방향에서 광활성 층(550)의 제2 측방 영역들(534)의 상부에 배열된다. 접촉 영역들(981) 및 반사 영역들(982)은 상이한 재료를 포함할 수 있다.
접촉 영역들(981)은, 추가 반도체 층(870)의 전기 접촉을 위해 특히 충분히 적합한 전기 전도성 재료를 포함한다. 예컨대 접촉 영역들(981)은 특히 낮은 접촉 저항을 갖는 재료를 포함할 수 있다.
반사 영역들(982)은, 층 구조(900)의 광활성 층(550)을 모방하는 파장의 전자기 방사선을 특히 효과적으로 반사하는 재료를 포함한다. 예컨대 반사 영역들(982)은 Ag를 포함할 수 있다. 이와 동시에, 반사 영역들(982)의 재료의 접촉 저항은 보다 덜 중요하다.
접촉 및 반사 층(980)의 접촉 영역들(981)은, 층 구조(900)를 통한 수직 전류 흐름을 여기하기 위해, 층 구조(800)의 추가 반도체 층(870)에 대한 전기 전도성 연결을 형성하기 위해 이용된다. 광활성 층(550) 내로 전하 캐리어들의 주입은 다시 바람직하게는 광활성 층(550)의 제1 측방 영역(533) 내의 V 결함들(300)을 통해 개시되기 때문에, 접촉 영역들(981)이 수직 방향에서 광활성 층(550)의 제1 측방 영역(533)의 상부에 배열되는 것만으로도 충분하다.
광활성 층(550)을 통한 전류 흐름을 통해 생성되는 전자기 방사선은 광활성 층(550)에서 출발하여 추가 반도체 층(540)의 방향으로 층 구조(900)에서 방출될 수 있다. 이를 위해, 성장 방향에서 상대적으로 더 아래 위치하는 층 구조(900)의 층들은 예컨대 광전자 부품의 제조 동안 층 구조(900)에서 분리 제거될 수 있다. 광활성 층(550)에서 추가 반도체 층(870)의 방향으로 방출되는 방사선은 접촉 및 반사 층(980)의 반사 영역들(982)에서 반사되고 추가 반도체 층(540)의 방향으로 반사될 수 있다. 그 결과, 층 구조(900)에서 남김없이 방출될 수 있는 전자기 방사선의 양은 증가된다. 그 결과, 층 구조(900)로 제조된 광전자 부품의 효율성은 증가된다.
도 23에는, 순수하게 예시로서, 광전자 부품(1000)의 개략적 사시도가 도시되어 있다. 광전자 부품(1000)은 예컨대 발광다이오드일 수 있다. 광전자 부품(1000)은 하우징(1010)을 포함한다. 하우징(1010) 상에는 층 구조(1025)로 제조되는 LED 칩(1020)이 배치된다. 이 경우, 층 구조(1025)는 층 구조(100), 층 구조(400), 층 구조(410), 층 구조(420), 층 구조(500), 층 구조(600), 층 구조(700), 층 구조(800) 또는 층 구조(900)와 같이 형성될 수 있다.
본 발명은 바람직한 실시예들에 따라서 더 상세하게 도시되고 기술되었다. 그럼에도, 본 발명은 공개된 예시들로만 제한되지 않는다. 오히려, 공개된 예시들로부터, 본 발명의 보호 범위를 벗어나지 않으면서, 또 다른 변형예들이 통상의 기술자에 의해 유도될 수 있다.
100 층 구조
101 성장 방향
110 n-도핑된 결정
120 p-도핑된 결정
130 분리 층
131 제1 두께
132 제2 두께
200 광활성 층
210 제1 양자 필름
211 제1 두께
212 제2 두께
215 제1 배리어
216 제1 두께
217 제2 두께
220 제2 양자 필름
225 제2 배리어
230 제3 양자 필름
240 제1 수송 방향
250 제2 수송 방향
300 V 결함
301 제1 V 결함
302 제2 V 결함
310 파세트
320 개구부
330 첨두부
340 충전부
341 깊이
400 층 구조
401 사전 구조화된 표면
402 광활성 층
403 제1 측방 영역
404 제2 측방 영역
405 이격 간격
410 층 구조
411 사전 구조화된 표면
412 광활성 층
413 제1 측방 영역
414 제2 측방 영역
415 이격 간격
416 그룹
420 층 구조
421 사전 구조화된 표면
422 광활성 층
423 제1 측방 영역
424 제2 측방 영역
425 이격 간격
500 층 구조
510 기판
520 반도체 층
530 마스크 층
531 개방된 영역
532 덮인 영역
533 제1 측방 영역
534 제2 측방 영역
540 추가 반도체 층
550 광활성 층
560 결함
561 차단된 결함
562 소멸된 결함
563 연속되는 결함
600 층 구조
610 기판
611 상승부
612 함몰부
613 제1 측방 영역
614 제2 측방 영역
620 반도체 층
630 광활성 층
640 추가 반도체 층
660 결함
700 층 구조
710 기판
711 높은 상승부
712 함몰부
713 제1 측방 영역
714 제2 측방 영역
715 낮은 상승부
800 층 구조
870 추가 반도체 층
880 접촉 층
881 폐쇄된 영역
882 개방된 영역
900 층 구조
980 접촉 및 반사 층
981 접촉 영역
982 반사 영역
1000 광전자 부품
1010 하우징
1020 LED 칩
1025 층 구조

Claims (15)

  1. 광활성 층(200, 402, 412, 422, 550, 630)을 구비한 층 구조(100, 400, 410, 420, 500, 600, 700, 800, 900, 1025)를 포함하는 광전자 부품(1000)에 있어서,
    상기 광활성 층(200, 402, 412, 422, 550, 630)은, 제2 측방 영역(404, 414, 424, 534, 614, 714)에서보다, 제1 측방 영역(403, 413, 423, 533, 613, 713)에 더 높은 밀도의 V 결함들(300)을 포함하는, 광전자 부품(1000).
  2. 제1항에 있어서, 광활성 층(200)은 층 구조(100)의 성장 방향(101)으로 연속해서 적층되는 복수의 양자 필름(210, 220, 230)을 포함하는 것인, 광전자 부품(1000).
  3. 제2항에 있어서, 2개의 양자 필름(210, 220, 230) 사이에 배리어(215, 225)가 형성되며, 상기 배리어(215, 225)는, 제2 측방 영역에서보다 V 결함(300)의 영역에서 성장 방향(101)으로 더 얇은 것인, 광전자 부품(1000).
  4. 제2항 또는 제3항에 있어서, 제1 양자 필름(210, 220, 230)은, 제2 측방 영역에서보다 V 결함(300)의 영역에서 더 낮은 인듐 농도를 갖는 것인, 광전자 부품(1000).
  5. 제1항 내지 제4항 중 어느 한 항에 있어서, 적어도 일부의 V 결함(300)은 상기 층 구조(100)의 성장 방향(101)으로 상기 광활성 층(200)에 완전하게 침투하는 것인, 광전자 부품(1000).
  6. 제1항 내지 제5항 중 어느 한 항에 있어서, 상기 층 구조(100)는 p-도핑 층(120)을 포함하며, 상기 V 결함들(300)은 상기 p-도핑 층(120)의 방향으로 갈수록 확대되는 것인, 광전자 부품(1000).
  7. 제6항에 있어서, V 결함(300)의 영역에서 상기 p-도핑 층(120)은 상기 V 결함(300) 안쪽으로 연장되는 것인, 광전자 부품(1000).
  8. 제6항 또는 제7항에 있어서, 상기 광활성 층(200)과 상기 p-도핑 층(120) 사이에 분리 층(130)이 배치되며, 상기 분리 층(130)은 제2 측방 영역에서보다 V 결함(300)의 영역에서 성장 방향(101)으로 더 얇은 것인, 광전자 부품(1000).
  9. 제1항 내지 제8항 중 어느 한 항에 있어서, 층 구조(800) 상에 전기 전도성 접촉 층(880)이 배치되며, 상기 전기 전도성 접촉 층(880)은 제2 측방 영역(534)에 개구부(882)를 포함하는 것인, 광전자 부품(1000).
  10. 제1항 내지 제8항 중 어느 한 항에 있어서, 층 구조(900) 상에 접촉 및 반사 층(980)이 배치되며, 상기 접촉 및 반사 층(980)은 제1 측방 영역(533)에, 제2 측방 영역(534)에서와 다른 재료를 포함하는 것인, 광전자 부품(1000).
  11. 제1항 내지 제10항 중 어느 한 항에 있어서, 상기 제1 측방 영역(403, 413, 423, 533, 613, 713)은 측방 격자를 형성하는 것인, 광전자 부품(1000).
  12. 광전자 부품(1000)을 제조하기 위한 방법에 있어서,
    기판(510, 610, 710)을 제공하는 단계와,
    기판 상에 층 구조(100, 400, 410, 420, 500, 600, 700, 800, 900, 1025)를 성장시키는 단계를 포함하고,
    상기 층 구조(100, 400, 410, 420, 500, 600, 700, 800, 900, 1025)는 광활성 층(200, 402, 412, 422, 550, 630)을 포함하고,
    V 결함들이 상기 광활성 층(200, 402, 412, 422, 550, 630) 내에 매입되며,
    상기 광활성 층(200, 402, 412, 422, 550, 630)의 제1 측방 영역에는, 상기 광활성 층(200, 402, 412, 422, 550, 630)의 제2 측방 영역에서보다 측방 표면적당 더 많은 V 결함(300)이 매입되는 것인, 광전자 부품의 제조 방법.
  13. 제12항에 있어서, 광활성 층(550)의 성장 전에, 제1 측방 영역(533)에 개구부(531)를 포함하는 마스크 층(530)이 마련되는 것인, 광전자 부품의 제조 방법.
  14. 제12항에 있어서, 기판(610, 710)의 표면 상에 상승부들(611, 711, 715)이 마련되는 것인, 광전자 부품의 제조 방법.
  15. 제14항에 있어서, 상기 기판(610, 710)의 표면 상에서 제1 측방 영역(533)에 상승부(611, 711)가 마련되는 것인, 광전자 부품의 제조 방법.
KR1020157006755A 2012-09-27 2013-09-24 광전자 부품 및 그 제조 방법 KR102154134B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102012217640.3 2012-09-27
DE102012217640.3A DE102012217640B4 (de) 2012-09-27 2012-09-27 Optoelektronisches Bauelement und Verfahren zu seiner Herstellung
PCT/EP2013/069816 WO2014048907A1 (de) 2012-09-27 2013-09-24 Optoelektronisches bauelement und verfahren zu seiner herstellung

Publications (2)

Publication Number Publication Date
KR20150068360A true KR20150068360A (ko) 2015-06-19
KR102154134B1 KR102154134B1 (ko) 2020-09-09

Family

ID=49231478

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020157006755A KR102154134B1 (ko) 2012-09-27 2013-09-24 광전자 부품 및 그 제조 방법

Country Status (6)

Country Link
US (2) US9502611B2 (ko)
JP (1) JP2015534274A (ko)
KR (1) KR102154134B1 (ko)
CN (2) CN107611228B (ko)
DE (1) DE102012217640B4 (ko)
WO (1) WO2014048907A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180080592A (ko) * 2017-01-04 2018-07-12 엘지이노텍 주식회사 반도체 소자 및 이를 갖는 발광소자 패키지

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102013103602A1 (de) * 2013-04-10 2014-10-16 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Verfahren zu seiner Herstellung
WO2015186478A1 (ja) * 2014-06-03 2015-12-10 シャープ株式会社 窒化物半導体発光素子
JP2016063175A (ja) * 2014-09-22 2016-04-25 スタンレー電気株式会社 半導体発光素子
JP2016063176A (ja) * 2014-09-22 2016-04-25 スタンレー電気株式会社 半導体発光素子
DE102015104150A1 (de) 2015-03-19 2016-09-22 Osram Opto Semiconductors Gmbh Bauelement mit einer Mehrfachquantentopfstruktur
DE102015104665A1 (de) * 2015-03-26 2016-09-29 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterkörper und Verfahren zur Herstellung eines optoelektronischen Halbleiterkörpers
DE102015104700A1 (de) * 2015-03-27 2016-09-29 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip
CN105226149B (zh) * 2015-11-02 2018-12-25 厦门市三安光电科技有限公司 一种led外延结构及制作方法
DE102016103346A1 (de) 2016-02-25 2017-08-31 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines strahlungsemittierenden Halbleiterchips und strahlungsemittierender Halbleiterchip
DE102016208717B4 (de) 2016-05-20 2022-03-24 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Bauelement mit erhöhter Effizienz und Verfahren zur Herstellung eines Bauelements
DE102017105397A1 (de) 2017-03-14 2018-09-20 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung von Leuchtdioden und Leuchtdiode
CN108110103B (zh) * 2017-12-29 2020-02-18 厦门三安光电有限公司 一种发光二极管

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011159721A (ja) * 2010-01-29 2011-08-18 Kyocera Corp 発光素子
US20120080660A1 (en) * 2011-09-05 2012-04-05 Jung Myung Hoon Light emitting diode and light emitting device package including the same
US20120168753A1 (en) * 2009-06-24 2012-07-05 Nichia Corporation Nitride semiconductor light emitting diode

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001177145A (ja) * 1999-12-21 2001-06-29 Toshiba Electronic Engineering Corp 半導体発光素子およびその製造方法
EP1401027B1 (en) * 2001-05-30 2009-04-08 Cree, Inc. Group III nitride based light emitting diode with a superlattice structure
JP4290358B2 (ja) * 2001-10-12 2009-07-01 住友電気工業株式会社 半導体発光素子の製造方法
JP3997827B2 (ja) * 2002-04-30 2007-10-24 住友電気工業株式会社 窒化ガリウム成長用基板及び窒化ガリウム成長用基板の製造方法並びに窒化ガリウム基板の製造方法
US7446345B2 (en) 2005-04-29 2008-11-04 Cree, Inc. Light emitting devices with active layers that extend into opened pits
JP5082278B2 (ja) * 2005-05-16 2012-11-28 ソニー株式会社 発光ダイオードの製造方法、集積型発光ダイオードの製造方法および窒化物系ｉｉｉ−ｖ族化合物半導体の成長方法
JP2006339534A (ja) * 2005-06-03 2006-12-14 Sony Corp 発光ダイオード、発光ダイオードの製造方法、発光ダイオードバックライト、発光ダイオード照明装置、発光ダイオードディスプレイおよび電子機器
US7651294B2 (en) * 2006-04-06 2010-01-26 Team Laboratory Chemical Corporation Soil stabilization method
CN101145589A (zh) * 2006-09-12 2008-03-19 上海宇体光电有限公司 具有均匀分布的V型坑的GaN基LED及其生长方法
US7612362B2 (en) * 2006-11-22 2009-11-03 Sharp Kabushiki Kaisha Nitride semiconductor light emitting device
JP5050574B2 (ja) 2007-03-05 2012-10-17 住友電気工業株式会社 Ｉｉｉ族窒化物系半導体発光素子
KR101164026B1 (ko) * 2007-07-12 2012-07-18 삼성전자주식회사 질화물계 반도체 발광소자 및 그 제조방법
US7915629B2 (en) * 2008-12-08 2011-03-29 Cree, Inc. Composite high reflectivity layer
KR101519140B1 (ko) * 2008-09-02 2015-05-11 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
KR101521259B1 (ko) * 2008-12-23 2015-05-18 삼성전자주식회사 질화물 반도체 발광소자 및 그 제조방법
US8525221B2 (en) * 2009-11-25 2013-09-03 Toshiba Techno Center, Inc. LED with improved injection efficiency
JP2011138842A (ja) * 2009-12-26 2011-07-14 Kyocera Corp 発光素子
DE102009060750A1 (de) * 2009-12-30 2011-07-07 OSRAM Opto Semiconductors GmbH, 93055 Optoelektronischer Halbleiterchip und Verfahren zu dessen Herstellung
KR101007136B1 (ko) * 2010-02-18 2011-01-10 엘지이노텍 주식회사 발광 소자, 발광 소자 패키지 및 발광 소자 제조방법
KR101683898B1 (ko) * 2010-06-21 2016-12-20 엘지이노텍 주식회사 발광 소자
TWI462348B (zh) * 2011-01-27 2014-11-21 矽品精密工業股份有限公司 發光裝置及其製法
PL220925B1 (pl) 2011-02-03 2016-01-29 Inst Chemii Fizycznej Polskiej Akademii Nauk Nanocząstki pokryte ligandami hydrofilowymi, warstwa takich nanocząstek i powierzchnia pokryta taką warstwą
US8853668B2 (en) * 2011-09-29 2014-10-07 Kabushiki Kaisha Toshiba Light emitting regions for use with light emitting devices
KR101838019B1 (ko) * 2011-10-10 2018-03-13 엘지이노텍 주식회사 발광 소자 및 그 제조 방법
DE102012104671B4 (de) 2012-05-30 2020-03-05 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung einer aktiven Zone für einen optoelektronischen Halbleiterchip

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120168753A1 (en) * 2009-06-24 2012-07-05 Nichia Corporation Nitride semiconductor light emitting diode
JP2011159721A (ja) * 2010-01-29 2011-08-18 Kyocera Corp 発光素子
US20120080660A1 (en) * 2011-09-05 2012-04-05 Jung Myung Hoon Light emitting diode and light emitting device package including the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180080592A (ko) * 2017-01-04 2018-07-12 엘지이노텍 주식회사 반도체 소자 및 이를 갖는 발광소자 패키지

Also Published As

Publication number Publication date
WO2014048907A1 (de) 2014-04-03
DE102012217640B4 (de) 2020-02-20
KR102154134B1 (ko) 2020-09-09
US9502611B2 (en) 2016-11-22
US20170025569A1 (en) 2017-01-26
CN104685644B (zh) 2017-09-08
CN107611228B (zh) 2020-09-04
JP2015534274A (ja) 2015-11-26
DE102012217640A1 (de) 2014-04-17
US20150249181A1 (en) 2015-09-03
US9728674B2 (en) 2017-08-08
CN107611228A (zh) 2018-01-19
CN104685644A (zh) 2015-06-03

Similar Documents

Publication Publication Date Title
KR20150068360A (ko) 광전자 부품 및 그 제조 방법
KR100631133B1 (ko) 수직구조 질화물계 반도체 발광 다이오드
KR101269053B1 (ko) 나노 로드 발광 소자 및 그 제조 방법
KR101729263B1 (ko) 발광 소자, 발광 소자의 제조방법 및 발광 소자 패키지
KR101258583B1 (ko) 나노 로드 발광 소자 및 그 제조 방법
US20130193448A1 (en) Patterned substrate and stacked light emitting diode
JP2012009810A (ja) 改良された活性領域を備える発光デバイス
JP2019519101A (ja) 改善された効率を有する部品およびその製造方法
KR20120052651A (ko) 나노로드 발광소자
US10862004B2 (en) Ultraviolet semiconductor light emitting devices
KR20120058137A (ko) 발광소자 및 그 제조방법
KR20150058502A (ko) 광전자 소자 및 광전자 소자를 제조하기 위한 방법
KR20120055391A (ko) 나노로드 발광소자
US20160072015A1 (en) Vertical ultraviolet light emitting device and method for manufacturing the same
KR20130099574A (ko) 질화갈륨 기판을 갖는 발광 다이오드
US8735923B2 (en) Semiconductor light emitting device and manufacturing method thereof
KR20190133417A (ko) 발광 소자 및 이의 제조 방법
KR102702883B1 (ko) 발광 소자
KR20110117963A (ko) 질화물 반도체 발광 소자 및 그 제조방법
KR20090010569A (ko) 반도체 발광소자 및 그 제조방법
US20220246793A1 (en) Semiconductor device and method for producing semiconductor device
TWI545798B (zh) Nitride semiconductor light emitting device and manufacturing method thereof
KR20120048331A (ko) 발광 다이오드 칩 및 그 제조 방법
TWI446575B (zh) 光電半導體晶片及其製造方法
WO2023282178A1 (ja) 半導体発光素子、車両用灯具、および半導体発光素子の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant