KR101533747B1 - 발광다이오드 및 그 제조방법 - Google Patents

발광다이오드 및 그 제조방법 Download PDF

Info

Publication number
KR101533747B1
KR101533747B1 KR1020130151140A KR20130151140A KR101533747B1 KR 101533747 B1 KR101533747 B1 KR 101533747B1 KR 1020130151140 A KR1020130151140 A KR 1020130151140A KR 20130151140 A KR20130151140 A KR 20130151140A KR 101533747 B1 KR101533747 B1 KR 101533747B1
Authority
KR
South Korea
Prior art keywords
semiconductor layer
substrate
light emitting
electrode
protruding structures
Prior art date
Application number
KR1020130151140A
Other languages
English (en)
Other versions
KR20150066062A (ko
Inventor
이동선
배시영
Original Assignee
광주과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 광주과학기술원 filed Critical 광주과학기술원
Priority to KR1020130151140A priority Critical patent/KR101533747B1/ko
Publication of KR20150066062A publication Critical patent/KR20150066062A/ko
Application granted granted Critical
Publication of KR101533747B1 publication Critical patent/KR101533747B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier

Abstract

발광다이오드 및 그 제조방법이 개시된다. 상술한 발광다이오드 및 그 제조방법은 실리콘 기판 상에 반도체층을 돌출구조로 성장시켜 압전 효과가 감소되고 발광면적이 증가하는 효과가 있고, 돌출구조 사이에 활성층 또는 제2반도체층을 형성하여 별도의 평탄화 공정이 필요치 않고, 실리콘 기판 및 제1반도체층의 일부를 식각하여 별도의 요철화 공정 없이 광추출 효율이 향상되며, 기판 상의 구조물을 포함하는 기판을 기울여 제2전극을 배치하여 수직형 발광다이오드 공정과정을 단축시키는 효과가 있다.

Description

발광다이오드 및 그 제조방법{LIGHT EMITTING DIODE AND METHOD OF FABRICATING THE SAME}
본 발명은 발광다이오드 및 그 제조방법에 관한 것으로, 더욱 상세하게는 수직형 발광다이오드 및 그 제조방법에 관한 것이다.
일반적으로 발광다이오드는 화합물 반도체의 양자 우물 구조(quantum wells)를 이용하여 빛을 만들어 내는 반도체 소자이다.
2차원 박막으로 성장되는 극성면 발광다이오드는 강한 압전 분극 효과로 인해 높은 내부양자효율을 얻는데 다소 어려움이 있다. 이러한 물질적 한계는 비극성 또는 반극성 면을 가지는 2차원 박막 성장을 통해 극복 가능하다. 그러나, 이러한 발광다이오드는 높은 직렬저항 및 기생저항 특성과 누설 전류가 높은 것으로 나타난다. 이는 기존의 발광다이오드가 수평형 반도체 소자의 형태로 제작되어 전류가 흐르는 통로가 길어질 뿐만 아니라, 전류 밀집 효과로 인해 소자의 수명이 짧아지는 역효과를 발생시킨다.
실리콘 기판을 이용한 발광다이오드는 저가의 실리콘 기판과 에피층의 이종 성장 가능성으로 인해 이에 대한 연구가 활발히 진행되고 있다. 그러나, 실리콘 기판은 가시광 영역의 빛을 흡수하는 문제가 있기 때문에, 양자 우물에서 발생하는 빛을 외부로 추출하는데 있어 상당한 손실을 볼 수 있다. 이러한 문제를 해결하기 위해서 수직형 발광다이오드 제작법을 이용하여, 실리콘 기판을 제거한 뒤 실리콘 기판에 의해 발생되는 빛의 흡수에 의한 손실을 줄이고 고효율의 반사막을 형성하여 빛을 추출하는 방법이 이용된다. 그러나, 상술한 방법은 여러 층의 금속 증착, 지지기판 본딩 및 지지기판의 분리의 복잡한 공정들로 인해 상당한 제작비용을 발생시키는 문제가 있다.
F. Koyama, S. Kinoshta and K. Iga, Appl. Phys. Lett. 55, 211 (1989)
본 발명은 상술한 바와 같은 문제점을 해결하고자, 나노 구조를 통해 발광다이오드의 효율을 향상시키면서도 공정 과정이 단축된 수직형 발광다이오드 및 그 제조방법을 제공한다.
본 발명은 발광다이오드를 제공한다. 이는 발광다이오드로서 제1반도체층, 제1반도체층 상에 형성된 활성층 및 활성층 상에 형성된 제2반도체층을 포함하고, 제1반도체층은 다수개의 돌출구조를 가진다.
활성층 및 제2반도체층은 다수개의 돌출구 표면에서만 형성된다.
다수개의 돌출구조는 제1반도체층으로부터 선택적으로 형성된다.
다수개의 돌출구조는 제1반도체층 상에 선택성장 마스크를 배치하여 성장시킨다.
선택성장 마스크는 제1반도체층의 표면을 노출시키는 구멍을 다수개 가진다.
다수개의 돌출구조는 제1반도체층의 결정 구조에서 a-비극성면(non-polar plane)들, a-반극성면(semi-polar plane)들, m-비극성면들 또는 m-반극성면들을 채택하여 성장된다.
선택성장 마스크는 잔류된다.
돌출구조들 사이에는 활성층 또는 제2반도체층이 채워진다.
제1반도체층에 있어서 다수개의 돌출구조에 대응되는 배면에 배치된 기판을 더 포함하고, 기판은 일부가 제거된다.
제1반도체층에 있어서 다수개의 돌출구조에 대응되는 배면 일부가 내부전반사 방지를 위해 식각 된다.
기판에 제2전극이 형성된다.
제2전극은 기판 상의 구조물을 포함하는 기판을 기울여 증착하여 형성된다.
또한, 본 발명은 발광다이오드 제조방법을 제공한다. 이는 제1반도체층을 준비하는 단계, 제1반도체층에 다수개의 돌출구조를 형성하는 단계, 제1반도체층 상에 활성층을 형성하는 단계 및 활성층 상에 제2반도체층을 형성하는 단계를 포함하고, 다수개의 돌출구조는 제1반도체층과 동일한 타입인 것이다.
제1반도체층에 다수개의 돌출구조를 형성하는 단계는 다수개의 돌출구조를 제1반도체층의 상면에서 선택적으로 성장시킨다.
제1반도체층 상에 선택성장 마스크를 배치하는 단계와, 돌출구조를 성장시키는 단계를 포함하고, 선택성장 마스크는 제1반도체층의 표면을 노출시키는 구멍을 다수개 가진다.
제1반도체층에 다수개의 돌출구조를 형성하는 단계는 제1반도체층의 결정 구조에서 a-비극성면(non-polar plane)들, a-반극성면(semi-polar plane)들, m-비극성면들 또는 m-반극성면들을 채택하여 성장된다.
선택성장 마스크는 잔류된다.
돌출구조들 사이에는 활성층 또는 제2반도체층이 채워진다.
제1반도체층을 준비하는 단계에서 제1반도체층은 기판 상에 형성되며, 기판은 활성층 상에 제2반도체층을 형성하는 단계 이후에 부분적으로 제거된다.
기판은 다수개의 돌출구조에 대응되는 부위가 제거되고, 기판이 제거되어 노출된 제1반도체층의 표면에는 내부전반사 방지를 위한 패턴이 형성된다.
기판 표면에 제2전극이 형성된다.
제2전극은 기판 상의 구조물을 포함하는 기판을 기울여 증착하여 형성된다.
본 발명의 발광다이오드는 실리콘 기판 상에 반도체층을 돌출구조로 성장시켜 압전 효과가 감소되고 발광면적이 증가하는 효과가 있다. 또한 돌출구조 사이에 활성층 또는 제2반도체층이 채워져 별도의 평탄화 공정이 필요치 않다. 또한 실리콘 기판 및 제1반도체층의 일부를 식각하여 별도의 요철화 공정 없이 광추출 효율이 향상된다. 또한 기판 상의 구조물을 포함하는 기판을 기울여 제2전극을 배치하여 수직형 발광다이오드 공정과정을 단축시키는 효과가 있다.
도 1은 본 발명의 일실시예에 따른 발광다이오드의 단면도이다.
도 2a 내지 도 2i는 본 발명의 일실시예에 따른 발광다이오드의 제조 공정도이다.
도 3은 본 발명의 일실시예에 따른 발광다이오드의 돌출구조를 결정의 반극성면(semi-polar plane) 및 비극성면(non-polar plane)을 채택하여 다양한 형태로 성장시킨 사진이다.
이하 첨부한 도면을 참조하여 본 발명의 실시예를 상세하게 설명한다. 본 발명의 실시예를 설명함에 있어서, 관련된 공지기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.
도 1은 본 발명의 일실시예에 따른 발광다이오드의 단면도이다.
도 1을 참조하면, 발광다이오드는 기판(100), 제1반도체층(200), 마스크패턴(210), 활성층(220), 제2반도체층(230), 제1전극(300) 및 제2전극(400)을 포함한다.
기판(100)은 사파이어, 실리콘 카바이드(SiC), ZnO, Si, GaAs, GaN, AIN 및 Y2O3중 어느 하나일 수 있다. 바람직하게는 저가의 실리콘일 수 있다. 또한, 기판(100)은 제1반도체층(200)과 직접 접촉되기 때문에 n형 도펀트가 도핑될 수 있다.
기판(100)이 실리콘인 경우, 기판(100)은 가시광 영역의 빛을 흡수하기 때문에 양자 우물에서 발생하는 빛이 외부로 추출되는데 문제가 발생한다. 따라서 수직형 발광다이오드 제작법을 이용하여 기판(100)의 일부를 제거하면 제거된 공간을 통하여 빛이 외부로 용이하게 방출되므로 기판(100)에서 발생하는 광흡수에 의한 손실을 감소시킬 수 있다. 또한 기판(100)만 제거하여 수직형 발광다이오드에서 나타나는 효과를 용이하게 도출해낼 수 있으므로 수직형 발광다이오드 제작공정에서 필요한 여러 층의 금속 증착, 지지기판 본딩 및 지지기판의 분리의 복잡한 공정들로 인해 발생하는 상당한 제작비용을 감소시킬 수 있다.
따라서, 기판(100)은 제1반도체층(200)에 있어서 다수개의 돌출구조에 대응되는 배면에 배치될 수 있고, 일부가 제거될 수 있다. 이 때, 다수개의 돌출구조에 대응되는 기판(100)의 배면은 리소그래피 공정를 거쳐 식각될 수 있다. 식각 방법으로는 습식 또는 건식 식각이 이용될 수 있다. 또한, 랩핑 공정을 통해 기판(100)의 두께가 감소될 수 있다.
제1반도체층(200)은 기판(100) 상에 형성되며, AlN, GaN 및 InN 중 어느 하나로 이루어지는 것일 수 있다. 바람직하게는 질화갈륨(GaN)일 수 있다. 또한 제1반도체층(200)은 불순물이 첨가된 n형 반도체일 수 있다. 한편, 제1반도체층(200)을 형성하기 전, 버퍼층(미도시)이 형성될 수 있다. 버퍼층(미도시)은 기판(100)과 제1반도체층(200)의 격자 부정합을 완화하기 위해 채택되며, 일반적으로 질화갈륨 계열의 물질층일 수 있다. 또한, 제1반도체층(200)은 다수개의 돌출구조를 가질 수 있다. 다수개의 돌출구조는 제1반도체층(200)으로부터 선택적으로 형성되는 것일 수 있으며, 마스크를 증착하여 패턴화 후 형성되거나 부분 식각을 통하여 형성될 수 있다. 바람직하게는, 본 발명에서의 다수개의 돌출구조는 선택성장 마스크(210)를 이용하여 형성되는 것일 수 있다.
또한, 제1반도체층(200)의 배면은 기판(100)이 제거된 부위가 노출된다. 이 때, 제1반도체층(200)의 노출된 면은 평평한 면으로 이루어져 있기 때문에, 임계각 이상의 입사각으로 배면에 도달한 빛은 외부로 방출되지 못하고, 내부 전반사에 의해 활성층(220) 방향으로 진행할 수 있다. 특히, 제1반도체층(200)이 질화갈륨(GaN) 계열의 반도체층인 경우, 굴절률이 약 2.4 정도로 높기 때문에 임계각이 작아진다. 따라서, 활성층(220)에서 발생된 빛의 상당부분은 외부로 직접 방출되지 못하고 내부 반사를 되풀이하게 되며, 이에 따라 발광다이오드 내에서 광 손실이 발생된다. 이러한 광 손실은 광 추출 효율의 감소로 이어지는 문제점이 있다. 따라서, 제1반도체층(200)의 노출된 면은 일반적으로 패턴화 공정을 거쳐 광 추출 효율을 상승시키게 된다. 그러나, 본 발명에서는 식각 과정을 통하여 기판(100)의 일부가 제거될 때, 제1반도체층(200)의 배면 일부도 함께 식각되도록 하여 별도의 패턴화 공정이 필요치 않은 효과가 있다.
선택성장 마스크(210)는 SiO2, 질화물 계열의 유전체 및 SOG(Spin On Glass) 중 어느 하나로 이루어지는 것일 수 있다. 또한, 선택성장 마스크(210)는 제1반도체층(200)의 표면을 노출시키는 구멍을 다수개 가지는 것일 수 있다. 다수개의 구멍을 가지는 선택성장 마스크(210)는 통상의 리소그래피 공정을 통해 형성될 수 있다.
선택성장 마스크(210)의 다수개의 구멍을 통하여 제1반도체층(200)이 돌출구조로 성장될 수 있다. 이 때, 다수개의 돌출구조는 제1반도체층(200)의 결정 구조에서 a-비극성면(non-polar plane)들, a-반극성면(semi-polar plane)들, m-비극성면들 또는 m-반극성면들을 채택하여 성장될 수 있다. 또한, 활성층(220) 및 제2반도체층(230)은 다수개의 돌출구 표면에서만 형성되기 때문에, 제1반도체층(200)과 마찬가지로 결정 구조에서 a-비극성면(non-polar plane)들, a-반극성면(semi-polar plane)들, m-비극성면들 또는 m-반극성면들을 채택하여 성장될 수 있다.
본 발명의 실시예에 따른 반도체인 질화갈륨(GaN)은 육방정계 우르차이트(hexagonal wurtzite) 결정 구조에서 가장 안정적이다. 이러한 결정구조는 서로에 대하여 120ㅀ회전 대칭을 가지고, 수직방향인 c-축 극성면에 대하여 모두 수직인 세 개의 동등한 기저면 축들(basal plane axes; a1, a2, a3)로 표시된다. 전자 및 광전자 소자들을 위한 현재의 질화물 성장 기술은 극성의 c-방향을 따라서 성장한 질화물 박막들을 이용한다. 그러나, 강한 압전 및 자발적 분극의 존재로 인하여, Ⅲ족 질화물계 광전자 및 전자 소자들 내의 통상적인 c-극성면 양자 우물 구조들(quantum well structures)은 바람직하지 않은 양자 구속 스타크 효과(quantum-confined Stark effect, QCSE)의 영향을 받는다. 따라서, c-방향을 따른 강한 내부 전기장(built-in electric fields)은 에너지 밴드를 휘게 하여 전자 및 정공들을 공간적으로 분리시키며, 이에 따라 캐리어 재결합 효율(recombination efficiency)을 제한하고, 진동자 강도를 감소시킬 수 있다. 또한 발광 파장을 보다 장파장 쪽으로 보내기 위해 인듐(In)의 양을 증가시키면, 인듐(In)의 양의 증가에 따라 결정의 스트레인이 증가하기 때문에 압전 분극에 의한 전계가 강화된다. 이 때문에 장파장의 빛일수록 외부양자효율은 감소하는 적색 편이(red shift) 발광을 야기한다.
따라서 본 발명의 선택성장 마스크(210) 상에 제1반도체층(200), 활성층(220) 및 제2반도체층(230)을 성장시키는 경우, 자발 및 압전 분극 효과를 제거하기 위한 방법은 결정의 a-비극성면(non-polar plane)들 또는 m-비극성면들을 채택하되, 다수개의 3차원 나노스케일의 돌출구조로 수직 성장시키는 것이다. 제1반도체층(200), 활성층(220) 및 제2반도체층(230)이 돌출구조로 성장되기 때문에, 발광 면적이 증가하여 발광 효율이 상승한다. 또한 상술한 방법을 통하여 본 발명에서 제조되는 발광다이오드는 압전 분극 효과가 감소되고, 인듐(In)함유량이 종래의 기술에서 제조되는 발광다이오드에 비하여 증가되는 효과가 있다.
또한, 선택성장 마스크(210)는 제1전극(300)과 제1반도체층(200)이 접촉하는 것을 방지하기 위해 잔류되어 절연막의 역할을 수행할 수 있다. 따라서, 별도의 선택성장 마스크(210)를 제거하는 공정이 필요치 않기 때문에 공정을 단축시키는 효과가 있다.
활성층(220)은 수직 성장된 제1반도체층(200)의 표면에 다수개의 돌출구조로 형성될 수 있다. 활성층(220)은 양자 우물(Quantum Well) 또는 다중 양자 우물(Multiple Quantum Well)일 수 있고, 발광 동작을 수행하는 층일 수 있다.
제2반도체층(230)은 활성층(240) 표면에 다수개의 돌출구조로 형성될 수 있고, AlN, GaN 및 InN 중 어느 하나로 이루어지는 것일 수 있다. 바람직하게는 질화갈륨(GaN)일 수 있다. 또한, 제2반도체층(230)은 불순물이 첨가된 p형 반도체일 수 있다.
제1반도체층(200), 활성층(220) 및 제2반도체층(230)은 유기금속화학증착법(MOCVD) 또는 분자선 증착법(molecular beam epitaxy; MBE) 등의 공정에 의해 성장될 수 있다.
제1전극(300)은 제2반도체층(230)의 표면에 형성된다. 또한, 제1전극(300)은 추가적으로 반사 금속층(미도시) 역할을 수행하거나, 제2반도체층(230) 상에 반사 금속층(미도시)이 형성되고, 전극으로서의 역할을 수행할 수 있다. 바람직하게는 본 발명에서는 제1전극(300)은 반사 금속층(미도시)으로 동시에 기능할 수 있으며, 제1전극(300)으로 표기하기로 한다. 제1전극(300)은 일반적으로 p형 전극일 수 있다. 또한, 제1전극(300)은 발광 동작으로 인해 발생된 광자를 기판(100)쪽으로 용이하게 반사시키기 위해 은(Ag)이 사용될 수 있다. 은(Ag)은 가시광 영역에서 높은 광반사도(>90%)를 가짐과 아울러 일함수도 높아 제2반도체층(230) 하에 오믹 콘택 전극으로도 사용이 가능하다.
또한, 돌출구조들 사이에는 활성층(230), 제2반도체층(240) 또는 제1전극(300)이 채워질 수 있다. 다수개의 돌출구조 간 이격공간을 활성층(230), 제2반도체층(240) 또는 제1전극(300)으로 채움으로써, 별도의 평탄화 공정이 필요치 않아, 공정의 단축 효과가 있다.
제2전극(400)은 n형 전극일 수 있고, 기판(100)의 일부 표면에 형성된다. 종래 기술은 기판(100)이 일부 제거된 경우에 전극 형성 시, 전극과 발광 구조체의 접촉을 방지하기 위하여 발광 구조체 표면에 마스킹을 한 후, 전극을 형성한다. 그러나, 본 발명에서의 제2전극(400)은 기판(100)의 식각되지 않은 부분과 식각된 부분의 높이 차이를 이용하여, 기판(100) 상의 구조물을 포함하는 기판(100)을 기울여 증착하여 형성되기 때문에 기판(100) 표면에만 선택적으로 형성될 수 있다. 따라서, 별도의 마스킹 과정이 필요치 않으며, 전극들 간의 마스킹을 위한 리소그래피 공정을 단축시키는 효과가 있다.
도 2a 내지 도 2i는 본 발명의 일실시예에 따른 발광다이오드의 제조 공정도이다.
도 2a를 참조하면, 기판(100) 상에 제1반도체층(200)이 형성된다.
도 2b를 참조하면, 제1반도체층(200) 상에 선택성장 마스크(210)을 형성한다. 선택성장 마스크(210)는 SiO2, 질화물 계열의 유전체 및 SOG(Spin On Glass) 중 어느 하나로 이루어지는 것일 수 있다.
도 2c를 참조하면, 선택성장 마스크(210)는 제1반도체층(200)의 표면을 노출시키는 구멍을 다수개 가질 수 있다. 다수개의 구멍을 가지는 선택성장 마스크(210)는 통상의 리소그래피 공정을 통해 형성될 수 있다.
도 2d를 참조하면, 선택성장 마스크(210)의 다수개의 구멍에서 선택 영역 성장(Selective Area Growth)방식을 통해 다수개의 돌출구조로 제1반도체층(200)이 수직 성장 될 수 있다.
도 2e를 참조하면, 돌출구조 표면에 활성층(220)이 형성될 수 있다. 이 때, 활성층(220)은 돌출구조의 형상과 상이할 수도 있다. 예컨대, 활성층(220) 일단은 원, 삼각 또는 사각 형태의 수직 성장 구조일 수 있으나, 바람직하게는, 돌출구조의 표면에 일정한 두께로 형성되어, 돌출구조가 실질적으로 본래의 형태를 유지할 수 있다.
도 2f를 참조하면, 활성층(220) 표면에 제2반도체층(230)이 형성될 수 있다. 이 때, 제2반도체층(230)은 돌출구조의 형상과 상이할 수도 있다. 예컨대, 제2반도체층(230) 일단은 원, 삼각 또는 사각 형태의 수직 성장 구조일 수 있으나, 바람직하게는, 돌출구조의 표면에 일정한 두께로 형성되어, 돌출구조가 실질적으로 본래의 형태를 유지할 수 있다.
제1반도체층(200), 활성층(220) 및 제2반도체층(230)이 돌출구조로 성장되기 때문에, 발광 면적이 증가하여 발광 효율이 상승한다. 또한 상술한 방법을 통하여 본 발명에서 제조되는 발광다이오드는 제1반도체층(200)의 결정 구조에서 a-비극성면(non-polar plane)들, a-반극성면(semi-polar plane)들, m-비극성면들 또는 m-반극성면들을 채택하여 성장되기 때문에 압전 분극 효과가 감소되고 종래의 기술에서 제조되는 발광다이오드에 비하여 인듐(In)함유량이 증가될 수 있다. 제1반도체층(200), 활성층(220) 및 제2반도체층(230)의 수직 성장에 따른 돌출구조가 가지는 구체적인 효과는 상술한 발광다이오드의 효과와 유사하므로 생략한다.
도 2g를 참조하면, 제2반도체층(230) 표면에 제1전극(300)이 형성 될 수 있다. 또한, 제1전극(300)은 추가적으로 반사 금속층(미도시) 역할을 수행하거나, 제2반도체층(230) 상에 반사 금속층(미도시)이 형성되고, 전극으로서의 역할을 수행할 수 있다. 바람직하게는 본 발명에서는 제1전극(300)은 반사 금속층(미도시)으로 동시에 기능할 수 있으며, 제1전극(300)으로 표기하기로 한다. 제1전극(300)은 일반적으로 p형 전극일 수 있다. 또한, 제1전극(300)은 발광 동작으로 인해 발생된 광자를 기판(100)쪽으로 용이하게 반사시키기 위해 은(Ag)이 사용될 수 있다. 은(Ag)은 가시광 영역에서 높은 광반사도(>90%)를 가짐과 아울러 일함수도 높아 제2반도체층(230) 하에 오믹 콘택 전극으로도 사용이 가능하다.
또한, 제1전극(300)이 형성될 때, 선택성장 마스크(210)는 제1전극(300)과 제1반도체층(200)이 접촉하는 것을 방지하기 위해 잔류되어 절연막의 역할을 수행할 수 있다. 따라서, 별도의 선택성장 마스크(210)를 제거하는 공정이 필요치 않기 때문에 공정을 단축시키는 효과가 있다.
또한, 돌출구조들 사이에는 활성층(230), 제2반도체층(240) 또는 제1전극(300)이 채워질 수 있다. 다수개의 돌출구조 간 이격공간을 활성층(230), 제2반도체층(240) 또는 제1전극(300)으로 채움으로써, 별도의 평탄화 공정이 필요치 않아, 공정의 단축 효과가 있다.
도 2h를 참조하면, 다수개의 돌출구조에 대응되는 기판(100)의 배면은 리소그래피 공정를 거쳐 식각될 수 있다. 식각 방법으로는 습식 또는 건식 식각이 이용될 수 있다. 또한, 랩핑 공정을 통해 기판(100)의 두께가 감소될 수 있다.
기판(100)이 실리콘인 경우, 일부 제거되지 않은 실리콘 기판(100)은 가시광 영역의 빛을 흡수하기 때문에 양자 우물에서 발생하는 빛이 외부로 추출되는데 문제가 발생한다. 따라서 기판(100)의 일부를 제거하면 제거된 공간을 통하여 빛이 외부로 용이하게 방출되므로 기판(100)에서 발생하는 광흡수에 의한 손실을 감소시킬 수 있다. 또한 기판(100)만 제거하여 수직형 발광다이오드에서 나타나는 효과를 용이하게 도출해낼 수 있으므로 수직형 발광다이오드 제작공정에서 필요한 여러 층의 금속 증착, 지지기판 본딩 및 지지기판의 분리의 복잡한 공정들로 인해 발생하는 상당한 제작비용을 감소시킬 수 있다.
또한, 제1반도체층(200)은 기판(100)을 일부 제거하는 과정에서 함께 배면이 노출될 수 있다. 제1반도체층(200)의 노출된 면은 평평한 면으로 이루어져 있기 때문에, 임계각 이상의 입사각으로 배면에 도달한 빛은 외부로 방출되지 못하고, 내부 전반사에 의해 활성층(220) 방향으로 진행할 수 있다. 특히, 제1반도체층(200)이 질화갈륨(GaN) 계열의 반도체층인 경우, 굴절률이 약 2.4 정도로 높기 때문에 임계각이 작아진다. 따라서, 활성층(220)에서 발생된 빛의 상당부분은 외부로 직접 방출되지 못하고 내부 반사를 되풀이하게 되며, 이에 따라 발광다이오드 내에서 광 손실이 발생된다. 이러한 광 손실은 광 추출 효율의 감소로 이어지는 문제점이 있다. 따라서, 제1반도체층(200)의 노출된 면은 일반적으로 패턴화 공정을 거쳐 광 추출 효율을 상승시키게 된다. 그러나, 본 발명에서는 식각 과정을 통하여 기판(100)의 일부가 제거될 때, 제1반도체층(200)의 배면 일부도 함께 식각되도록 하여 패턴화 공정을 단축시키는 효과가 있다.
도 2i를 참조하면, 기판(100) 표면에 제2전극(400)이 형성될 수 있다. 제2전극(400)은 n형 전극일 수 있고, 기판(100)의 일부 표면에 형성된다. 종래 기술은 기판(100)이 일부 제거된 경우에 전극 형성 시, 전극과 발광 구조체의 접촉을 방지하기 위하여 발광 구조체 표면에 마스킹을 한 후, 전극을 형성한다. 그러나, 본 발명에서의 제2전극(400)은 기판(100)의 식각되지 않은 부분과 식각된 부분의 높이 차이를 이용하여, 돌출구조물을 포함하는 기판(100)을 기울여 증착하여 형성되기 때문에 기판(100) 표면에만 선택적으로 형성될 수 있다. 따라서, 별도의 마스킹 과정이 필요치 않으며, 전극들 간의 마스킹을 위한 리소그래피 공정을 단축시키는 효과가 있다.
도 3을 참조하면, 결정의 반극성면(semi-polar plane)(좌) 및 비극성면(non-polar plane)(우)을 채택하여 성장된 다수개의 돌출구조는 다양한 형상일 수 있다. 도 3에 개시된 돌출구조들은 돌출구조 사이에 활성층(230), 제2반도체층(240) 또는 제1전극(300)이 채워지기 전의 단계인 상태이다. 돌출구조를 통하여 압전 효과가 감소되고, 발광 면적이 증가된 고효율의 발광 다이오드를 제공할 수 있다.
이상, 본 발명의 상세한 설명에서는 구체적인 실시예에 관해서 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 당해 분야에서 통상의 지식을 가진 자에게 있어서 자명하다 할 것이다.
100 : 기판
200 : 제1반도체층
210 : 선택성장 마스크
220 : 활성층
230 : 제2반도체층
300 : 제1전극
400 : 제2전극

Claims (22)

  1. 발광다이오드로서:
    기판;
    상기 기판 상에 형성되고 선택 성장된 다수개의 돌출구조를 가지는 제1반도체층;
    상기 제1반도체층 상에 있어서 상기 제1반도체층의 다수개의 돌출구조 상에 형성된 활성층;
    상기 활성층 상에 형성된 제2반도체층;
    상기 제2반도체층 상에 형성된 제1전극; 및
    상기 기판에 형성된 제2전극;을 포함하고,
    상기 다수개의 돌출구조들 사이의 이격공간은 상기 활성층, 상기 제2반도체층, 또는 상기 제1전극에 의해 채워지며, 상기 기판은 상기 제1반도체층의 노출하도록 일부가 제거되며, 상기 제1반도체층의 노출된 표면은 내부전반사 방지를 위해 식각된 패턴을 가지는 것인, 발광다이오드.
  2. 삭제
  3. 삭제
  4. 제1항에 있어서,
    상기 다수개의 돌출구조는, 상기 제1반도체층 상에 구멍을 다수개 가지는 선택성장 마스크를 배치하여 선택적으로 성장시킨 것인 발광다이오드.
  5. 삭제
  6. 제1항에 있어서, 상기 다수개의 돌출구조는,
    상기 제1반도체층의 결정 구조에서 a-비극성면(non-polar plane)들, a-반극성면(semi-polar plane)들, m-비극성면들 및 m-반극성면들 중 어느 하나를 채택하여 성장되는 것인 발광다이오드.
  7. 제4항에 있어서,
    잔류된 상기 선택성장 마스크를 더 포함하는 발광다이오드.
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 제1항에 있어서, 상기 제2전극은,
    상기 돌출구조를 포함하는 상기 기판을 기울여 증착하여 형성됨으로써 상기 기판의 일부 표면에 형성된 것인 발광다이오드.
  13. (a) 기판 상에 제1반도체층을 형성하는 단계;
    (b) 상기 제1반도체층 상에 다수개의 구멍을 가지는 선택성장 마스크를 형성한 후 선택 성장을 통해 다수개의 돌출구조를 형성하는 단계;
    (c) 상기 선택성장 마스크를 잔류시킨 상태에서 증착 공정을 통해 상기 제1반도체층의 상기 다수개의 돌출구조 상에 활성층을 형성하는 단계;
    (d) 상기 활성층 상에 제2반도체층을 형성하는 단계;
    (e) 상기 제2반도체층 상에 제1전극을 형성하는 단계;
    (f) 상기 제1반도체층을 노출하도록 상기 기판의 일부를 식각하여 제거하는 단계; 및
    (g) 상기 돌출구조들을 포함하는 상기 기판을 기울인 상태로 상기 기판 상에 제2전극을 증착하여 형성하는 단계;를 포함하고,
    상기 다수개의 돌출구조들 사이의 이격공간은 상기 활성층, 상기 제2반도체층, 또는 상기 제1전극으로 채우며, 상기 기판의 일부를 제거하는 과정에서 노출된 제1반도체층의 표면을 함께 식각하여 내부전반사를 방지하는 패턴을 형성하는 것인 발광다이오드 제조방법.
  14. 삭제
  15. 삭제
  16. 제13항에 있어서, 단계 (b)는,
    상기 제1반도체층의 결정 구조에서 a-비극성면(non-polar plane)들, a-반극성면(semi-polar plane)들, m-비극성면들 및 m-반극성면들 중 어느 하나를 채택하여 성장되는 것인 발광다이오드 제조방법.
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
  21. 삭제
  22. 삭제
KR1020130151140A 2013-12-06 2013-12-06 발광다이오드 및 그 제조방법 KR101533747B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130151140A KR101533747B1 (ko) 2013-12-06 2013-12-06 발광다이오드 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130151140A KR101533747B1 (ko) 2013-12-06 2013-12-06 발광다이오드 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20150066062A KR20150066062A (ko) 2015-06-16
KR101533747B1 true KR101533747B1 (ko) 2015-07-03

Family

ID=53514537

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130151140A KR101533747B1 (ko) 2013-12-06 2013-12-06 발광다이오드 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR101533747B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060039762A (ko) * 2004-11-03 2006-05-09 이강재 질화물반도체 발광소자
JP2007184346A (ja) * 2006-01-05 2007-07-19 Kyocera Corp 発光素子及びその製造方法
KR20120013076A (ko) * 2010-08-04 2012-02-14 삼성엘이디 주식회사 나노로드 기반의 반도체 발광 소자 및 그 제조 방법
KR20120067752A (ko) * 2010-12-16 2012-06-26 삼성전자주식회사 나노구조의 발광소자

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060039762A (ko) * 2004-11-03 2006-05-09 이강재 질화물반도체 발광소자
JP2007184346A (ja) * 2006-01-05 2007-07-19 Kyocera Corp 発光素子及びその製造方法
KR20120013076A (ko) * 2010-08-04 2012-02-14 삼성엘이디 주식회사 나노로드 기반의 반도체 발광 소자 및 그 제조 방법
KR20120067752A (ko) * 2010-12-16 2012-06-26 삼성전자주식회사 나노구조의 발광소자

Also Published As

Publication number Publication date
KR20150066062A (ko) 2015-06-16

Similar Documents

Publication Publication Date Title
KR101692410B1 (ko) 발광소자 및 그 제조방법
KR101898679B1 (ko) 나노구조 발광소자
KR100658938B1 (ko) 나노 로드를 갖는 발광 소자 및 그의 제조 방법
US9263634B2 (en) Thin light emitting diode and fabrication method
KR102071163B1 (ko) 광 추출 구조체를 포함하는 ⅲ-ⅴ족 발광 장치
KR102116152B1 (ko) 실리콘 기판 상에서 성장하는 발광 장치
KR101737981B1 (ko) 마이크로 어레이 형태의 질화물 발광 소자 및 그 제조 방법
US20100012954A1 (en) Vertical III-Nitride Light Emitting Diodes on Patterned Substrates with Embedded Bottom Electrodes
KR20110061911A (ko) 발광 소자 및 그 제조 방법
KR20160028980A (ko) 수직형 자외선 발광소자 및 그 제조 방법
KR20130099574A (ko) 질화갈륨 기판을 갖는 발광 다이오드
CN112259652A (zh) 一种降低侧壁缺陷复合的Micro-LED芯片结构及制备方法
US20140319559A1 (en) Light-emitting device and the manufacturing method thereof
GB2483689A (en) A method of reducing the density of threading dislocations in light emitting devices, by the selective creation of cavities
KR101533747B1 (ko) 발광다이오드 및 그 제조방법
KR101923673B1 (ko) 질화갈륨계 반도체 소자를 제조하는 방법
KR20130055976A (ko) 공극층을 갖는 발광 다이오드 및 그것을 제조하는 방법
KR20130104518A (ko) 반도체 발광소자의 제조방법
KR20120085027A (ko) 반도체 발광소자 및 그 제조방법
KR100684455B1 (ko) 발광다이오드의 형성 방법
KR100765722B1 (ko) 나노 로드를 갖는 발광 소자 및 그의 제조 방법
KR20140008012A (ko) 질화물 반도체층과 성장 기판 분리 방법
TWI612686B (zh) 發光元件及其製造方法
CN213304155U (zh) 一种降低侧壁缺陷复合的Micro-LED芯片结构
KR20120133632A (ko) 발광 다이오드

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190401

Year of fee payment: 5