WO2016076639A1 - 발광 소자 및 그 제조 방법 - Google Patents

발광 소자 및 그 제조 방법 Download PDF

Info

Publication number
WO2016076639A1
WO2016076639A1 PCT/KR2015/012161 KR2015012161W WO2016076639A1 WO 2016076639 A1 WO2016076639 A1 WO 2016076639A1 KR 2015012161 W KR2015012161 W KR 2015012161W WO 2016076639 A1 WO2016076639 A1 WO 2016076639A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
buffer layer
protrusion
lower nitride
light emitting
Prior art date
Application number
PCT/KR2015/012161
Other languages
English (en)
French (fr)
Other versions
WO2016076639A9 (ko
Inventor
정정환
김경해
곽우철
장삼석
Original Assignee
서울바이오시스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울바이오시스 주식회사 filed Critical 서울바이오시스 주식회사
Priority to US15/526,724 priority Critical patent/US10361339B2/en
Publication of WO2016076639A1 publication Critical patent/WO2016076639A1/ko
Publication of WO2016076639A9 publication Critical patent/WO2016076639A9/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen

Definitions

  • the present invention relates to a light emitting device and a method of manufacturing the same, and more particularly, to a light emitting device having excellent crystallinity and high luminous efficiency and a method of manufacturing the same.
  • a light emitting diode is an inorganic semiconductor device that emits light generated by recombination of electrons and holes, and is recently used in various fields such as displays, automobile lamps, and general lighting.
  • nitride semiconductors such as gallium nitride and aluminum nitride have direct transition characteristics and can be manufactured to have energy band gaps of various bands, so that light emitting diodes having various wavelengths can be manufactured as necessary.
  • Light emitting diodes including nitride semiconductors are manufactured by growing on homogeneous or heterogeneous substrates.
  • the homogeneous substrate has a high unit cost, and it is difficult to obtain a large area substrate.
  • a heterogeneous substrate such as a sapphire substrate is used as a growth substrate of a nitride semiconductor.
  • a patterned sapphire substrate having a plurality of protrusions disposed on a growth surface of a sapphire substrate is widely used.
  • Light emitted from a light emitting diode grown and formed on the PSS is formed by protrusions on the surface of the sapphire substrate. Due to the scattering effect. Therefore, a light emitting diode manufactured using PSS may have a higher light extraction efficiency than a light emitting diode manufactured using a general sapphire substrate, thereby having a relatively high external quantum efficiency.
  • Another object of the present invention is to provide a light emitting device having a low defect density and high luminous efficiency by using the nitride semiconductor growth method.
  • a light emitting device including: a patterned sapphire substrate (PSS) including a plurality of recesses and protrusions on an upper surface thereof; A buffer layer including a concave buffer layer positioned on the concave portion, and a protrusion buffer layer disposed on a side of the protrusion and distributed in a plurality of islands; A lower nitride layer on the buffer layer and the PSS and covering the protrusion; A cavity located at an interface between the side of the protrusion and the lower nitride layer; A first conductivity type semiconductor layer on the lower nitride layer; A second conductivity type semiconductor layer on the first conductivity type semiconductor layer; And an active layer positioned between the first and second conductivity type semiconductor layers.
  • PSS patterned sapphire substrate
  • the buffer layer may include AlGaN.
  • An Al1 composition ratio of AlGaN included in the buffer layer may be greater than 0 and less than 4%.
  • the cavity may be located adjacent to the protrusion buffer layer disposed in the form of the plurality of islands.
  • the lower nitride layer may include: a rough layer formed by growing the recess buffer layer as a seed; And a recovery layer positioned on the rough layer.
  • the lower nitride layer may include an undoped nitride layer.
  • the size of the cavity may be 50 to 300 nm.
  • Manufacturing a light emitting device according to still another aspect of the present invention and on a top surface prepared with a patterned sapphire substrate (PSS) containing a recess and a projection of the plurality '; Forming a buffer layer on the PSS, the buffer layer including a recess buffer layer formed on an upper surface of the recess and a protrusion buffer layer formed on at least a portion of the side surface of the protrusion; Forming a lower nitride layer covering the protrusion on the buffer layer; A first conductive semiconductor layer on the lower nitride layer, a second conductive semiconductor layer positioned on the first conductive semiconductor layer, and an active layer positioned between the first and second conductive semiconductor layers Forming a light emitting structure, wherein the buffer layer is grown at a temperature of 600 ° C. or lower, and forming the lower nitride layer forms a cavity located at an interface between the protrusion side and the lower
  • the buffer layer may include AlGaN.
  • growing the lower nitride layer may include: growing the rough layer having the concave buffer layer as a seed, the 3D grown rough layer having a growth in a vertical direction superior to a growth in a horizontal direction; And growing a 2D grown recovery insect on the rough layer, wherein growth in a horizontal direction is superior to growth in a vertical direction.
  • the rough layer may be formed by growing a plurality of islands surrounding the protrusions to merge the islands.
  • the present invention it is also possible to improve the crystallinity of the semiconductor device manufactured by using the nitride semiconductor growth method, when manufacturing a semiconductor light emitting device can effectively prevent leakage current and electrostatic discharge, luminous efficiency Can be increased.
  • FIGS. 1A to 1B are cross-sectional views and TEM photographs illustrating a nitride semiconductor layer grown on a PSS using a general nitride semiconductor growth method.
  • FIG. 7 is a cross-sectional view for describing a light emitting device according to still another embodiment of the present invention.
  • 8A and 8B are SEM (Sanning Electron Microscope) photographs showing a plane of a nitride semiconductor grown according to an embodiment of the present invention, and a TEMC Transmission Electron Microscope (EMC) photograph showing a cross section, respectively.
  • SEM Scanning Electron Microscope
  • FIGS. 1A to 1B are cross-sectional views and TEM photographs illustrating a nitride semiconductor layer grown on a PSS using a general nitride semiconductor growth method.
  • a buffer layer 20 is formed on a PSS having a plurality of protrusions.
  • the buffer layer 20 is grown at a relatively low temperature (eg, about 550 ° , mainly on the PSS surface between the plurality of protrusions, wherein the buffer layer 20 is located between the plurality of protrusions of the PSS It is formed on the surface of the concave portion to form an irregular arrangement, as shown in Fig. 1 (c) Next, referring to Fig.
  • the nitride semiconductor layer ( 30 is grown, and the nitride semiconductor layer 30 covers the plurality of protrusions during the growth process, in which the nitride semiconductor layer 30 is grown from the surrounding buffer pack 20 with one protrusion interposed therebetween.
  • a lattice mismatch occurs in the process of merging the nitride semiconductor layer 30 grown from the buffer layer 20, resulting in defects 35 such as dislocations at the ends of the protrusions.
  • defects 35 such as dislocations at the ends of the protrusions.
  • FIG. 1C a potential 35 generated from the end of the protrusion and propagated upward as the nitride semiconductor layer 30 grows is generated.
  • the nitride semiconductor layers may be grown in a growth chamber, and in particular, may be formed by growing in a MOCVEKMetal Organic Chemical Vapor Deposition chamber. Therefore, growth conditions and the like described in the following description may be applied to growing nitride semiconductor layers using M0CVD.
  • MBE Molecular Growth of a nitride semiconductor using beam epitaxy (HVPE), hybrid vapor phase epitaxy (HVPE), or the like may also be included in the scope of the present invention.
  • FIGS. 2A to 6 are cross-sectional views and enlarged cross-sectional views illustrating a light emitting device and a method of manufacturing the same according to embodiments of the present invention.
  • 8A is a scanning electron microscope (SEM) photograph showing a plane of a buffer layer grown according to an embodiment of the present invention
  • FIG. 8B is a TEMOYansmission electron microscope showing a cross section of a nitride semiconductor grown according to an embodiment of the present invention. It is a photograph.
  • FIG. 9 is TEM photographs for explaining the change in size of the cavity according to the A1 composition ratio of the AlGaN buffer layer.
  • FIG. 2B shows an enlarged portion of FIG. 2A
  • FIG. 3B shows an enlarged portion of FIG. 3A.
  • a patterned sapphire substrate (PSS) 110 is prepared, and a buffer layer 120 is formed on the PSS (110).
  • the PSS (110) may include a recess 111 and a protrusion 113 on a growth surface, that is, an upper surface.
  • the protrusions 113 may be disposed on the top surface of the PSS 10 in regular patterns and / or intervals, and the size and arrangement of the protrusions 113 are not limited.
  • the protrusion 113 may be in the shape of a polygonal pyramid, and its height may be about 1.6 to 1.7 / m.
  • the side surface of the protrusion 113 may have an inclination such that the angle formed with the upper surface of the PSS (110) has an acute angle. Accordingly, the buffer layer 120 may be more easily formed on the side surface of the protrusion 113.
  • the buffer layer 120 may include a nitride semiconductor, and in particular, may include AlGaN. As shown in FIG. 2B, the buffer layer 120 may be grown on the PSS (lO) as a polycrystal. However, the present invention is not limited thereto. Further, the buffer layer 120 has a surface of the PSS (lO) recesses 111 and PSS (lO). It may be formed on at least a portion of the surface of the protrusion 113. Accordingly, the buffer layer 120 may include a recess buffer layer 121 formed on the surface of the recess 111 and a protrusion buffer layer 123 formed on a portion of the surface of the protrusion 113.
  • the buffer layer 120 may be grown at relatively low temperature conditions, for example, silver conditions of less than 600 ° C, furthermore, temperature conditions within the range of 400 to 60 CTC, in particular, It can be grown at a temperature of about 520T :.
  • the buffer layer 120 including AlGaN may be grown by supplying the A1 source and the GaN source in a predetermined ratio in the growth chamber, for example, the A1 source and the GaN source in the growth chamber at a ratio of about 6: 4, respectively.
  • the buffer layer 120 including AlGaN may be grown by supplying the buffer layer 120. In this case, the buffer layer 120 may be grown under a pressure condition of, for example, about 500 torr or less, and further, about 400 torr.
  • the Al1 composition ratio of AlGaN included in the grown buffer pack 120 may be greater than 0 and less than 4%.
  • the buffer layer 120 including AlGaN has a strong semi-ungseong compared to GaN
  • the buffer layer 120 including AlGaN according to the present embodiment is grown at a relatively low temperature (about 520 ° C), unlike the case where the buffer layer 120 is grown at a relatively high temperature of the protrusion 113
  • the protrusion buffer layer 123 formed on the side surface does not disappear but remains as it is.
  • the protrusion buffer layer 123 formed on the side surface of the protrusion 113 may be distributed in a plurality of islands spaced apart from each other, and the plurality of islands may be irregularly distributed.
  • the average size (eg diameter) of the islands of the protrusion buffer layer 123 is A1 of AlGaN. It may have a dependency on the composition ratio.
  • the average size of the protrusion buffer layer 123 islands having a relatively low Al composition ratio may be smaller than the average size of the protrusion buffer layer 123 islands having a relatively high Al composition ratio.
  • the average size of the island projections of the buffer layer 123 including a A10.01GaN0.99N may be "smaller than the average size of the island projections of the buffer layer 123 including a A10.02GaN0.98N.
  • the buffer 123 may also be formed on the side surface of the protrusion 113.
  • the lower nitride layer 130 is formed that grows from the recess buffer layer 121 formed on the recess 111 of the PSS (lO) and covers the protrusion 113, the upper side of the protrusion 113 is formed.
  • a cavity may be formed at the interface between the lower nitride layer 130 and the extruded portion 113 by the protrusion buffer layer 123 formed in the protrusion buffer layer 123. This will be described later in detail.
  • a lower nitride layer 130 is formed on the buffer layer 120.
  • the lower nitride layer 130 may be grown as a single crystal by seeding the buffer layer 120, and may be 2D grown under 2D growth conditions in which horizontal growth is superior to vertical growth. In this case, the lower nitride layer 130 may be grown by seeding the recess buffer layer 120 formed on the recess 111.
  • the lower nitride layer 130 may include an undoped nitride layer that does not include a dopant, and may include, for example, undoped GaN (u-GaN).
  • the lower nitride layer 130 may be grown 2D by relatively high growth temperature and a relatively low v / m ratio, as compared with 3D growth conditions. For example, when the lower nitride layer 130 is grown under a growth temperature of about 1 KX C, a growth pressure of about 150 torr, and a V / ⁇ ratio of about 150, 2D growth may be performed.
  • growing the lower nitride layer 130 is a 3D where vertical growth is more prevalent. It may include growing the rough layer 131 by 3D growth under growth conditions, and then growing the recovery layer 133 by 2D growth under 2D growth conditions. 3D growth conditions can be achieved by relatively low growth temperature, relatively high growth pressure, and relatively low v / m ratio, compared to 2D growth conditions. For example, as shown, the rough layer 131 is first grown in 3D growth conditions at a growth temperature of about 103 C C, and the recovery layer 133 grown from the rough layer 131 is grown in 2D growth conditions. By doing so, the lower nitride layer 130 can be formed.
  • the lower nitride layer 130 may be grown to a thickness greater than or equal to the height of the protrusion 113, such that the lower nitride layer 130 may cover the protrusions 113.
  • the thickness of the lower nitride layer 130 may be 1 to 3 greater than the height of the protrusion 113. More specifically, the lower nitride layer 130 may be grown to a thickness of about 3 to 5 / im, wherein the rough layer 131 may be grown to a thickness of about 2.
  • the rough layer 131 and the recovery layer 133 grow a seed buffer layer 121 located on the upper surface of the recess 111 of the PSS (110) as a seed, and the protrusion buffer layer positioned on the protrusion 113. It may not grow from 123.
  • the lower nitride layer 130 grown from the recess buffer layer 121 on the upper surface of the recess 111 is formed to cover the protrusion 113 through a merge process.
  • the rough layer 131 may be formed in the form of a single crystal, but the present invention is not limited thereto.
  • the rough layer 131 when the rough layer 131 is formed by seeding the buffer layer 120 including AlGaN in accordance with an embodiment of the present invention, as shown in FIG. A rough layer 131 may be formed.
  • the rough layer 131 is a recess located on the recess 111.
  • the buffer layer 121 may be grown as a seed.
  • the rough layer 131 may be formed by growing a plurality of islands surrounding the protrusion 113 and merging the plurality of islands. In this case, the plurality of islands may be formed to have substantially the same size.
  • the degree and frequency of occurrence of lattice mismatch in the process of merging the roughworm 131 grown from the plurality of islands in the upper part of the protrusion 113 may be minimized, and thus the crystallinity of the lower nitride layer 130 may be reduced. Can be improved. Furthermore, the crystallinity of other semiconductor layers grown on the lower nitride layer 130 may be improved in a subsequent process.
  • the rough layer 131 is formed of islands having substantially the same size, a merging process in which the lower nitride layer 130 covers the protrusions 113 may be facilitated. However, the protrusion 113 of the PSS (110) may be covered by the rough layer 131 according to its size.
  • a cavity V may be formed around the interface between the lower nitride layer 130 and the protrusion 113.
  • the cavity V may be formed around the protrusion buffer layer 123 disposed in an island form.
  • the lower nitride layer 130 is integrated into one crystal while covering the protrusion 113.
  • a portion of the lower nitride layer 130 grown by the protrusion buffer layer 123 arranged in the form of a plurality of islands on the side surface of the protrusion 113 may not be in close contact with the side surface of the protrusion 113, From this part a cavity (V) can be formed.
  • the cavity V may be formed adjacent to the islands of the protrusion buffer layer 123 at the interface of the lower nitride layer 130 and the protrusion 113.
  • the protrusion buffer layer 123 is formed on the side surface of the protrusion 113. Since the cavity V may be formed by growing the lower nitride layer 130 in a state, the size of the cavity V may have a dependency on the size of the islands of the protrusion buffer layer 123. The larger the average size of the islands, the larger the average size of the cavity (V). Accordingly, when the buffer layer 120 includes AlGaN, the composition ratio of A1 may increase, and the size of the black cavity V may also increase. For example, as shown in the photographs of FIG. 9, as the A1 composition ratio of the buffer layer 120 increases, the size of the cavity V may increase. Accordingly, the size of the cavity V may be adjusted by adjusting the A1 composition ratio of the buffer layer 120.
  • the size of the cavity V is not limited, but may have a size of, for example, 50 to 300 nm.
  • the light emitting device manufactured according to the present exemplary embodiment may include a cavity V formed around a side surface of the protrusion 113 of the PSS (lO) and an interface of the lower nitride layer 130.
  • the cavity (V) may improve light extraction efficiency of the light emitting device by scattering and / or reflecting light toward the PSS (llO) side when the light emitting device emits light.
  • an intermediate layer 150 may be formed on the lower nitride layer 130.
  • the intermediate layer 150 may prevent dislocations generated during the growth of the lower nitride layer 130 from propagating to additionally grown semiconductor layers.
  • the intermediate layer 150 may be grown on the lower nitride layer 130, and may be a binary to quaternary nitride layer including at least one of Al, Ga, and In.
  • the intermediate layer 150 may be formed of a single layer or multiple layers, and may further include a superlattice layer.
  • the intermediate layer 150 may include AlGaN.
  • a first conductive semiconductor layer 161 is formed on the lower nitride layer 130.
  • the first conductive semiconductor layer 161 may include a nitride semiconductor such as (Al, Ga, In) N, and may further be doped n-type, further including an n-type dopant such as Si.
  • the first conductivity type semiconductor layer 161 may be formed by introducing and growing a group III element source, an N source, and an n-type dopant source into the chamber, for example, with trimethylgallum (TMGa) or triethylgallium (TEGa).
  • TMGa trimethylgallum
  • TMGa triethylgallium
  • the same Ga source, N source such as NH3, and Si dopant precursor may be introduced into the chamber and grown.
  • the first conductivity-type semiconductor layer 161 may include multiple layers, and for example, may include a contact layer and / or a clad insect.
  • an active layer 163 and a second conductive semiconductor layer 165 may be formed on the first conductive semiconductor layer 161.
  • the light emitting structure 160 including the first conductive semiconductor layer 161, the active layer 163, and the second conductive semiconductor layer 165 may be formed. .
  • the active layer 163 may include a nitride based semiconductor such as (Al, Ga, In) N, and may be grown on the first conductivity type semiconductor layer 161.
  • the active layer 163 may have a multi-quantum well structure (MQW) including a plurality of barrier layers and well layers.
  • MQW multi-quantum well structure
  • the elements constituting the semiconductor layers and their composition may be controlled such that the semiconductor layers constituting the multi-quantum well structure emit light having a desired peak wavelength.
  • the second conductivity type semiconductor insect 165 may include a nitride based semiconductor such as (Al, Ga, In) N, and may be grown on the active layer 163.
  • the second conductivity-type semiconductor layer 165 may be doped with a p-type, including a p-type dopant, and may include, for example, Mg as a dopant.
  • the light emitting device is on the buffer layer 120 containing AlGaN It may include a light emitting structure 160 grown from the lower nitride layer 130 formed. Accordingly, the light emitting structure 160 having excellent crystallinity can be provided, and the light emitting structure 160 having high luminous efficiency including the cavity V formed around the interface between the lower nitride layer 130 and the protrusion 113. May be provided.
  • FIG. 7 is a cross-sectional view for describing a light emitting device according to still another embodiment of the present invention.
  • the light emitting device of FIG. 7 may be formed from the structure of FIG. 6.
  • the light emitting structure 160 of FIG. 6 is partially removed to partially expose the first conductivity type semiconductor layer 161 to form the first electrode 181, and furthermore, on the second conductivity type semiconductor layer 165.
  • the transparent electrode layer 170 and the second electrode 183 the light emitting device of FIG. 7 can be provided.
  • the light emitting device includes a PSS (110), a buffer layer 120, a lower nitride layer 130, a light emitting structure 160, a first electrode 181 and a second electrode 183. Furthermore, the light emitting device may further include an intermediate layer 150 and a transparent electrode 170.
  • the buffer layer 120 Since the contents related to the PSS (lO), the buffer layer 120, the lower nitride layer 130, the light emitting structure 160, and the intermediate layer 150 are generally similar to those described with reference to FIGS. 2A to 6, the following detailed description will be given. Is omitted.
  • the first electrode 181 may be positioned on a region where the first conductivity type semiconductor layer 161 is partially exposed, and may be electrically connected to the first conductivity type semiconductor layer 161, and the second electrode 183 may be disposed on the first electrode 181. May be positioned on the second conductivity type semiconductor layer 165 and electrically connected thereto.
  • the first and second electrodes 181 and 183 may be electrically connected to an external power source to supply power to the light emitting device.
  • the transparent electrode 170 may be positioned on the crab 2 conductive semiconductor layer 165, and may be interposed between the second conductive semiconductor layer 165 and the second electrode 183.
  • the transparent electrode 170 has a transparent metal laminated structure such as Ni / Au, such as ITO or IZO, or the like. It may include a transparent conductive oxide.
  • the light emitting device manufactured according to the embodiments of the present invention has a low crystal density in the light emitting structure 160, and excellent crystallinity. Accordingly, a light emitting device in which breakage of the device due to leakage current and electrostatic discharge is minimized can be provided.
  • the cavity V may be formed around the interface between the grown lower nitride layer 130 and the protrusion 113 by the protrusion buffer layer 123 formed on the side surface of the protrusion 113. Such a cavity may serve to scatter and reflect light when the light emitting device emits light, thereby improving light extraction efficiency of the light emitting device.
  • a semiconductor light emitting device such as a horizontal light emitting diode
  • the present invention is not limited thereto.
  • the present invention can also be applied to semiconductor light emitting devices having various structures such as vertical type and flip chip type.

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

발광 소자 및 그 제조 방법이 개시된다. 상기 발광 소자는， 상면에 복수의 오목부 및 돌출부를 포함하는 패터닝된 사파이어 기판 (PSS); 오목부 상에 위치하는 오목부 버퍼층， 및 돌출부의 측면 상에 위치하며, 복수의 아일랜드 형태로 분산되어 배치된 돌출부 버퍼층을 포함하는 버퍼층; 버퍼층 및 상기 PSS 상에 위치하며， 돌출부를 덮는 하부 질화물층; 돌출부의 측면과 상기 하부 질화물층 간의 계면에 위치하는 공동; 하부 질화물층 상에 위치하는 제 1 도전형 반도체층; 제 1 도전형 반도체층 상에 위치하는 제 2 도전형 반도체층; 및 제 1 및 제 2 도전형 반도체층의 사이에 위치하는 활성층을 포함한다.

Description

【명세서】
【발명의 명칭】
발광 소자 및 그 제조 방법
【기술분야】
본 발명은 발광 소자 및 그 제조 방법에 관한 것으로， 특히， 결정성이 우수하고， 발광 효율이 높은 발광 소자 및 그 제조 방법에 관한 것이다.
【배경기술】
발광 다이오드는 전자와 정공의 재결합으로 발생되는 광올 발하는 무기 반도체 소자로서， 최근， 디스플레이， 자동차 램프, 일반 조명 등의 여러 분야에서 사용되고 있다. 특히, 질화갈륨， 질화알루미늄 등의 질화물 반도체는 직접 천이형 특성이 있고， 다양한 대역의 에너지 밴드갭을 갖도록 제조될 수 있어서， 필요에 따라 다양한 파장대의 발광 다이오드를 제조할수 있다.
질화물 반도체를 포함하는 발광 다이오드는， 동종 기판 또는 이종 기판 상에 성장됨으로써 제조된다. 상기 동종 기판은 기판의 단가가 높고， 또한 대면적 기판을 얻는 것이 어려워， 일반적으로 사파이어 기판과 같은 이종 기판이 질화믈 반도체의 성장기판으로 이용된다.
최근에는， 사파이어 기판의 성장면에 복수의 돌출부들이 배치된 패터닝된 사파이어 기판 (Patterned Sapphire Substrate; PSS)이 폭넓게 이용된다 상기 PSS 상에 성장되어 형성된 발광 다이오드에서 발광된 광은 사파이어 기판 표면의 돌출부들로 인하여 산란되는 효과가 있다. 따라서， PSS를 이용하여 제조된 발광 다이오드는 일반적인 사파이어 기판을 이용하여 제조된 발광 다이오드에 비하여 높은 광 추출 효율을 가질 수 있어, 상대적으로 높은 외부 양자 효율을 갖는다.
【발명의 상세한 설명】
【기술적 과제】 본 발명이 해결하고자 하는 과제는， 패터닝된 사파이어 기판 (PSS) 상에 성장되는 질화물 반도체의 결함이 집중되는 것을 방지하여， 성장되는 질화물 반도체의 결함 밀도를 감소시킬 수 있는 질화물 반도체 성장 방법을 이용하여 제조된 발광 소자를 제공하는 것이다.
본 발명이 해결하고자 하는 또 다른 과제는， 상기 질화물 반도체 성장 방법을 이용하여， 결함 밀도가 낮고， 발광 효율이 높은 발광 소자를 제공하는 것이다.
【기술적 해결방법】
본 발명의 일 측면에 따른 발광 소자는， 상면에 복수의 오목부 및 돌출부를 포함하는 패터닝된 사파이어 기판 (PSS); 상기 오목부 상에 위치하는 오목부 버퍼층， 및 상기 돌출부의 측면 상에 위치하며， 복수의 아일랜드 형태로 분산되어 배치된 돌출부 버퍼층을 포함하는 버퍼층; 상기 버퍼층 및 상기 PSS 상에 위치하며， 상기 돌출부를 덮는 하부 질화물층; 상기 돌출부의 측면과 상기 하부 질화물층 간의 계면에 위치하는 공동; 상기 하부 질화물층 상에 위치하는 제 1 도전형 반도체층; 상기 제 1 도전형 반도체층 상에 위치하는 제 2 도전형 반도체층; 및 상기 제 1 및 제 2 도전형 반도체층의 사이에 위치하는 활성층을 포함한다.
상기 버퍼층은， AlGaN을 포함할 수 있다.
상기 버퍼층에 포함된 AlGaN의 A1 조성비는 0초과 4%이하일 수 있다. 또한， 상기 공동은 상기 복수의 아일랜드로 형태로 배치된 돌출부 버퍼층에 인접하여 위치할 수 있다.
상기 하부 질화물층은， 상기 오목부 버퍼층을 시드로 성장되어 형성된 러프층; 및 상기 러프층 상에 위치하는 리커버리층을 포함할 수 있다.
상기 하부 질화물층은 언도프 질화물층을 포함할 수 있다.
상기 공동의 크기는 50 내지 300nm일 수 있다. 본 발명의 또 다른 측면에 따른 발광 소자 제조 방법은， 상면에 복수'의 오목부 및 돌출부를 포함하는 패터닝된 사파이어 기판 (PSS)을 준비하고; 상기 PSS 상에 버퍼층을 형성하되， 상기 버퍼층은 상기 오목부의 상면에 형성된 오목부 버퍼층 및 상기 돌출부 측면의 적어도 일부분 상에 형성된 돌출부 버퍼층을 포함하고; 상기 버퍼층 상에 상기 돌출부를 덮는 하부 질화물층을 형성하고; 상기 하부 질화물층 상에 제 1 도전형 반도체층， 상기 제 1 도전형 반도체층 상에 위치하는 제 2 도전형 반도체층, 및 상기 제 1 및 제 2 도전형 반도체층의 사이에 위치하는 활성층을 포함하는 발광 구조체를 형성하는 것을 포함하고， 상기 버퍼층은 600 °C 이하의 온도 조건에서 성장되고, 상기 하부 질화물층을 형성하는 것은， 상기 돌출부 측면과 상기 하부 질화물층 간의 계면에 위치하는 공동을 형성하는 것을 포함한다.
상기 버퍼층은, AlGaN을 포함할 수 있다.
또한， 상기 하부 질화물층을 성장하는 것은， 상기 오목부 버퍼층을 시드로， 수직 방향으로의 성장이 수평 방향으로의 성장보다 우세한 3D 성장되는 러프층을 성장시키고; 및 상기 러프층 상에， 수평 방향으로의 성장이 수직 방향으로의 성장보다 우세한 2D 성장되는 리커버리충을 성장시키는 것을 포함할 수 있다.
상기 러프층은 상기 돌출부들을 둘러싸는 복수의 아일랜드로 성장되어 상기 아일랜드들이 병합되어 형성될 수 있다.
【발명의 효과】
본 발명에 따르면， 또한， 상기 질화물 반도체 성장 방법을 이용하여 제조된 반도체 소자의 결정성을 우수하게 할 수 있으며， 반도체 발광 소자를 제조하는 경우 누설 전류 및 정전기 방전을 효과적으로 방지할 수 있고， 발광 효율을 증가시킬 수 있다.
【도면의 간단한 설명】 도 1의 (a) 내지 (b)는 일반적인 질화물 반도체 성장 방법을 이용하여 PSS 상에 성장된 질화물 반도체층을 설명하기 위한 단면도들 및 TEM 사진이다.
도 2a 내지 도 6은 본 발명의 실시예들에 따른 발광 소자 및 그 제조 방법을 설명하기: 위한 단면도들 및 확대 단면도들이다.
도 7은 본 발명의 또 다른 실시예에 따른 발광 소자를 설명하기 위한 단면도이다.
도 8a 및 도 8b는 각각 본 발명의 일 실시예에 따라 성장된 질화물 반도체의 평면을 보여주는 SEM(Sanning Electron Microscope) 사진 및 단면을 보여주는 TEMCTransmission Electron Microscope) 사진이다.
도 9는 AlGaN 버퍼층의 A1 조성비에 따른 공동의 크기 변화를 설명하기 위한 TEM 사진들이다.
【발명의 실시를 위한 형태】
도 1의 (a) 내지 (b)는 일반적인 질화물 반도체 성장 방법을 이용하여 PSS 상에 성장된 질화물 반도체층을 설명하기 위한 단면도들 및 TEM 사진이다.
도 1의 (a)를 참조하면， 복수의 돌출부들을 갖는 PSS 상에 버퍼층 (20)을 형성한다. 상기 버퍼층 (20)은 상대적으로 저온에서 성장되며 (예를 들어, 약 550° ， 주로 복수의 돌출부들 사이의 PSS 표면 상에 성장된다. 이때 버퍼층 (20)은 PSS의 복수의 돌출부들 사이에 위치하는 오목부의 표면 상에 형성되며， 도 1의 (c)에 도시된 바와 같이， 불규칙한 배열로 형성된다. 이어서， 도 1의 (b)를 참조하면， 버퍼층 (20)을 시드로 질화물 반도체층 (30)이 성장되며， 질화물 반도체층 (30)은 성장과정에서 상기 복수의 돌출부들을 덮는다. 이때， 성장과정에서 하나의 돌출부를 사이에 두고 주변의 버퍼충 (20)으로부터 성장되는 질화물 반도체층 (30)이 병합 (merge)되는데， 불규칙한 배열로 형성된 버퍼층 (20)으로부터 성장된 질화물 반도체층 (30)의 병합 과정에서 격자 불일치가 발생하여 돌출부들의 끝단에 전위 (dislocation)와 같은 결함 (35)들이 발생한다. 예를 들어， 도 1의 (c)에 나타나는 바와 같이， 돌출부의 끝단으로부터 발생하여 질화물 반도체층 (30)의 성장에 따라 상부로 전파 (propagation)되는 전위 (35)가 발생한다.
이와 같은 결함 (35)들이 발광 다이오드의 활성층까지 전파되어 발광 효율을 떨어뜨리거나 누설 전류가 발생하는 것을 방지하기 위하여， 중간층을 삽입하는 기술이 개시된바 있다. 그러나， 돌출부들의 끝단에서 발생하는 전위는 그 밀도가 높고， 격자 블일치의 정도가 커서 중간층을 삽입하는 것으로는 효과적으로 상부로 전파되는 것을 차단하기 어렵다.
이하， 첨부한 도면들을 참조하여 본 발명의 실시예들을 상세히 설명한다. 다음에 소개되는 실시예들은 본 발명이 속하는 기술분야의 통상의 기술자에게 본 발명의 사상이 층분히 전달될 수 있도록 하기 위해 예로서 제공되는 것이다. 따라서， 본 발명은 이하 설명되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고 도면들에 있어서， 구성요소의 폭， 길이， 두께 등은 편의를 위하여 과장되어 표현될 수도 있다. 또한， 하나의 구성요소가 다른 구성요소의 "상부에" 또는 "상에" 있다고 기재된 경우 각 부분이 다른 부분의 "바로 상부" 또는 "바로 상에" 있는 경우뿐만 아니라 각 구성요소와 다른 구성요소 사이에 또 다른 구성요소가 있는 경우도 포함한다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다. 본 발명의 실시예들에 있어서， 질화물 반도체층들은 성장 챔버 내에서 성장될 수 있고， 특히， MOCVEKMetal Organic Chemical Vapor Deposition) 챔버 내에서 성장됨으로써 형성될 수 있다. 따라서， 이하 설명에서 제시되는 성장 조건 등은 M0CVD를 이용하여 질화물 반도체층들을 성장하는 경우에 적용될 수 있다. 다만， 본 발명이 이에 한정되는 것은 아니며， MBE(Molecular Beam Epitaxy), HVPE(Hydride Vapor Phase Epitaxy) 등을 이용하여 질화물 반도체를 성장시키는 경우도 본 발명의 범위에 포함될 수 있다.
도 2a 내지 도 6은 본 발명의 실시예들에 따른 발광 소자 및 그 제조 방법을 설명하기 위한 단면도들 및 확대 단면도들이다. 도 8a는 본 발명의 일 실시예에 따라 성장된 버퍼층의 평면을 보여주는 SEM(Scanning Electron Microscope) 사진이고， 도 8b는 본 발명의 일 실시예에 따라 성장된 질화물 반도체의 단면을 보여주는 TEMOYansmission Electron Microscope) 사진이다. 또한， 도 9는 AlGaN 버퍼층의 A1 조성비에 따른 공동의 크기 변화를 설명하기 위한 TEM 사진들이다.
먼저， 도 2a 내지 도 7을 참조하여 본 발명의 실시예들에 따른 발광 소자 및 그 제조 방법을 설명한다. 도 2b는 도 2a의 일부를 확대 도시하며， 도 3b는 도 3a의 일부를 확대 도시한다.
먼저， 도 2a를 참조하면， 패터닝된 사파이어 기판 (PSS; 110)을 준비하고， 상기 PSS(l lO) 상에 버퍼층 (120)을 형성한다.
PSS(l lO)는 성장면， 즉， 상면에 오목부 (111) 및 돌출부 (113)를 포함할 수 있다. 돌출부 (113)는 일정한 패턴 및 /또는 간격으로 PSS(l lO)의 상면 상에 배치될 수 있고， 그 크기 및 배치 형태는 제한되지 않는다. 예를 들어, 돌출부 (113)는 다각뿔 형태일 수 있고， 그 높이는 약 1.6 내지 1.7/ m일 수 있다. 특히， 본 실시예에 있어서， 돌출부 (113)의 측면은 PSS(l lO)의 상면과 이루는 각이 예각을 갖도록 경사를 가질 수 있다. 이에 따라， 돌출부 (113)의 측면 상에 버퍼층 (120)이 더욱 용이하게 형성될 수 있다.
버퍼층 (120)은 질화물 반도체를 포함할 수 있고， 특히， AlGaN을 포함할 수 있다. 버퍼층 (120)은， 도 2b에 도시된 바와 같이， 다결정체 (polycrystal)로 PSS(l lO) 상에 성장될 수 있다. 다만， 본 발명이 이에 한정되는 것은 아니다. 또한， 버퍼층 (120)은 PSS(l lO) 오목부 (111)의 표면 및 PSS(l lO) 돌출부 (113)의 표면의 적어도 일부 상에 형성될 수 있다. 따라서， 버퍼층 (120)은 오목부 (111)의 표면 상에 형성되는 오목부 버퍼층 (121) 및 돌출부 (113)의 표면 일부 상에 형성되는 돌출부 버퍼층 (123)을 포함할 수 있다.
버퍼층 (120)이 AlGaN을 포함하는 경후， 버퍼층 (120)은 상대적으로 저온 조건에서 성장될 수 있으며， 예를 들어， 600°C 이하의 은도 조건， 나아가， 400 내지 60CTC 범위 내의 온도 조건， 특히， 약 520T:의 온도 조건에서 성장될 수 있다. AlGaN을 포함하는 버퍼층 (120)은 성장 챔버 내에 A1 소스와 GaN 소스를 소정의 비율로 공급함으로써 성장될 수 있으며， 예를 들어， A1 소스와 GaN 소스를 각각 약 6:4의 비율로 성장 챔버 내에 공급하여 AlGaN을 포함하는 버퍼층 (120)을 성장시킬 수 있다. 이때， 버퍼층 (120)은， 예를 들어， 약 500 torr 이하， 나아가， 약 400 torr의 압력 조건에서 성장될 수 있다. 성장된 버퍼충 (120)에 포함된 AlGaN의 A1 조성비는 0초과 4% 이하일 수 있다.
한편, AlGaN을 포함하는 버퍼층 (120)은 GaN에 비해 반웅성이 강하여,
PSS(l lO)의 오목부 (111) 상면뿐만 아니라, 돌출부 (113) 측면의 적어도 일부 상에도 형성될 수 있다. 이때， 본 실시예에 따른 AlGaN을 포함하는 버퍼층 (120)은 상대적으로 낮은 온도 (약 520°C)에서 성장되므로， 상대적으로 높은 온도에서 버퍼층 (120)이 성장되는 경우와 달리 돌출부 (113)의 측면 상에 형성된 돌출부 버퍼층 (123)이 소멸되지 않고， 그대로 잔류하게 된다.
*36돌출부 (113)의 측면 상에 형성된 돌출부 버퍼층 (123)은 서로 이격된 복수의 아일랜드 형태로 분산되어 배치될 수 있으며， 상기 복수의 아일랜드들은 불규칙적으로 분산되어 배치될 수 있다. 또한， 돌출부 버퍼층 (123)의 아일랜드들의 평균 크기 (예를 들어， 직경)는 AlGaN의 A1 조성비에 대한 의존성을 가질 수 있다. 상대적으로 적은 A1 조성비를 갖는 돌출부 버퍼충 (123) 아일랜드들의 평균 크기는 상대적으로 큰 A1 조성비를 갖는 돌출부 버퍼층 (123) 아일랜드들의 평균 크기보다 작을 수 있다. 예를 들어， A10.01GaN0.99N를 포함하는 돌출부 버퍼층 (123)의 아일랜드들의 평균 크기는 A10.02GaN0.98N를 포함하는'돌출부 버퍼층 (123)의 아일랜드들의 평균 크기보다 작을 수 있다.
이와 같이 본 발명의 실시예들에 따르면， 돌출부 (113)의 측면 상에도 버퍼충 (123)이 형성될 수 있다. 후속 공정에서， PSS(l lO)의 오목부 (111) 상에 형성된 오목부 버퍼층 (121)으로부터 성장되어 돌출부 (113)를 덮는 하부 질화물층 (130)이 형성되면， 돌출부 (113)의 측면 상에 형성된 돌출부 버퍼층 (123)에 의해 하부 질화물층 (130)과 들출부 (113) 측면 간의 계면에서 공동이 형성될 수 있다. 이와 관련하여서는 후술하여 상세하게 설명한다.
이어서， 도 3a 및 도 3b를 참조하면, 버퍼층 (120) 상에 하부 질화물층 (130)을 형성한다.
하부 질화물층 (130)은 버퍼층 (120)을 시드 (seed)로 단결정으로 성장될 수 있으며， 수직 성장보다 수평 성장이 우세한 2D 성장 조건에서 2D 성장될 수 있다. 이때， 하부 질화물층 (130)은 오목부 (111) 상에 형성된 오목부 버퍼층 (120)을 시드로 성장될 수 있다. 하부 질화물층 (130)은 도편트를 포함하지 않는， 언도프 질화물층을 포함할 수 있으며， 예를 들어， u-GaN(undoped GaN)을 포함할 수 있다. 하부 질화물층 (130)은 3D 성장 조건에 비해 성장 온도를 상대적으로 높게 성장 압력을 상대적으로 낮게， v/m 비를 상대적으로 높게 함으로써 2D 성장시킬 수 있다. 예를 들어， 약 1 KX C의 성장온도， 약 150 torr의 성장 압력， 약 150의 V/ΠΙ 비의 조건으로 하부 질화물층 (130)을 성장시키는 경우， 2D 성장할 수 있다.
또한， 하부 질화물층 (130)을 성장하는 것은， 수직 성장이 더 우세한 3D 성장 조건에서 3D 성장시켜 러프층 (131)을 성장하고， 이어서， 2D 성장 조건에서 2D 성장시켜 리커버리층 (133)을 성장하는 것을 포함할 수 있다. 3D 성장 조건은 2D 성장 조건에 비해， 상대적으로 성장 온도가 낮고， 상대적으로 성장 압력이 높으며， 상대적으로 v/m 비를 낮게 함으로써 달성될 수 있다. 예를 들어， 도시된 바와 같이， 약 103C C의 성장 온도로 3D 성장 조건에서 먼저 러프층 (131)을 성장시키고， 상기 러프층 (131)으로부터 성장되는 리커버리층 (133)을 2D 성장 조건에서 성장시킴으로써， 하부 질화물층 (130)을 형성할 수 있다.
하부 질화물층 (130)은 돌출부 (113)의 높이 이상의 두께로 성장될 수 있고， 이에 따라， 하부 질화물층 (130)은 돌출부 (113)들을 덮을 수 있다. 예를 들어， 하부 질화물층 (130)의 두께는 돌출부 (113)의 높이보다 1 내지 3 더 큰 두께일 수 있다. 더욱 구체적으로， 하부 질화물층 (130)은 약 3 내지 5/im의 두께로 성장될 수 있으며， 이때， 러프층 (131)은 약 2 의 두께로 성장될 수 있다.
러프층 (131) 및 리커버리층 (133)은 PSS(l lO)의 오목부 (111)의 상면에 위치하는 오목부 버퍼층 (121)을 시드로 성장하고， 돌출부 (113) 상에 위치하는 돌출부 버퍼층 (123)으로부터는 성장하지 않을 수도 있다. 이 경우， 오목부 (111) 상면의 오목부 버퍼층 (121)으로부터 성장되는 하부 질화물층 (130)은 병합 (merge) 과정을 거쳐 돌출부 (113)를 덮도록 형성된다. 한편， 러프층 (131)은 그 전체가 단결정 (single crystal) 형태로 형성될 수 있으나， 본 발명이 이에 한정되는 것은 아니다.
예를 들어， 본 발명의 일 실시예에 따라 AlGaN을 포함하는 버퍼층 (120)을 시드로 러프층 (131)을 형성하는 경우, 도 8a에 도시된 바와 같이， 돌출부 (113)들을 둘러싸는 규칙적인 형태의 러프층 (131)이 형성될 수 있다. 이 경우， 러프층 (131)은 오목부 (111) 상에 위치하는 오목부 버퍼층 (121)을 시드로 성장될 수 있다. 러프층 (131)은， 사진에 도시된 바와 같이, 돌출부 (113)를 둘러싸는 복수의 아일랜드들이 성장되어 상기 복수의 아일랜드들이 병합되어 형성될 수 있다. 이때， 상기 복수의 아일랜드들은 대체로 동일한 크기로 형성될 수 있다. 이에 따라, 복수의 아일랜드들로부터 성장된 러프충 (131)이 돌출부 (113) 상부에서 병합하는 과정에서 격자 부정합이 발생하는 정도 및 빈도를 최소화할 수 있어， 하부 질화물층 (130)의 결정성을 향상시킬 수 있다. 나아가， 후속 공정에서 하부 질화물층 (130) 상에 성장되는 다른 반도체층들의 결정성 역시 향상시킬 수 있다. 또한， 러프층 (131)이 대체로 동일한 크기의 아일랜드들로 형성됨으로써， 하부 질화물층 (130)이 돌출부 (113)들을 덮는 병합 (merge) 공정이 더욱 용이해질 수 있다. 다만, PSS(l lO)의 돌출부 (113)는 그 크기에 따라, 러프층 (131)에 의해서 덮일 수도 있다.
한편， 하부 질화물층 (130)이 형성됨에 따라， 하부 질화물층 (130)과 돌출부 (113)의 계면 주변에 공동 (V)이 형성될 수 있다. 특히， 공동 (V)은 아일랜드 형태로 분산되어 배치된 돌출부 버퍼층 (123)의 주변에 형성될 수 있다.
구체적으로， 하부 질화물층 (130)이 버퍼층 (120)， 특히 오목부 버퍼층 (121)으로부터 성장되는 과정에서， 하부 질화물층 (130)은 돌출부 (113)를 덮으면서 하나의 결정으로 병합되는 과정을 거칠 수 있다. 이때， 돌출부 (113)의 측면 상에 복수의 아일랜드 형태로 배차된 돌출부 버퍼층 (123)에 의해 성장되는 하부 질화물층 (130)이 돌출부 (113)의 측면에 밀착되지 않는 부분이 형성될 수 있고， 이러한 부분으로부터 공동 (V)이 형성될 수 있다. 따라서， 공동 (V)은 하부 질화물층 (130)과 돌출부 (113)의 계면에서， 돌출부 버퍼층 (123)의 아일랜드들에 인접하여 형성될 수 있다.
또한， 돌출부 버퍼층 (123)이 돌출부 (113)의 측면 상에 형성되어 있는 상태로 하부 질화물층 (130)이 성장됨으로써 공동 (V)이 형성될 수 있으므로, 공동 (V)의 크기는 돌출부 버퍼층 (123)의 아일랜드들의 크기에 대한 의존성을 가질 수 있다. 아일랜드들의 평균 크기가 클수록， 공동 (V)의 평균 크기가 커질 수 있다. 이에 따라， 버퍼층 (120)이 AlGaN을 포함하는 경우， A1의 조성비가 커질수흑 공동 (V)의 크기도 커질 수 있다. 예를 들어， 도 9의 사진들에 도시된 바와 같이， 버퍼층 (120)의 A1 조성비가 커질수록， 공동 (V)의 크기가 커질 수 있다. 따라서， 버퍼층 (120)의 A1 조성비를 조절하여， 공동 (V)의 크기를 조절할 수 있다.
공동 (V)의 크기는 제한되지 않으나, 예를 들어， 50 내지 300nm의 크기를 가질 수 있다.
본 실시예에 따라 제조된 발광 소자는, PSS(l lO)의 돌출부 (113) 측면과 하부 질화물층 (130)의 계면 주변에 형성된 공동 (V)을 포함할 수 있다. 이러한 공동 (V)은 발광 소자의 발광 시， PSS(llO) 측으로 향하는 광을 산란 및 /또는 반사시켜 발광 소자의 광 추출 효율을 향상시킬 수 있다.
이어서, 도 4를 참조하면， 하부 질화물층 (130) 상에 중간층 (150)을 형성할 수 있다. 중간층 (150)은 하부 질화물층 (130)의 성장 과정에서 발생하는 전위 (dislocation)가 추가적으로 성장되는 반도체층들에 전파되는 것을 방지할 수 있다.
중간층 (150)은 하부 질화물층 (130) 상에 성장될 수 있고， Al, Ga, 및 In 중 적어도 하나를 포함하는 2원계 내지 4원계 질화물층일 수 있다. 또한， 중간층 (150)은 단일층 또는 다중층으로 이루어질 수 있고， 나아가， 초격자층을 포함할 수도 있다. 예를 들어， 중간층 (150)은 AlGaN을 포함할 수 있다.
중간층 (150)과 관련하여 통상의 기술자에게 알려진 공지의 기술적 사항에 대해서는 이하 자세한 설명을 생략하며， 중간층 (150)은 생략될 수도 있다. 도 5를 참조하면， 하부 질화물층 (130) 상에 제 1 도전형 반도체층 (161)을 형성한다.
제 1 도전형 반도체층 (161)은 (Al, Ga, In)N와 같은 질화물 반도체를 포함할 수 있으며, 또한， Si와 같은 n형 도펀트를 더 포함하여 n형으로 도핑될 수 있다. 제 1 도전형 반도체층 (161)은 3족 원소 소스， N 소스， 및 n형 도편트 소스를 챔버 내에 도입하여 성장시킴으로써 형성될 수 있고， 예를 들어， TMGa(Trimethylgallum) 또는 TEGa(Triethylgallium)와 같은 Ga 소스， NH3와 같은 N 소스， 및 Si 도편트 전구체를 챔버 내에 도입하여 성장시킬 수 있다. 제 1 도전형 반도체층 (161)은 다중층을 포함할 수도 있으며， 예를 들어， 컨택층 및 /또는 클래드충을 포함할 수도 있다.
이어서， 도 6을 참조하면, 제 1 도전형 반도체층 (161) 상에 활성층 (163) 및 제 2 도전형 반도체층 (165)을 형성할 수 있다. 제 2 도전형 반도체층 (165)이 형성되면， 제 1 도전형 반도체층 (161)， 활성층 (163) 및 제 2 도전형 반도체층 (165)을 포함하는 발광 구조체 (160)가 형성될 수 있다.
활성층 (163)은 (Al, Ga, In)N과 같은 질화물계 반도체를 포함할 수 있으며， 제 1 도전형 반도체층 (161) 상에 성장될 수 있다. 또한， 활성층 (163)은 복수의 장벽층과 우물층을 포함하는 다중양자우물 구조 (MQW)를 가질 수 있다. 이때， 상기 다중 양자우물구조를 이루는 반도체층들이 원하는 피크 파장의 광을 방출하도록， 상기 반도체층들을 이루는 원소 및 그 조성이 조절될 수 있다.
제 2 도전형 반도체충 (165)은 (Al, Ga, In)N과 같은 질화물계 반도체를 포함할 수 있으며， 활성층 (163) 상에 성장될 수 있다. 제 2 도전형 반도체층 (165)은 p형 도펀트를 포함하여 p형으로 도핑될 수 있고， 예를 들어， Mg을 도편트로서 포함할 수 있다.
본 실시예에 따른 발광 소자는, AlGaN을 포함하는 버퍼층 (120) 상에 형성된 하부 질화물층 (130)으로부터 성장된 발광 구조체 (160)를 포함할 수 있다. 따라서， 우수한 결정성을 갖는 발광 구조체 (160)가 제공될 수 있으며ᅳ 하부 질화물층 (130)과 돌출부 (113)의 계면 주변에 형성된 공동 (V)을 포함하여 발광 효율이 높은 발광 구조체 (160)가 제공될 수 있다.
도 7은 본 발명의 또 다른 실시예에 따른 발광 소자를 설명하기 위한 단면도이다.
도 7의 발광 소자는 도 6의 구조로부터 형성될 수 있다. 도 6의 발광 구조체 (160)를 부분적으로 제거하여 제 1 도전형 반도체층 (161)을 부분적으로 노출시켜 제 1 전극 (181)을 형성하고， 이에 더하여 제 2 도전형 반도체층 (165) 상에 투명 전극층 (170) 및 제 2 전극 (183)을 더 형성함으로써， 도 7의 발광 소자가 제공될 수 있다.
따라서， 상기 발광 소자는， PSS(l lO), 버퍼층 (120)， 하부 질화물층 (130)， 발광 구조체 (160)， 제 1 전극 (181) 및 제 2 전극 (183)을 포함한다. 나아가， 상기 발광 소자는 중간층 (150) 및 투명 전극 (170)을 더 포함할 수 있다.
PSS(l lO), 버퍼층 (120)， 하부 질화물층 (130)， 발광 구조체 (160)， 및 중간층 (150)과 관련된 내용은 도 2a 내지 도 6을 참조하여 설명한 바와 대체로 유사하므로， 이하 상세한 설명은 생략한다.
제 1 전극 (181)은 상기 제 1 도전형 반도체층 (161)이 부분적으로 노출된 영역 상에 위치하여， 제 1 도전형 반도체층 (161)과 전기적으로 연결될 수 있고， 제 2 전극 (183)은 제 2 도전형 반도체층 (165) 상에 위치하여 전기적으로 연결될 수 있다. 제 1 및 제 2 전극 (181， 183)은 외부 전원과 전기적으로 연결되어 발광 소자에 전원을 공급하는 역할을 할 수 있다.
투명 전극 (170)은 게 2 도전형 반도체층 (165) 상에 위치할 수 있으며， 제 2 도전형 반도체층 (165)과 제 2 전극 (183)의 사이에 개재될 수 있다. 투명 전극 (170)은 Ni/Au와 같은 투명 금속 적층 구조， ITO 또는 IZO 등과 같은 투명 도전성 산화물을 포함할 수 있다.
본 발명의 실시예들에 따라 제조된 발광 소자는， 발광 구조체 (160) 내의 결함 밀도가 낮아 결정성이 우수하다. 따라서 누설 전류 및 정전기 방전에 의한 소자의 파손 발생이 최소화된 발광 소자가 제공될 수 있다. 또한， 돌출부 (113)의 측면 상에 형성되어 있던 돌출부 버퍼층 (123)에 의해， 성장된 하부 질화물층 (130)과 돌출부 (113)의 계면 주변에 공동 (V)이 형성될 수 있다. 이러한 공동은 상기 발광 소자의 발광 시, 광을 산란 및 반사시키는 역할을 할 수 있어， 발광 소자의 광 추출 효율을 향상시킬 수 있다.
한편， 본 실시예에서 수평형 발광 다이오드와 같은 반도체 발광 소자만을 개시하고 있으나， 본 발명은 이에 한정되지 않는다. 수직형， 플립칩형 등 다양한 다른 구조의 반도체 발광 소자에도 본 발명은 적용될 수 있다.
이상， 상기 실시예들은 본 발명의 특허청구범위에 의한 기술적 사상을 벗어나지 않는 범위 내에서 다양한 변형과 변경이 가능하고， 본 발명은 특허청구범위에 의한 기술적 사상을 모두 포함한다.

Claims

【청구의 범위】
【청구항 1】
상면에 복수의 오목부 및 돌출부를 포함하는 패터닝된 사파이어 기판 (PSS);
상기 오목부 상에 위치하는 오목부 버퍼층， 및 상기 돌출부의 측면 상에 위치하며， 복수의 아일랜드 형태로 분산되어 배치된 돌출부 버퍼층을 포함하는 버퍼층;
상기 버퍼층 및 상기 PSS 상에 위치하며， 상기 돌출부를 덮는 하부 질화물층;
상기 돌출부의 측면과 상기 하부 질화물층 간의 계면에 위치하는 공동; 상기 하부 질화물층 상에 위치하는 게 1 도전형 반도체층;
상기 제 1 도전형 반도체층 상에 위치하는 제 2 도전형 반도체층; 및 상기 제 1 및 제 2 도전형 반도체층의 사이에 위치하는 활성층을 포함하는 발광 소자.
【청구항 2】
청구항 1에 있어서,
상기 버퍼층은， AlGaN을 포함하는 발광 소자.
【청구항 3】
청구항 2에 있어서，
상기 버퍼층에 포함된 AlGaN의 A1 조성비는 0초과 4%이하인 발광 소자.
【청구항 4】
청구항 1에 있어서,
상기 공동은 상기 복수의 아일랜드로 형태로 배치된 돌출부 버퍼층에 인접하여 위치하는 발광 소자.
【청구항 5】
청구항 1에 있어서，
상기 하부 질화물층은， 상기 오목부 버퍼층을 시드로 성장되어 형성된 러프층; 및 상기 러프층 상에 위치하는 리커버리층을 포함하는 발광 소자.
【청구항 6】
청구항 1에 있어서，
상기 하부 질화물층은 언도프 질화물층을 포함하는 발광 소자.
【청구항 7】
청구항 1에 있어서，
상기 공동의 크기는 50 내지 300nm인 발광 소자.
【청구항 8】
상면에 복수의 오목부 및 돌출부를 포함하는 패터닝된 사파이어 기판 (PSS)을 준비하고;
상기 PSS 상에 버퍼층을 형성하되， 상기 버퍼층은 상기 오목부의 상면에 형성된 오목부 버퍼층 및 상기 돌출부 측면의 적어도 일부분 상에 형성된 돌출부 버퍼층을 포함하고;
상기 버퍼층 상에 상기 돌출부를 덮는 하부 질화물층을 형성하고; 상기 하부 질화물층 상에 제 1 도전형 반도체층, 상기 제 1 도전형 반도체층 상에 위치하는 제 2 도전형 반도체층， 및 상기 제 1 및 제 2 도전형 반도체층의 사이에 위치하는 활성층을 포함하는 발광 구조체를 형성하는 것을 포함하고，
상기 버퍼층은 60CTC 이하의 온도 조건에서 성장되고， - 상기 하부 질화물층을 형성하는 것은， 상기 돌출부 측면과 상기 하부 질화물층 간의 계면에 위치하는 공동을 형성하는 것을 포함하는 발광 소자 제조 방법.
【청구항 9]
청구항 8에 있어서，
상기 버퍼층은, AlGaN을 포함하는 발광 소자 제조 방법.
【청구항 10】
청구항 9에 있어서，
상기 하부 질화물층을 성장하는 것은,
상기 오목부 버퍼층을 시드로, 수직 방향으로의 성장이 수평 방향으로의 성장보다 우세한 3D 성장되는 러프층을 성장시키고; 및
상기 러프층 상에， 수평 방향으로의 성장이 수직 방향으로의 성장보다 우세한 2D 성장되는 리커버리층을 성장시키는 것을 포함하는 발광 소자 제조 방법.
【청구항 11】
청구항 10에 있어서，
상기 러프층은 상기 돌출부들을 둘러싸는 복수의 아일랜드로 성장되어 상기 아일랜드들이 병합되어 형성된 발광 소자 제조 방법.
PCT/KR2015/012161 2014-11-12 2015-11-12 발광 소자 및 그 제조 방법 WO2016076639A1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US15/526,724 US10361339B2 (en) 2014-11-12 2015-11-12 Light emitting device and manufacturing method therefor

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020140156840A KR102284535B1 (ko) 2014-11-12 2014-11-12 발광 소자 및 그 제조 방법
KR10-2014-0156840 2014-11-12

Publications (2)

Publication Number Publication Date
WO2016076639A1 true WO2016076639A1 (ko) 2016-05-19
WO2016076639A9 WO2016076639A9 (ko) 2016-07-14

Family

ID=55954645

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2015/012161 WO2016076639A1 (ko) 2014-11-12 2015-11-12 발광 소자 및 그 제조 방법

Country Status (3)

Country Link
US (1) US10361339B2 (ko)
KR (1) KR102284535B1 (ko)
WO (1) WO2016076639A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107086173A (zh) * 2017-04-01 2017-08-22 天津三安光电有限公司 氮化物底层及其制备方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6375890B2 (ja) 2014-11-18 2018-08-22 日亜化学工業株式会社 窒化物半導体素子及びその製造方法
TWI757331B (zh) * 2017-08-31 2022-03-11 晶元光電股份有限公司 半導體元件及其製造方法
TWI774759B (zh) * 2018-04-30 2022-08-21 晶元光電股份有限公司 發光元件及其製造方法
CN210489638U (zh) 2018-07-09 2020-05-08 首尔伟傲世有限公司 发光元件
KR20200065872A (ko) * 2018-11-30 2020-06-09 서울바이오시스 주식회사 발광 소자

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002280609A (ja) * 2001-03-21 2002-09-27 Mitsubishi Cable Ind Ltd 紫外線発光素子
KR20080022684A (ko) * 2006-09-07 2008-03-12 엘지전자 주식회사 질화물계 발광 소자 및 그 제조방법
JP2009049179A (ja) * 2007-08-20 2009-03-05 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体の製造方法及び発光素子
KR20110023166A (ko) * 2009-08-28 2011-03-08 서울옵토디바이스주식회사 고전위 밀도의 중간층을 갖는 발광 다이오드 및 그것을 제조하는 방법
JP2013214686A (ja) * 2012-04-04 2013-10-17 Furukawa Co Ltd Ｉｉｉ族窒化物半導体層およびｉｉｉ族窒化物半導体層の製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4117156B2 (ja) * 2002-07-02 2008-07-16 日本電気株式会社 Ｉｉｉ族窒化物半導体基板の製造方法
US7009215B2 (en) * 2003-10-24 2006-03-07 General Electric Company Group III-nitride based resonant cavity light emitting devices fabricated on single crystal gallium nitride substrates
KR100706796B1 (ko) * 2005-08-19 2007-04-12 삼성전자주식회사 질화물계 탑에미트형 발광소자 및 그 제조 방법
EP2020691A2 (en) * 2007-07-31 2009-02-04 Epivalley Co., Ltd. III-Nitride semiconductor light emitting device
KR100956456B1 (ko) * 2008-01-31 2010-05-06 주식회사 에피밸리 3족 질화물 반도체 발광소자
JP4720834B2 (ja) * 2008-02-25 2011-07-13 住友電気工業株式会社 Ｉｉｉ族窒化物半導体レーザ
KR101009651B1 (ko) * 2008-10-15 2011-01-19 박은현 3족 질화물 반도체 발광소자
JP6010867B2 (ja) * 2012-09-20 2016-10-19 豊田合成株式会社 Ｉｉｉ 族窒化物系化合物半導体発光素子とその製造方法および半導体発光装置
US10454006B2 (en) * 2013-10-02 2019-10-22 Sensor Electronic Technology, Inc. Heterostructure including anodic aluminum oxide layer

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002280609A (ja) * 2001-03-21 2002-09-27 Mitsubishi Cable Ind Ltd 紫外線発光素子
KR20080022684A (ko) * 2006-09-07 2008-03-12 엘지전자 주식회사 질화물계 발광 소자 및 그 제조방법
JP2009049179A (ja) * 2007-08-20 2009-03-05 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体の製造方法及び発光素子
KR20110023166A (ko) * 2009-08-28 2011-03-08 서울옵토디바이스주식회사 고전위 밀도의 중간층을 갖는 발광 다이오드 및 그것을 제조하는 방법
JP2013214686A (ja) * 2012-04-04 2013-10-17 Furukawa Co Ltd Ｉｉｉ族窒化物半導体層およびｉｉｉ族窒化物半導体層の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107086173A (zh) * 2017-04-01 2017-08-22 天津三安光电有限公司 氮化物底层及其制备方法

Also Published As

Publication number Publication date
US10361339B2 (en) 2019-07-23
KR102284535B1 (ko) 2021-08-02
KR20160056525A (ko) 2016-05-20
US20180047871A1 (en) 2018-02-15
WO2016076639A9 (ko) 2016-07-14

Similar Documents

Publication Publication Date Title
US9437781B2 (en) Light emitting device
WO2016076639A9 (ko) 발광 소자 및 그 제조 방법
US20080315180A1 (en) Semiconductor light emitting device
KR102122846B1 (ko) 질화물 반도체 성장 방법, 이를 이용한 반도체 제조용 템플릿 제조 방법 및 반도체 발광 소자 제조 방법
US20130193448A1 (en) Patterned substrate and stacked light emitting diode
KR20120052651A (ko) 나노로드 발광소자
KR100809229B1 (ko) 질화물 반도체 발광 소자 및 제조방법
TWI493747B (zh) 發光二極體及其形成方法
KR100661960B1 (ko) 발광 다이오드 및 그 제조 방법
US8258531B2 (en) Semiconductor devices
US11049997B2 (en) Optoelectronic device comprising three-dimensional semiconductor structures with a wider single-crystal portion
US9299561B2 (en) Method for fabricating nitride semiconductor thin film and method for fabricating nitride semiconductor device using the same
CN107690711A (zh) 用于制造氮化物半导体器件的方法和氮化物半导体器件
KR100728132B1 (ko) 전류 확산층을 이용한 발광 다이오드
KR20110117963A (ko) 질화물 반도체 발광 소자 및 그 제조방법
TWI545798B (zh) Nitride semiconductor light emitting device and manufacturing method thereof
KR20140023754A (ko) 요철 패턴을 갖는 기판을 구비하는 발광다이오드 및 그의 제조방법
KR20220034222A (ko) 발광 다이오드 및 제조 방법
KR101198759B1 (ko) 질화물계 발광 소자
KR101862406B1 (ko) 질화물계 발광소자 및 그 제조방법
US9287450B2 (en) Group III nitride semiconductor light-emitting device
KR101765903B1 (ko) 발광소자, 그 제조방법 및 발광소자 패키지
KR20150133479A (ko) 질화물 반도체 성장 방법 및 이를 이용한 반도체 소자 제조 방법
KR102185686B1 (ko) 에피택셜층의 성장 방법 및 반도체 구조물
KR101875231B1 (ko) 질화물계 발광소자 및 그 제조방법

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 15858776

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 15526724

Country of ref document: US

122 Ep: pct application non-entry in european phase

Ref document number: 15858776

Country of ref document: EP

Kind code of ref document: A1