KR102185686B1 - 에피택셜층의 성장 방법 및 반도체 구조물 - Google Patents

에피택셜층의 성장 방법 및 반도체 구조물 Download PDF

Info

Publication number
KR102185686B1
KR102185686B1 KR1020140028784A KR20140028784A KR102185686B1 KR 102185686 B1 KR102185686 B1 KR 102185686B1 KR 1020140028784 A KR1020140028784 A KR 1020140028784A KR 20140028784 A KR20140028784 A KR 20140028784A KR 102185686 B1 KR102185686 B1 KR 102185686B1
Authority
KR
South Korea
Prior art keywords
substrate
layer
epitaxial layer
mask
growing
Prior art date
Application number
KR1020140028784A
Other languages
English (en)
Other versions
KR20150106568A (ko
Inventor
진정근
변동진
김대식
이제행
이창민
강병훈
Original Assignee
엘지이노텍 주식회사
고려대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사, 고려대학교 산학협력단 filed Critical 엘지이노텍 주식회사
Priority to KR1020140028784A priority Critical patent/KR102185686B1/ko
Publication of KR20150106568A publication Critical patent/KR20150106568A/ko
Application granted granted Critical
Publication of KR102185686B1 publication Critical patent/KR102185686B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/186—Epitaxial-layer growth characterised by the substrate being specially pre-treated by, e.g. chemical or physical means
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/04—Pattern deposit, e.g. by using masks
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

실시예는 표면에 요철이 형성된 기판을 준비하는 단계; 기 요철의 요부 중 일부를 비정질화하는 단계; 및 상기 기판 상에 에피택셜층을 성장시키는 단계를 포함하는 에피택셜층의 성장 방법을 제공한다.

Description

에피택셜층의 성장 방법 및 반도체 구조물{METHOD FOR GROWING EPITAXIAL LAYER AND SEMICONDUCTOR STRUCTURE}
실시예는 에피택셜층의 성장 방법 및 반도체 구조물에 관한 것으로, 보다 상세하게는 에피택셜층의 성장시에 결정 결함의 발생을 줄이며 성장시키는 방법 및 성장된 반도체 구조물에 관한 것이다.
반도체의 3-5족 또는 2-6족 화합물 반도체 물질을 이용한 발광 다이오드(Light Emitting Diode)나 레이저 다이오드와 같은 발광 소자는 박막 성장 기술 및 소자 재료의 개발로 적색, 녹색, 청색 및 자외선 등 다양한 색을 구현할 수 있으며, 형광 물질을 이용하거나 색을 조합함으로써 효율이 좋은 백색 광선도 구현이 가능하며, 형광등, 백열등 등 기존의 광원에 비해 저소비전력, 반영구적인 수명, 빠른 응답속도, 안전성, 환경친화성의 장점을 가진다.
따라서, 광 통신 수단의 송신 모듈, LCD(Liquid Crystal Display) 표시 장치의 백라이트를 구성하는 냉음극관(CCFL: Cold Cathode Fluorescence Lamp)을 대체하는 발광 다이오드 백라이트, 형광등이나 백열 전구를 대체할 수 있는 백색 발광 다이오드 조명 장치, 자동차 헤드 라이트 및 신호등에까지 응용이 확대되고 있다.
상술한 발광 다이오드나 레이 다이오드(Laser Diode : LD)는, 단결정의 반도체 기판의 표면 위에 에피택셜 성장(Epitaxial Growth)을 통하여 반도체 구조물을 성장시켜서 제조된다.
에피텍셜층 성장을 위한 박막은 물질의 특성상 잉곳(Ingot)과 같은 벌크 형태의 단결정 기판으로 제조하기 매우 어렵기 때문에 하이브리드 기상성장법(Hydride Vapor Phase Epitaxy : HVPE), 분자선 결정성장법(Molecular Beam Epitaxy : MBE), 유기금속기상성장법(Metal Organic Chemical Vapor Deposition : MOCVD) 등의 방법으로 제조하며, 가장 많이 이용되고 있는 방법은 유기금속기상성장법이다.
유기금속기상성장법을 이용한 단결정 기판상의 에피텍셜층 성장 방법은 발광 다이오드 분야에서 가장 많이 이용되고 있으며, 단결정의 기판과 동일한 성장을 하게 될 경우에 공정을 호모에피택시(Homoepitaxy)라고 부르고, 에피택셜층과 기판의 재료가 상이한 경우 헤테로에피택시(Heteroepitxy)라고 한다. 대표적인 에피택셜 성장 사용 물질로는 질화갈륨(GaN), 질화알루미늄(AlN) 등이 있다.
에피택셜층 성장에 사용되는 단결정 기판으로는 사파이어(sapphire, a-Al2O3) 및 SiC 기판이 대표적이나 박막 성장시에 격자 부정합의 차이에 의해 부정합 전위, 관통전위(threading dislocation), 적층결함 및 반전 도메인경계(Inversion Domain Boundary; IDB) 등의 결함이 관찰된다.
이러한 결함은 소자의 수명과 발광 효율을 결정하는데 매우 중요한 요소이므로, 결함을 개선하는 노력이 여러 방법을 통해 시도되고 있으며, 그 중 대표적인 방법으로는 수평성장법(Epitaxial Lateral Overgrowth : ELOG)이 이용되고 있다.
도 1a는 종래의 발광소자를 나타낸 도면이다.
사파이어 등으로 이루어진 기판(110) 위에, 제1 도전형 반도체층(122)과 활성층(124) 및 제2 도전형 반도체층(126)을 포함하는 발광 구조물(120)이 성장되고, 제1 도전형 반도체층(122)과 제2 도전형 반도체층(126) 위에는 각각 제1 전극(162)가 제2 전극(164)이 형성됩니다.
이때, 도시된 바와 같이 기판(110)의 표면에는 요철 형태의 패턴이 형성될 수 있다. 패턴이 형성된 기판(Patterned Substrate, 110)을 사용할 경우,에피택셜층의 성장시에 관통 전위(threading dislocation)의 밀도를 감소시켜 내부 양자 효율(MQW, Multi Quantum Well)을 상승시킬 수 있고, 활성층(124)으로부터 기판(110) 방향으로 진행된 광을 반사하여 광추출효율이 개선될 수 있다.
그러나, 상술한 종래의 발광소자는 다음과 같은 문제점이 있다.
도 1b는 도 1a에서 결정 결함을 나타낸 도면이다.
기판(110)의 표면의 요철은 요부와 철부로 이루어지는데, 평평한 요부에서 성장된 에피택셜층(b)과 철부의 특히 상부에서 성장된 에피택셜층(a)의 사이에서 결정 결함이 발생할 수 있다.
즉, 하나의 단결정 기판(100)에서 두 개의 상(phase)이 형성되고 각기 다른 속도와 모드로 성장을 할 때 에피택셜층의 품질 저하가 발생할 수 있으며, 보다 상세하게는 즉, 상술한 철부에서 핵이 성장한 후 수평 방향으로 성장한 에피택셜층(a)과 평평한 요부에서 성장된 에피택셜층(b)의 사이에서 전위(dislocation)이 발생할 수 있다.
실시예는, 기판 위에 이종 재료로 에피택셜층으로 반도체 구조물을 성장시킬 때 결정 결함의 발생을 줄이고자 한다.
실시예는 표면에 요철이 형성된 기판을 준비하는 단계; 기 요철의 요부 중 일부를 비정질화하는 단계; 및 상기 기판 상에 에피택셜층을 성장시키는 단계를 포함하는 에피택셜층의 성장 방법을 제공한다.
요철의 요부 중 일부를 비정질화하는 단계는, 상기 기판의 표면에 마스크를 도포하는 단계와, 상기 마스크의 일부를 제거하여, 상기 요철의 요부 중 일부를 노출시키는 단계와, 상기 노출된 기판의 요부를 처리하여 비정질화하는 단계를 포함하여 이루어질 수 있다.
마스크를 도포하는 단계는, 실리콘 산화물을 상기 기판의 요부와 철부를 덮도록 도포할 수 있다.
마스크를 제거하는 단계는, 상기 기판의 철부 중 적어도 일부를 덮는 마스크를 건식 식각 방법으로 제거할 수 있다.
비정질화 단계는, 상기 기판의 노출된 철부에 이온을 주입하여 이루어질 수 있다.
기판은 사파이어 기판이고, 상기 이온을 주입하는 단계는 상기 기판에 질소를 주입할 수 있다.
이온을 상기 기판의 철부의 표면으로부터 적어도 100 나노미터의 깊이로 주입할 수 있다.
이온을 1×1017/cm3의 밀도로 주입할 수 있다.
이온을 상기 요철의 철부의 상부면과 수직하게 주입할 수 있다.
마스크를 제거하고, 상기 기판을 세정하고 건조하는 단계를 더 포함할 수 있다.
마스크를 도포하는 단계는, 상기 에피택셜층과 동일한 조성으로 마스크를 성장시킬 수 있다.
실리콘 산화물 또는 실리콘 산화물로 상기 마스크를 도포할 수 있다.
다른 실시예는 표면에 요철이 형성된 기판; 상기 요철의 철부의 상부에 형성된 비정질층; 및 상기 기판의 상부에 형성된 에피택셜층을 포함하는 반도체 구조물를 제공한다.
기판은 사파이어 기판이고, 상기 에피택셜층은 GaN층이며, 상기 비정질층은 상기 기판에 질소 이온이 주입될 수 있다.
비정질층의 두께는 100 나노미터 이상일 수 있다.
비정질층 내에는 이온이 1×1017/cm3이상의 밀도로 주입될 수 있다.
비정질층의 두께는 상기 요철의 철부의 상부 영역에서 가장 두꺼울 수 있다.
실시예에 따른 에피택셜층의 성장 방법 및 이에 의하여 성장된 반도체 구조물은, 기판에 이온이 선택적으로 주입되어 비정질층이 형성되고 비정질층을 제외한 다른 영역에서 소스 물질의 핵성장이 이루어지므로, 하나의 단결정 기판에서 하나의 상이 동일한 속도와 모드로 성장되어, 전위(dislocation)에 따른 에피택셜층의 결정 결함이 발생하지 않아서, 에피택셜층의 품질이 우수하고 반도체 구조물이 발광소자일 경우 광추출 효율이 향상될 수 있다.
도 1a는 종래의 발광소자를 나타낸 도면이고,
도 1b는 도 1a에서 결정 결함을 나타낸 도면이고,
도 2a 및 도 2b는 에피택셜층의 성장 방법의 일실시예의 원리를 나타낸 도면이고,
도 3a 내지 도 3f는 에피택셜층의 성장 방법의 일실시예를 나타낸 도면이고,
도 4는 발광소자의 일실시예를 나타낸 도면이다.
이하 상기의 목적을 구체적으로 실현할 수 있는 본 발명의 실시예를 첨부한 도면을 참조하여 설명한다.
본 발명에 따른 실시예의 설명에 있어서, 각 element의 " 상(위) 또는 하(아래)(on or under)"에 형성되는 것으로 기재되는 경우에 있어, 상(위) 또는 하(아래)(on or under)는 두개의 element가 서로 직접(directly)접촉되거나 하나 이상의 다른 element가 상기 두 element사이에 배치되어(indirectly) 형성되는 것을 모두 포함한다. 또한 “상(위) 또는 하(아래)(on or under)”으로 표현되는 경우 하나의 element를 기준으로 위쪽 방향 뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다.
도 2a 및 도 2b는 에피택셜층의 성장 방법의 일실시예의 원리를 나타낸 도면이다.
본 실시예에 따른 에피택셜층의 성장 방법은, 도 2a에 도시된 바와 같이 표면에 요철이 형성된 기판에서 요철의 철부에 비정질 영역을 형성한 후, 도 2b에 도시된 바와 같이 비정질 영역을 제외한 기판의 다른 영역에서 에피택셜층을 성장시킨다.
이때, 기판의 비정질 영역에서는 핵성장이 억제되고, 기판의 요부로부터 핵이 성장되고 수평 성장을 통하여 에피택셜층이 성장되어 전위 밀도가 감소되어 에피택셜층이 수평 방향으로 안정적으로 성장될 수 있다.
도 3a 내지 도 3f는 에피택셜층의 성장 방법의 일실시예를 나타낸 도면이다. 이하에서는, 도 3a 내지 도 3f를 반영하여 상술한 원리에 따른 에피택셜층의 성장 방법의 일실시예를 설명한다.
도 3a에 도시된 바와 같이, 표면에 요철이 형성된 기판(210)을 준비한다.
요철은 요부와 철부로 이루어지는데, 요부와 철부의 배치는 규칙적이거나 불규칙적일 수 있으며, 철부의 형상은 도시된 반구 형상 외에 다른 형상일 수 있으며, 각각의 철부의 배치가 불규칙하고 서로 다른 형상으로 배치될 수도 있다.
도 3b에 도시된 바와 같이, 기판(210)의 표면에 마스크(300)를 배치한다.
마스크(300)는 요부와 철부를 모두 덮도록 도포될 수 있으며, 특히 요부는 추후에 비정질화를 위한 이온 주입이 이루어지지 않을 영역이므로 반드시 마스크(300)에 의하여 차폐되어야 한다.
일예로, 실리콘 질화물이나 실리콘 산화물이나 포토 레지스트 등을 기판(210)의 요부와 철부를 모두 덮도록 도포하여 마스크(300)를 형성할 수 있다.
그리고, 도 3c에 도시된 바와 같이 마스크(300)를 일부 제거하여, 기판(210)의 철부가 대부분 노출되도록 하되 기판(210)의 요부는 노출되지 않도록 한다. 본 공정을 통하여, 기판(210)의 철부가 요철되어 후술하는 선택적 이온 주입을 통한 비정질화가 가능할 수 있다.
마스크(300)의 제거는, 예를 들어 실리콘 산화물로 이루어진 마스크의 경우, 건식식각(Dry Etching) 장비를 이용하여 요철 패턴의 상부 즉 철부만 노출되도록 이방성 식각을 한다. 이렇게 부분적으로 기판(210)상부의 철부만이 노출된 기판을 순수(deionized water)로 세정 후 질소 가스를 이용하여 건조시킬 수 있다.
도 3b와 도 3c에 도시된 공정을 통하여 마스크(300)가 기판(210)의 요부의 표면에만 남게 되는데, 마스크(300)의 도포 단계에서 기판(210)의 요부에만 도포되게 할 수도 있으며 이때 상술한 마스크의 식각 공정이 생략될 수 있으며, 후에 성장할 에피택셜층과 동일한 재료 예를 들면 GaN으로 마스크를 성장시키면 마스크의 선택적 식각 뿐만 아니라 비정질층의 형성 후에 마사크를 제거하지 않을 수도 있다.
도 3d에 도시된 바와 같이, 기판(210)의 노출된 표면에 이온(310a)을 주입한다. 이때, 이온(310a)은 기판(210)에서 마스크(300)가 배치되지 않은 영역, 즉 철부에 주입될 수 있으며 기판(210)의 바닥면일 C-면에는 이온이 주입되지 않을 수 있다.
이온은 예를 들면 질소(N) 이온이 주입될 수 있는데, 질소의 공급 밀도는 5×1017 개/cm3일 수 있고, 이온 주입 영역의 깊이가 300 나노미터가 되려면 이온 주입 에너지를 67.5 KeV로 할 수 있다. 질소 이온보다 크거나 무거운 이온을 주입하려면 이온 주입 에너지를 더 크게 할 수도 있다. 이때, 이온 주입 에너지가 더 커지면, 공급되는 이온의 양이 감소하여도 기판 내부로 침투될 수 있다.
질소의 공급량은 1×1017 개/cm3이상 주입될 수 있는데, 이보다 적게 주입되면 이온이 기판(210)의 내부로 침투하지 못하고 기판(210)의 표면에만 흡착되어 AlN층을 형성할 수 있다.
이온 주입 공정이 종료된 후 마스크(300)를 제거하면, 도 3e에 도시된 바와 같이 기판(210)의 요철 구조 중 철부에 비정질층(310)이 배치되고 있다. 비정질층(310)은 이온이 주입되어 비정질화된 층이며, 비정질층(310)의 상부 영역의 두께(t1)가 하부 영역의 두께(t2)보다 더 두꺼울 수 있다. 즉, 비정질층(310)의 상부 영역에는 이온이 수직하게 입사되어 비교적 깊게 주입되고, 하부 영역에는 이온이 비스듬하게 입사되어 비교적 얕게 주입될 수 있다.
이온이 주입되는 깊이는 상술한 바와 같이 비정질층(310)의 상부 영역에서 가장 두꺼울 수 있는데, 예를 들면 비정질층(310)의 상부 영역에서의 두께(t1)는 100 나노미터 이상일 수 있으며 그보다 이온이 주입되는 깊이가 얕을 경우 이온이 충분히 주입되지 않아 비정질화가 일어나지 않고, 상술한 바와 같이 AlN층을 형성할 수 있다.
상술한 수치들은 기판(210)의 철부의 상부에서 표면에 이온이 수직하게 주입될 경우이고, 비스듬하게 주입될 경우는 이온의 주입 깊이가 얕아질 수 있으므로 더 많은 개수의 이온 및/또는 더 높은 주입 에너지가 필요할 수 있다.
선택적으로 이온이 주입된 기판(210)에 마스크를 제거하고 기판(210)을 세정하고 건조할 수 있는데, 예를 들면 아세톤, 메탄올, 순수의 순서로 세정한 후 질소 가스를 이용하여 건조시킬 수 있다.
그리고, 도 3f에 도시된 바와 같이 기판(210) 위에 에피택셜층을 성장시킬 수 있는데, 이때 비정질층(310)에서는 에피택셜층의 핵 성장이 일어나지 않을 수 있다. 즉, 기판(210)에서 이온이 선택적으로 주입된 영역은 격자의 충격에 의한 뒤틀림 현상으로 비정질화되어 에피택셜층 성장을 위한 소스(source)가 공급되어도 핵 성장을 일으키지 않을 수 있다.
에피택셜층의 성장은 도 3e의 기판(210)을 MOCVD 반응기에 넣고 저온 질화갈륨(Low Temp GaN) 핵을 형성한 후, 수평성장법을 이용하여 수 마이크로 미터 두께의 질화갈륨(GaN) 박막을 형성할 수 있다.
이때, 비정질층(310)을 제외한 기판(210)의 다른 영역, 즉 요철 구조의 요부에서 핵 성장 후에 수평 방향 성장이 일어나며 에피택셜층이 기판(210)의 요부와 철부 전체에서 성장할 수 있다.
상술한 바와 같이 기판(210)의 요부에서만 핵 성장 후에 에피택셜층의 수평 성장이 일어나므로, 종래의 기판의 요부와 철부에서 각각 핵 성장이 일어한 후 에피택셜층이 성장되었을 때 발생할 수 있었던 결정 결함이 발생하지 않어서, 에피택셜층의 품질이 종래보다 향상될 수 있다.
도 4는 발광소자의 일실시예를 나타낸 도면이다.
실시예에 따른 발광소자(200)는, 기판(210)과 비정질층(310)과 발광 구조물(220)과 제1 전극(262) 및 제2 전극(264)을 포함할 수 있으며, 이러한 구조를 반도체 구조물이라고 할 수 있다.
기판(210)은 반도체 물질 성장에 적합한 물질이나 캐리어 웨이퍼로 형성될 수 있으며, 열 전도성이 뛰어난 물질로 형성될 수 있고, 전도성 기판 또는 절성 기판을 포함할 수 있다. 예컨대, 사파이어(Al2O3), SiO2, SiC, Si, GaAs, GaN, ZnO, GaP, InP, Ge, Ga203 중 적어도 하나를 사용할 수 있다.
사파이어 등으로 기판(210)을 형성하고, 기판(210) 상에 GaN이나 AlGaN 등이 에피택셜층으로 성장된 발광 구조물(220)이 배치될 때, GaN이나 AlGaN과사파이어 사이의 격자 부정합(lattice mismatch)이 매우 크고 이들 사이에 열 팽창 계수 차이도 매우 크기 때문에, 결정성을 악화시키는 전위(dislocation), 멜트 백(melt-back), 크랙(crack), 피트(pit), 표면 모폴로지(surface morphology) 불량 등이 발생할 수 있으므로, AlN 등으로 버퍼층(미도시)을 형성하거나 언도프드 반도체층(미도시)을 형성할 수 있다.
기판(210)의 표면에는 요철 구조가 형성되어, 발광 구조물(220)에서 방출되어 기판(210)으로 진행하는 빛을 굴절시킬 수도 있다.
비정질층(310)은 기판(210)에 이온이 주입되어 비정질화된 영역이며, 기판(210)의 요철 중 철부의 표면에 형성될 수 있고, TEM을 이용하여 측정하면 이온이 주입된 영역과 기판(210)의 다른 영역에서 컨트라스트 차이를 관측할 수 있으며, XPS 등으로 분석할 경우 질소 이온이 주입된 경우에는 AlN 등을 검출할 수도 있다.
발광 구조물(120)은 GaN 등이 에피택셜층을 이룰 수 있으며, 상세하게는 제1 도전형 반도체층(122)과 활성층(124)과 제2 도전형 반도체층(126)으로 이루어질 수 있다.
제1 도전형 반도체층(122)은 Ⅲ-Ⅴ족, Ⅱ-Ⅵ족 등의 화합물 반도체로 구현될 수 있으며, 제1 도전형 도펀트가 도핑되어 제1 도전형의 반도체층일 수 있다. 제1 도전형 반도체층(122)은 AlxInyGa(1-x-y)N (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질로 이루어질 수 있고, 예를 들어 AlGaN, GaN, InAlGaN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 중 어느 하나 이상으로 형성될 수 있다.
제1 도전형 반도체층(122)이 n형 반도체층인 경우, 제1 도전형 도펀트는 Si, Ge, Sn, Se, Te 등과 같은 n형 도펀트를 포함할 수 있다. 제1 도전형 반도체층(122)은 단층 또는 다층으로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
활성층(124)은 제1 도전형 반도체층(122)의 상부면에 배치되며, 다중 양자 우물(MQW:Multi Quantum Well) 구조를 가질 수 있으며, 피에조 전기장의 완화를 위하여 양자 우물과 인접한 양자벽에 제1 도핑 영역과 제2 도핑 영역이 형성될 수 있는데 후술한다.
활성층(124)은 Ⅲ-Ⅴ족 원소의 화합물 반도체 재료를 이용하여 우물층과 장벽층, 예를 들면 AlGaN/AlGaN, InGaN/GaN, InGaN/InGaN, AlGaN/GaN, InAlGaN/GaN, GaAs(InGaAs)/AlGaAs, GaP(InGaP)/AlGaP 중 어느 하나 이상의 페어 구조로 형성될 수 있으나 이에 한정되지는 않는다. 우물층은 장벽층의 에너지 밴드 갭보다 작은 에너지 밴드 갭을 갖는 물질로 형성될 수 있다.
제2 도전형 반도체층(126)은 활성층(124)의 표면에 반도체 화합물로 형성될 수 있다. 제2 도전형 반도체층(126)은 Ⅲ-Ⅴ족, Ⅱ-Ⅵ족 등의 화합물 반도체로 구현될 수 있으며, 제2 도전형 도펀트가 도핑될 수 있다. 제2 도전형 반도체층(126)은 예컨대, InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질로 이루어질 수 있고, AlGaN, GaN AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 중 어느 하나 이상으로 형성될 수 있다.
제2 도전형 반도체층(126)은 제2 도전형 도펀트가 도핑되어 제2 도전형의 반도체층일 수 있는데, 제2 도전형 반도체층(126)이 p형 반도체층일 경우 제2 도전형 도펀트는 Mg, Zn, Ca, Sr, Ba 등과 같은 p형 도펀트일 수 있다. 제2 도전형 반도체층(126)은 단층 또는 다층으로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
발광 구조물(120)의 일부 영역에서 제2 도전형 반도체층(126)으로부터 활성층(124)과 제1 도전형 반도체층(122)의 일부가 메사 식각되어, 제1 도전형 반도체층(122)의 표면이 노출된다.
제2 도전형 반도체층(126) 상에는 투광성 도전층(미도시)이 배치될 수 있는데, 투광성 도전층은 ITO(Indium-Tin-Oxide) 등으로 이루어질 수 있는데, 제2 도전형 반도체층(126)의 전류 스프레딩(spreading) 특성이 좋지 않아 투광성 도전층(250)이 제2 전극(160)으로부터 전류를 공급받을 수 있다.
노출된 제1 도전형 반도체층(122)의 표면과 제2 도전형 반도체층(126) 상에는 각각 제1 전극(162)과 제2 전극(160)이 배치되는데, 제1 전극(162)과 제2 전극(160)은 알루미늄(Al), 티타늄(Ti), 크롬(Cr), 니켈(Ni), 구리(Cu), 금(Au) 중 적어도 하나를 포함하여 단층 또는 다층 구조로 형성될 수 있으며, 각각 와이어(미도시)에 연결될 수 있다.
도시되지는 않았으나, 발광 구조물(220)의 둘레에는 패시베이션층이 형성될 수 있는데, 패시베이션층은 절연성 물질로 이루어질 수 있고, 상세하게는 산화물이나 질화물로 이루어질 수 있고, 보다 상세하게는 실리콘 산화물(SiO2)층, 산화 질화물층, 산화 알루미늄층으로 이루어질 수 있다.
상술한 발광소자는 발광소자 패키지 내에 하나 또는 복수 개로 탑재할 수 있으며, 이에 대해 한정하지는 않는다.
그리고, 상술한 발광소자 패키지는 조명 시스템에서 사용될 수 있는데, 예를 들면 영상표시장치와 조명장치에 사용될 수 있다.
이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
100, 200: 발광소자 110, 210: 기판
120, 220: 발광 구조물
122, 222: 제1 도전형 반도체층 124, 224: 활성층
126, 226: 제2 도전형 반도체층 162, 262: 제1 전극
164, 264: 제2 전극 300: 마스크
310: 비정질층 310a: 이온

Claims (17)

  1. 표면에 요철이 형성된 기판을 준비하는 단계;
    상기 요철의 요부 중 일부를 비정질화하는 단계; 및
    상기 기판 상에 에피택셜층을 성장시키는 단계를 포함하고,
    상기 요철의 요부 중 일부를 비정질화하는 단계는,
    상기 기판의 표면에 마스크를 도포하는 단계와,
    상기 마스크의 일부를 제거하여, 상기 요철의 요부 중 일부를 노출시키는 단계와,
    상기 노출된 기판의 요부를 처리하여 비정질화하는 단계를 포함하여 이루어지는 에피택셜층의 성장 방법.
  2. 삭제
  3. 제1 항에 있어서,
    상기 마스크를 도포하는 단계는,
    실리콘 산화물을 상기 기판의 요부와 철부를 덮도록 도포하는 에피택셜층의 성장 방법.
  4. 제1 항에 있어서,
    상기 마스크를 제거하는 단계는,
    상기 기판의 철부 중 적어도 일부를 덮는 마스크를 건식 식각 방법으로 제거하는 에피택셜층의 성장 방법.
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 표면에 요철이 형성된 기판;
    상기 요철의 철부의 상부에 형성된 비정질층; 및
    상기 기판의 상부에 형성된 에피택셜층을 포함하고,
    상기 비정질층의 두께는 상기 요철의 철부의 상부 영역에서 가장 두꺼운 반도체 구조물.
  14. 제13 항에 있어서,
    상기 기판은 사파이어 기판이고, 상기 에피택셜층은 GaN층이며, 상기 비정질층은 상기 기판에 질소 이온이 주입되어 형성된 반도체 구조물.
  15. 삭제
  16. 삭제
  17. 삭제
KR1020140028784A 2014-03-12 2014-03-12 에피택셜층의 성장 방법 및 반도체 구조물 KR102185686B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140028784A KR102185686B1 (ko) 2014-03-12 2014-03-12 에피택셜층의 성장 방법 및 반도체 구조물

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140028784A KR102185686B1 (ko) 2014-03-12 2014-03-12 에피택셜층의 성장 방법 및 반도체 구조물

Publications (2)

Publication Number Publication Date
KR20150106568A KR20150106568A (ko) 2015-09-22
KR102185686B1 true KR102185686B1 (ko) 2020-12-02

Family

ID=54245337

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140028784A KR102185686B1 (ko) 2014-03-12 2014-03-12 에피택셜층의 성장 방법 및 반도체 구조물

Country Status (1)

Country Link
KR (1) KR102185686B1 (ko)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100825137B1 (ko) * 2006-07-11 2008-04-24 전북대학교산학협력단 반도체 구조물, 이의 제조 방법 및 반도체 발광 다이오드
KR100988126B1 (ko) * 2008-09-18 2010-10-18 고려대학교 산학협력단 이온주입을 통한 질화물 반도체 형성 방법 및 이를 이용하여 제조한 발광다이오드

Also Published As

Publication number Publication date
KR20150106568A (ko) 2015-09-22

Similar Documents

Publication Publication Date Title
KR100809229B1 (ko) 질화물 반도체 발광 소자 및 제조방법
KR102284535B1 (ko) 발광 소자 및 그 제조 방법
KR20130014849A (ko) 쇼트키 배리어 다이오드 및 이의 제조방법
US20100012954A1 (en) Vertical III-Nitride Light Emitting Diodes on Patterned Substrates with Embedded Bottom Electrodes
KR101245509B1 (ko) 다공성 기판의 제조 및 이에 의한 발광다이오드 제조 방법
US8258531B2 (en) Semiconductor devices
KR20090076163A (ko) 질화물 반도체 발광소자 제조방법 및 이에 의해 제조된질화물 반도체 발광소자
CN103094440A (zh) 氮化物发光二极管及其制作方法
US8129260B2 (en) Semiconductor substrates having low defects and methods of manufacturing the same
US9012934B2 (en) Method of forming semiconductor layer and semiconductor light emitting device
US10665755B2 (en) Method for manufacturing light emitting device
KR102185686B1 (ko) 에피택셜층의 성장 방법 및 반도체 구조물
KR101901932B1 (ko) 이종 기판, 질화물 반도체 발광 소자 및 그 제조 방법
KR101349550B1 (ko) 발광다이오드 제조방법
KR20130092829A (ko) 질화물 반도체 발광소자의 제조방법
KR20120095652A (ko) 반도체 발광소자
KR101765903B1 (ko) 발광소자, 그 제조방법 및 발광소자 패키지
KR100808197B1 (ko) 수직형 발광 소자 및 그 제조방법
KR100730752B1 (ko) 초격자층을 갖는 화합물 반도체, 이를 이용한 발광 다이오드 및 이의 제조 방법
KR101417051B1 (ko) 발광다이오드 및 그 제조방법
US10707375B2 (en) Light emitting device
KR20140104717A (ko) 반도체 발광소자 및 그 제조방법
KR101210646B1 (ko) 수직형 발광 소자 및 그 제조방법
KR100857796B1 (ko) 질화물계 발광 소자
KR101875231B1 (ko) 질화물계 발광소자 및 그 제조방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant