CN104685612A - 三端子pin二极管 - Google Patents
三端子pin二极管 Download PDFInfo
- Publication number
- CN104685612A CN104685612A CN201380051221.5A CN201380051221A CN104685612A CN 104685612 A CN104685612 A CN 104685612A CN 201380051221 A CN201380051221 A CN 201380051221A CN 104685612 A CN104685612 A CN 104685612A
- Authority
- CN
- China
- Prior art keywords
- emitter
- terminal
- base
- base stage
- collector electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims description 32
- 230000002441 reversible effect Effects 0.000 claims description 24
- 239000004065 semiconductor Substances 0.000 claims description 10
- 230000001052 transient effect Effects 0.000 description 14
- 239000003990 capacitor Substances 0.000 description 5
- 230000006870 function Effects 0.000 description 5
- 230000005684 electric field Effects 0.000 description 4
- 239000002800 charge carrier Substances 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 230000013011 mating Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000008186 active pharmaceutical agent Substances 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000010891 electric arc Methods 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 238000000802 evaporation-induced self-assembly Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- APTZNLHMIGJTEW-UHFFFAOYSA-N pyraflufen-ethyl Chemical compound C1=C(Cl)C(OCC(=O)OCC)=CC(C=2C(=C(OC(F)F)N(C)N=2)Cl)=C1F APTZNLHMIGJTEW-UHFFFAOYSA-N 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/737—Hetero-junction transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0821—Collector regions of bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/60—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors
- H03K17/68—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors specially adapted for switching ac currents or voltages
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Bipolar Transistors (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本公开内容描述了具有集电极、基极、发射极以及位于所述集电极与所述基极之间的本征区的开关。所述本征区提高了开关的效率并且降低了损耗。所述集电极、基极和发射极均具有相应的端子，并且通过所述基极端子的电流的AC分量大于通过所述发射极端子的电流的AC分量。此外，在接通状态下，所述基极端子与所述集电极端子之间的第一交流电流大于所述集电极端子与所述发射极端子之间的第二交流电流。换言之，AC主要在所述集电极与所述基极之间传递，并且由所述基极与所述发射极之间的DC电流来控制。
Description
根据35USC§119的优先权主张
本专利申请要求于2012年8月28日提交的题为“THREE TERMINALPIN”的临时申请No.61/694205的优先权，并且该临时申请被转让给本文的受让人并通过引用的方式被明确地并入本文中。
技术领域
本发明总体上涉及电子器件。具体而言，但并非限制地，本发明涉及用于三端子PIN二极管的系统、方法和设备。
背景技术
一些阻抗匹配器件，尤其是用于电源与等离子体处理室的阻抗匹配的器件包括具有不同电容的多个电容器，其中，将电容器的不同组合接入匹配以及与匹配断开，以调谐匹配。可以经由诸如双极结型晶体管(BJT)和绝缘栅双极晶体管(IGBT)之类的开关将电容器接入匹配以及与匹配断开。
发明内容
本公开内容描述了用于三端子PIN二极管的系统、方法和设备。替代地，这可以被描述为在集电极与基极之间具有本征区的BJT、或者在与基极相邻的集电极中具有本征区的BJT。总之，该器件用作针对集电极端子与基极端子之间的交流(AC)电流或射频(RF)电流的开关。经由在基极端子与发射极端子之间施加直流(DC)偏置来控制开关，其中，该偏置的极性取决于开关的掺杂构造。在一些替代方案中，掺杂层可以被布置在基极与本征区之间，或者被布置在本征区与集电极之间。在其它替代方案中，掺杂层可以被布置在本征区的两侧上。
在本公开内容的一个方面中，公开了包括集电极、发射极、基极和本征区的开关。集电极可以具有集电极端子，发射极可以具有发射极端子，并且基极可以具有基极端子。基极可以在基极-发射极结处耦合到发射极，并且本征区可以被布置在基极与集电极之间。
在本公开内容的另一个方面中，公开了操作开关的方法。方法可以包括提供开关，开关包括基极、发射极和集电极，并且在集电极与基极之间具有本征区。基极可以具有基极端子，发射极可以具有发射极端子，并且集电极可以具有集电极端子。方法还可以包括在集电极端子与基极端子之间传导第一电流。第一电流可以具有交流分量，该交流分量具有第一幅度。方法还可以包括在集电极端子与发射极端子之间传导第二电流。第二电流具有交流分量，该交流分量具有第二幅度。方法还包括在基极端子与发射极端子之间传导第三电流并且经由第三电流来控制第一电流。
本公开内容的另一方面描述了另一种开关，该开关包括集电极、发射极、基极和本征区。集电极可以具有集电极端子，发射极可以具有发射极端子，并且基极可以具有基极端子。基极经由基极-发射极结耦合到发射极。本征区可以被布置在基极与集电极之间。流过基极端子的交流电流的幅度大于流过发射极端子的交流电流的幅度。
附图说明
通过结合附图参考下文的具体实施方式并且参考所附权利要求，本发明的各种目的和优点以及对本发明的更加全面的理解将更加显而易见并且更容易领会，在附图中：
图1示出了AC电流主要在集电极端子与基极端子之间传递的n-p-nBJT；
图2示出了在接通状态下操作的n-p-n BJT的经验导出模型；
图3示出了由n-p-n BJT构成的3端子PIN，n-p-n BJT在集电极与基极之间具有本征区，其中，AC电流主要在集电极端子与基极端子之间传递；
图4示出了在关断状态下操作的图3的3端子PIN的截面；
图5示出了在接通状态下存在的图3的3端子PIN的截面；
图6示出了具有本征区和围绕本征区的掺杂层的n-p-n BJT，并且其中，AC电流主要在集电极端子与基极端子之间传递；
图7示出了并入3端子PIN中的具有二维或三维特征的掺杂层720和722，并且其中，AC电流主要在集电极端子与基极端子之间传递；
图8示出了操作3端子PIN或BJT的方法，其中，AC电流主要在集电极与基极之间传递；
图9示出了针对本征区上的两个不同反向偏置的电压与时间关系图；以及
图10示出了控制系统的一个实施例的图形表示，在该控制系统内，可以执行一组指令来使器件实现或执行本公开内容的方面和/或方法中的任何一个或多个。
具体实施方式
通常，作为开关进行操作的BJT对集电极与发射极之间的DC电流的流量进行控制，其中，基极-发射极偏置对集电极与发射极之间的DC电流的流量进行控制。在该已知操作模式中，基极电流用作控制电流并且是在开关的接通状态下在集电极与发射极之间传导的电流的一部分。在该常规构造中，开关使用截止作为关断状态(呈现为开路)，并且使用饱和作为接通状态(呈现为短路)。本公开内容描述了将BJT作为开关进行操作的新方式，其中小的基极-发射极电流用于控制较大的集电极-基极电流。此外，本专利描述了新型3端子PIN器件，其在BJT的集电极与基极之间包含本征区，以获得对AC或RF电流的较好的开关。实验发现，施加在基极与发射极之间的小的DC可以控制集电极与基极之间的大的AC电流。在该模式中，接通状态损耗显著降低，并且认为器件在该模式下的操作与AC电流来回扫过集电极区和基极区中的注入载流子并且DC发射极电流使集电极区和基极区保持被供应有载流子的PIN二极管的操作相似。如果DC发射极电流中断并且集电极-基极结被反向偏置，则可以中断集电极与基极之间的电流。反向偏置使基极-集电极结处的耗尽区加宽，并且该区起到与低电容电容器相似的作用，因而能够实现低关断状态损耗。因此，本文中公开的在开关模式下操作的BJT在接通状态下实现了PIN二极管的低损耗和高载流容量，并且在关断状态下实现了PIN二极管的低泄漏电流和高电压容量。然而，它是经由三端子器件实现的，因而避免了PIN二极管为将DC控制信号与RF信号隔离而需要的复杂隔离电路。本公开内容涉及对基本BJT结构的增强，以通过在BJT的集电极与基极之间包含本征区来将器件变成3端子PIN。可以预见，本征区的包括将进一步减小关断状态损耗，并且提高在将器件用作针对AC或RF电流的开关时的性能。
如所指出的，集电极-基极结在该模式下操作时有可能起到与PIN二极管相似的作用，但是不同于PIN二极管的小的DC电流必须在阴极与阳极之间流动以使器件保持接通，DC电流不必流经在该模式下操作的BJT的集电极；相反，可以通过发射极来供应为使器件保持接通而必需的电流。为了加强该BJT的类似PIN的品质，可以将本征区布置在集电极与基极之间。在集电极与基极之间包含本征区会减小与将常规BJT用作针对集电极与基极之间的AC或RF电流的开关相关联的关断状态损耗。具体地，在关断状态下，即使在基极结在AC或RF周期的一部分中具有小的反向偏置的情况下，本征区也应该使关断状态电容保持较低，这与该电容受到所施加的AC或RF电压的强烈调制的常规BJT不同。
图1示出了AC电流主要在集电极端子与基极端子之间传递的n-p-nBJT。BJT 100包括布置在集电极112与发射极116之间的基极114。集电极112可以包括集电极端子102；基极114可以包括基极端子104；并且发射极116可以包括发射极端子106。在n-p-n构造中，集电极112可以被掺杂为n型，基极114可以被掺杂为p型，并且发射极116可以被掺杂为n型。在示出的实施例中，集电极112可以是轻掺杂的(n-)，并且发射极116可以是重掺杂的(n++)，尽管也可以实施其它掺杂水平。
图2示出了在接通状态下操作的n-p-n BJT的经验导出模型。模型200预测，在集电极端子232与基极端子234之间传递的AC电流244将遇到电阻262(R1)、电感260和电感264。从集电极端子232传递到发射极端子236的AC电流将遇到电阻262(R1)和266(R2)以及电感260和268。模型200仅适用于AC电流，并且因此并未示出DC电流。
传统上，操作处于饱和状态(传统的“接通状态”)的n-p-n BJT以使从基极端子到发射极端子的电流通过允许或阻止电流从集电极端子传递到发射极端子来控制BJT的接通/关断状态。相比之下，在本公开内容中，从基极端子234到发射极端子236的电流通过允许或阻止AC或RF电流从集电极端子232传递到基极端子234来控制BJT 200的接通/关断状态。另外，通过改为在集电极端子232与基极端子234之间传递AC电流244可以实质上减小与在集电极端子232与发射极端子236之间传递AC电流相关联的损耗。这是因为，对于从集电极端子232传递到发射极端子236的AC电流，存在由于电阻262(R1)和266(R2)两者而产生的损耗。对于从集电极端子232传递到基极端子234的AC电流244，仅存在由于电阻262(R1)而产生的损耗。因此，可以通过在集电极端子232与基极端子234之间传递AC电流244来显著地减小接通状态损耗。
尽管被示出并描述为n-p-n型BJT，但是开关200也可以是p-n-p型。换言之，集电极可以被掺杂为p型半导体，基极可以被掺杂为n型半导体，并且发射极可以被掺杂为p型半导体。
图3示出了由n-p-n BJT构成的3端子PIN，n-p-n BJT在集电极与基极之间具有本征区，其中，AC电流主要在集电极端子与基极端子之间传递。3端子PIN 300包括集电极312、基极314、发射极316、以及被布置在集电极312与基极314之间的本征区315。集电极312可以包括集电极端子302；基极314可以包括基极端子304；并且发射极316可以包括发射极端子306。本征区315的包括使得基极314、本征区315和集电极312形成了PIN结。在n-p-n构造中，集电极312可以被掺杂为n型，基极314可以被掺杂为p型，并且发射极316可以被掺杂为n型。在示出的实施例中，集电极312可以是轻掺杂的(n-)，发射极316可以是重掺杂的(n++)，但是也可以实施其它掺杂水平。
本征区315并不是按比例描绘的。因此，在一些实施例中，本征区315可能比集电极312大、比基极304大、和/或比发射极316大。在其它实施例中，本征区315可以比集电极312小、比基极314小、和/或比发射极316小。
BJT通常具有轻掺杂的集电极(例如，n-)。较轻的集电极掺杂能够实现较大的集电极-基极耗尽区，并且较大的耗尽区表示反向偏置电压下降了较大的跨度，并且因此在耗尽区中存在较低的电场。较低的电场表示可以在发生击穿之前施加较大的反向偏置电压，并且因此使用较轻的掺杂来获得较高的击穿电压。然而，对于3端子PIN，由于本征区315设定了耗尽区的长度，并且因此设定了击穿电压，因而不必使用轻掺杂的集电极312。在使用3端子PIN对集电极与基极之间的AC或RF电流进行开关操作时，集电极区的较高掺杂可以减小接通和关断状态损耗。
图4示出了在关断状态下操作的图3的3端子PIN的截面。在关断状态下，如包括基极414、本征区415和集电极412的PIN结那样对PN结432(基极-发射极结)进行反向偏置。在反向偏置时，包括本征区415以及集电极412和基极414的部分的耗尽区430实质上没有自由载流子，并且因此不导电。该耗尽区430可以被模型化为低电容电容器(例如，两个导体之间的宽的非导电缝隙)，并且因此对AC或RF电流420呈现出高阻抗。
与具有取决于所施加的反向偏置的宽度的传统基极-集电极耗尽区相比，本征区415减小了关断状态损耗。在AC或RF周期的所施加的偏置为低的部分期间，耗尽区的结电容变大。相比之下，3端子PIN 400的耗尽区430包括本征区415，并且因此耗尽区430的结电容即使在低反向偏置电平的情况下也保持为低。因此，可以使3端子PIN的有效电容小于传统BJT的有效电容，从而减小了在关断状态下通过器件的AC或RF电流420。此外，由于3端子PIN 400中的集电极412的掺杂可以较高，因而还可以减小串联电阻。因此，对于可比较的接通状态损耗和关断状态下的电压操纵而言，在被用作针对AC或RF电流的开关时，3端子PIN 400应该具有比传统BJT低的关断状态损耗。另外，人们相信，由于本征区415具有比等同偏置的集电极-基极耗尽区小的电场，因而可以在击穿之前使用较大的关断状态电压。换言之，可以在本征区415中的电场强到足以对BJT 400造成物理损坏之前施加较大的反向偏置。例如，集电极端子402与基极端子404之间的击穿电压为至少1000V或至少1600V。
图5示出了在接通状态下操作的图3的3端子PIN的截面。在接通状态下，可以利用从基极端子504到发射极端子506的DC电流522对基极-发射极结532进行正向偏置。耗尽区531比在未向结532施加偏置或者向结532施加反向偏置时所看到的小。
在接通状态下，基极514与集电极512之间的电压本质上为零，并且小的DC电流(未示出)可以从集电极端子502流到基极端子504，但是该电流对3端子PIN 500的操作的影响可以忽略不计。像这样，处于接通状态的本征区515可以没有偏置或者具有小的反向或正向偏置。示出了可选的小的正向偏置，但是其也可以是小的反向偏置或者无偏置。
即使在施加反向偏置的情况下，AC电流520也要比反向偏置大若干个数量级，并且因此反向偏置产生的影响可以忽略不计。尽管传统的基极-集电极结对AC进行整流，但是示出的本征区515用作针对AC电流的电阻器，因为本征区515内的载流子寿命长到足以使跨本征区515的电压的交变极性不会在任何半周期内耗尽本征区515的载流子。因此，不存在整流并且AC电流520在没有整流或者有可忽略不计的整流的情况下在集电极端子502与基极端子504之间传递。
在实施例中，通过集电极端子502的集电极电流具有AC分量，该AC分量具有第一幅度。集电极电流是通过集电极端子502的电流，并且是AC分量和DC分量的总和。基极电流通过基极端子504并且具有AC分量，该AC分量具有第二幅度。基极电流是通过基极端子504的电流，并且是AC分量和DC分量的总和。发射极电流通过发射极端子506并且具有AC分量，该AC分量具有第三幅度。发射极电流是通过发射极端子506的电流，并且是AC分量和DC分量的总和。第二幅度可以大于第三幅度。第二幅度可以大于基极电流的DC分量的大小。第二幅度可以比第三幅度至少大五倍。第二幅度可以比基极电流的DC分量的大小至少大五倍。
图6示出了具有本征区和围绕本征区的掺杂层的n-p-n BJT，并且其中，AC电流主要在集电极端子与基极端子之间传递。BJT 600包括具有集电极端子602的集电极612、具有基极端子604的基极614、以及具有发射极端子606的发射极616。本征区615夹在集电极612与基极614之间。一个或多个掺杂层620、622被布置在本征区615与集电极612之间并且被布置在本征区615与基极614之间。
掺杂层可以是n型或p型，并且可以是重掺杂或轻掺杂的。掺杂层可以包括一种或多种不同的掺杂剂。本征区615的每一侧上的掺杂层的数量可以相同或不同。一个或多个掺杂层620、622可以增加到本征区615中的自由载流子注入，可以辅助关断器件、提高开关速度，或者可以是各种所需器件特性之间的折中。
图7示出了被并入3端子PIN中的具有二维或三维特征的掺杂层720和722，其中，AC电流主要在集电极端子与基极端子之间传递。一个或多个掺杂层720、722可以增加到本征区715中的自由载流子注入，可以辅助关断器件、提高开关速度，或者可以是各种所需器件特性之间的折中。
图8示出了操作BJT或3端子PIN的方法，其中，AC电流主要在集电极与基极之间传递。方法800包括提供802具有集电极、基极和发射极的开关。集电极具有集电极端子，基极具有基极端子，并且发射极具有发射极端子。方法800还包括在集电极端子与基极端子之间传导804第一电流，其中，该第一电流的AC分量具有第一幅度。方法800还包括在基极端子与发射极端子之间传导806第二电流，其中，第二电流具有AC分量，该AC分量具有第二幅度。第一幅度可以大于第二幅度。此外，可以通过第二传导806控制第一传导804。例如，基极与发射极之间的包括正、零和负DC电流的DC电流可以控制集电极与基极之间的AC电流的幅度。
该方法与BJT的传统使用的区别在于，此处第一幅度大于第二幅度(基极端子中的电流的AC分量大于发射极端子中的电流的AC分量)。换言之，交流电流主要在集电极端子与基极端子之间传递而非在集电极与发射极之间传递。
图9示出了针对本征区上的两个不同反向偏置的电压与时间关系图。如果反向偏置DC电压902为负(点线)，但是其大小小于PIN结电压(虚线)或跨本征区的电压的AC分量的幅度，则将在负AC周期内将PIN结反向偏置，并且在正AC周期内将PIN结正向偏置(负电压表示PIN结被反向偏置)。因此，在PIN结上仅有小的或者可忽略不计的反向偏置的情况下，PIN结不会保持关断。这表示开关300和600将部分不可控。
因此，用于开关的偏置电路优选地跨PIN结保持足够低的绝对DC电势904，以使PIN结电压在每个周期内始终低于0V。这经由-700V DC偏置904(点线)和以-700V为中心的DC偏置的AC信号908(虚线)来示出。可以看出，利用这种偏置，DC偏置的AC电压908保持为负，并且因此在PIN结上保持反向偏置。因此，实质上大于AC电压的大小的反向偏置DC电压904的大小能够确保BJT保持反向偏置，并且不会陷入接通状态或部分接通状态。
与此类似，在实施例中，接通状态下的跨PIN结的正向偏置小于关断状态下的反向偏置。
本文中引用的所有结果都是利用硅器件获得的。然而，也可以使用利用GaAs、GaN、SiC或任何其它已知的半导体材料制造的器件。
可以结合除了本文中先前所述的具体物理器件之外的控制和处理部件来实施本文中描述的系统和方法。图10示出了控制系统1000的一个实施例的图形表示，在控制系统1000内，可以执行一组指令来使器件实现或执行本公开内容的方面和/或方法中的任何一个或多个。例如，可以利用控制系统1000实现用于控制上文论述的三端子PIN器件的端子之间的偏置的控制部件。但是图10中的部件仅是示例，并且并不限制使用的范围或任何硬件、软件、固件、嵌入式逻辑部件、或实施本公开内容的特定实施例的两个或更多这种部件的组合的功能。示出的部件中的一些或全部可以是控制系统1000的部分。例如，控制系统1000可以包括通用计算机或嵌入式逻辑装置(例如，FPGA)，不过这仅是两个非限制性示例。
该实施例中的控制系统1000至少包括处理器1001，例如以中央处理单元(CPU)或FPGA作为两个非限制性示例。控制系统1000还可以包括存储器1003和储存器1008，两者经由总线1040相互通信并且与其它部件通信。总线1040还可以将显示器1032、一个或多个输入装置1033(例如，其可以包括小键盘、键盘、鼠标、指示笔等)、一个或多个输出装置1034、一个或多个存储装置1035以及各种非暂态有形处理器可读存储介质1036相互链接并且与处理器1001、存储器1003和储存器1008中的一个或多个链接。所有这些元件都可以与总线1040直接进行接口连接或者经由一个或多个接口或适配器与总线1040进行接口连接。例如，各种非暂态有形处理器可读存储介质1036可以经由存储介质接口1026与总线1040进行接口连接。控制系统1000可以具有任何适当的物理形式，其包括但不限于一个或多个集成电路(IC)、印刷电路板(PCB)、移动手持装置、膝上型电脑或笔记本电脑、分布式计算机系统、计算网络或服务器。
(多个)处理器1001(或(多个)中央处理单元((多个)CPU))可选地包含用于指令、数据或处理器地址的暂时本地存储的高速缓冲存储器单元1002。(多个)处理器1001被配置为辅助存储在至少一个非暂态有形处理器可读存储介质上的非暂态处理器可读指令的执行。控制系统1000可以提供作为处理器1001执行包含在一个或多个非暂态有形处理器可读存储介质中的指令的结果的功能，非暂态有形处理器可读存储介质例如是存储器1003、存储器1008、存储装置1035和/或存储介质1036(例如，只读存储器(ROM))。例如，用于实现参考图8所描述的方法的一个或多个步骤的指令可以被包含在一个或多个非暂态有形处理器可读存储介质中，并且(多个)处理器1001可以执行指令。存储器1003可以从一个或多个其它非暂态有形处理器可读存储介质(例如，(多个)大容量存储装置1035、1036)读取指令，或者通过诸如网络接口1020的适当接口从一个或多个其它源读取指令。执行这种处理或步骤可以包括：限定存储在存储器1003中的数据结构、以及按照软件的指示修改数据结构。
信号输入部件1050通常操作用于接收信号(例如，数字和/或模拟信号)，所述信号提供与三端子PIN和/或施加到其端子的偏置中的一个或多个方面有关的信息。
信号输出部件1060可以包括本领域技术人员已知的数字到模拟部件，以产生用于控制施加到端子的偏置的开关的开关控制信号。
存储器1003可以包括各种部件(例如，非暂态有形处理器可读存储介质)，其包括但不限于随机存取存储器部件(例如，RAM 1004)(例如，静态RAM“SRAM”、动态RAM“DRAM”等)、只读部件(例如，ROM1005)以及它们的任何组合。ROM 1005可以用来向(多个)处理器1001单向传送数据和指令，并且RAM 1004可以用来与(多个)处理器1001双向传送数据和指令。ROM 1005和RAM 1004可以包括下文所述的任何适当的非暂态有形处理器可读存储介质。在一些实例中，ROM 1005和RAM 1004包括用于实施本文中描述的方法的非暂态有形处理器可读存储介质。
可选地通过存储控制单元1007将固定储存器1008与(多个)处理器1001双向连接。固定存储器1008提供附加的数据存储容量并且还可以包括本文中描述的任何适当的非暂态有形处理器可读介质。储存器1008可以用于存储操作系统1009、EXEC 1010(可执行文件)、数据1011、API应用1012(应用程序)等。尽管并非总是如此，但是储存器1008通常是慢于主储存器(例如，存储器1003)的辅助存储介质(例如硬盘)。储存器1008还可以包括光盘驱动器、固态存储装置(例如，基于闪存的系统)或上述任何装置的组合。在适当情况下，储存器1008中的信息可以作为虚拟存储器而并入存储器1003中。
在一个示例中，可以经由存储装置接口1025将(多个)存储装置1035与控制系统1000以可移除的方式进行接口连接(例如，经由外部端口连接器(未示出))。具体地，(多个)存储装置1035和相关联的机器可读介质可以提供对机器可读指令、数据结构、程序模块和/或控制系统1000的其它数据的非易失性和/或易失性存储。在一个示例中，软件可以完全或部分地存在于(多个)存储装置1035上的机器可读介质内。在另一个示例中，软件可以完全或部分地存在于(多个)处理器1001内。
总线1040连接各种各样的子系统。在本文中，对总线的引用可能包含在适当情况下服务于共同功能的一个或多个数字信号线。总线1040可以是使用各种总线架构中的任何总线架构的许多类型的总线结构中的任何类型，总线结构包括但不限于存储器总线、存储器控制器、外围总线、局部总线及其任何组合。作为示例而非限制，这种架构包括工业标准架构(ISA)总线、增强ISA(EISA)总线、微通道架构(MCA)总线、视频电子标准协会局部总线(VLB)、外围部件互连(PCI)总线、PCI-Express(PCI-X)总线、加速图形端口(AGP)总线、HyperTransport(HTX)总线、串行高级技术附件(SATA)总线及其任何组合。
控制系统1000还可以包括输入装置1033。在一个示例中，控制系统1000的用户可以经由(多个)输入装置1033向控制系统1000中输入命令和/或其它信息。(多个)输入装置1033的示例包括但不限于触摸屏、字母数字输入装置(例如，键盘)、指向装置(例如，鼠标或触摸板)、触摸板、操纵杆、游戏手柄、音频输入装置(例如，麦克风、语音应答系统等)、光扫描仪、视频或静止图像采集装置(例如，照相机)及其任何组合。(多个)输入装置1033可以经由各种输入接口1023中的任何输入接口(例如，输入接口1023)与总线1040接口连接，输入接口包括但不限于串行、并行、游戏端口、USB、FIREWIRE、THUNDERBOLT或上述接口的任何组合。
可以通过显示器1032显示信息和数据。显示器1032的示例包括但不限于液晶显示器(LCD)、有机液晶显示器(OLED)、阴极射线管(CRT)、等离子体显示器及其任何组合。显示器1032可以经由总线1040与(多个)处理器1001、存储器1003和固定储存器1008以及诸如(多个)输入装置1033之类的其它装置接口连接。显示器1032可以经由视频接口1022链接到总线1040，并且可以经由图形控制1021控制显示器1032与总线1040之间的数据的传输。
另外或作为替代，控制系统1000可以提供作为硬布线在电路中或在其它情况下包含在电路中的逻辑的结果的功能，该电路可以替代软件或者与软件一起进行操作，以执行本文中描述或示出的一个或多个过程或者一个或多个过程的一个或多个步骤。此外，在适当情况下，对非暂态有形处理器可读介质的引用可以包含存储用于执行的指令的电路(例如IC)、包含用于执行的逻辑的电路或两者。本公开内容包含硬件与软件结合的任何适当的组合。
可以利用被设计为执行本文中描述的功能的通用处理器、数字信号处理器(DSP)、特殊应用集成电路(ASIC)、现场可编程门阵列(FPGA)或其它可编程逻辑器件、离散门或晶体管逻辑、离散硬件部件或其任意组合来实施或执行结合本文中所公开的实施例描述的各种示例性逻辑块、模块和电路。通用处理器可以是微处理器，但是在替代的方案中，处理器可以是任何常规处理器、控制器、微控制器或状态机。处理器也可以被实施为计算装置的组合，例如DSP和微处理器、多个微处理器、一个或多个微处理器结合DSP核、或者任何其它这种构造。
总之，本发明在其中提供了用于等离子体处理过程中的电弧操纵的系统和方法。本领域技术人员可以容易地认识到，可以对本发明、其使用及其构造做出多种变型和替换，以获得与本文中描述的实施例所获得的结果实质上相同的结果。因此，并不将本发明限制于所公开的示例性形式。很多变型、修改和替代构造都落在权利要求中所表述的所公开的发明的范围和精神内。
Claims (23)
1.一种开关，包括：
具有集电极端子的集电极；
具有发射极端子的发射极；
在基极-发射极结处耦合到所述发射极的基极，所述基极具有基极端子；以及
被布置在所述基极与所述集电极之间的本征区。
2.根据权利要求1所述的开关，还包括接通状态，其中，所述基极-发射极结被正向偏置，并且通过所述基极端子的第一电流的AC分量大于通过所述发射极端子的第二电流的AC分量。
3.根据权利要求2所述的开关，还包括关断状态，其中，所述基极-发射极结被反向偏置，并且向至少包括所述基极、所述本征区和所述集电极的PIN结施加反向偏置。
4.根据权利要求3所述的开关，其中，所述PIN结在所述本征区与所述集电极之间包括一个或多个掺杂区。
5.根据权利要求3所述的开关，其中，所述PIN结在所述本征区与所述基极之间包括一个或多个掺杂区。
6.根据权利要求3所述的开关，其中，所述PIN结在所述本征区与所述集电极之间并且在所述本征区与所述基极之间包括一个或多个掺杂区。
7.根据权利要求1所述的开关，其中，所述集电极是n型半导体，所述基极是p型半导体，并且所述发射极是n型半导体。
8.根据权利要求7所述的开关，其中，所述本征区是未掺杂的。
9.根据权利要求7所述的开关，其中，所述本征区是轻掺杂的。
10.根据权利要求7所述的开关，其中，所述集电极、所述基极和所述发射极中的任何一个或多个是轻掺杂的。
11.根据权利要求7所述的开关，其中，所述集电极、所述基极和所述发射极中的任何一个或多个是重掺杂的。
12.根据权利要求1所述的开关，其中，所述集电极是p型半导体，所述基极是n型半导体，并且所述发射极是p型半导体。
13.根据权利要求1所述的开关，其中，所述本征区的击穿电压大于或等于1000V。
14.根据权利要求1所述的开关，其中，在接通状态下，基极电流通过所述基极端子，并且所述基极电流的AC分量的大小大于所述基极电流的直流分量的大小。
15.一种操作开关的方法，包括：
提供包括基极、发射极和集电极的所述开关，所述开关在所述集电极与所述基极之间具有本征区，所述基极具有基极端子，所述发射极具有发射极端子，并且所述集电极具有集电极端子；
在所述集电极端子与所述基极端子之间传导第一电流，其中，所述第一电流具有具有第一幅度的交流分量；
在所述集电极端子与所述发射极端子之间传导第二电流，其中，所述第二电流具有具有第二幅度的交流分量；
在所述基极端子与所述发射极端子之间传导第三电流；以及
经由所述第三电流控制所述第一电流。
16.根据权利要求15所述的方法，其中，所述第一幅度大于所述第二幅度。
17.根据权利要求15所述的方法，还包括将基极-发射极结正向偏置，以接通所述开关，所述基极-发射极结存在于所述基极与所述发射极之间。
18.根据权利要求17所述的方法，还包括通过将所述基极-发射极结反向偏置来关断所述开关，并且在所述集电极与所述基极之间施加偏置以使所述集电极端子处于比所述基极端子高的电势。
19.根据权利要求15所述的方法，还包括在所述本征区与所述集电极之间提供一个或多个掺杂区。
20.根据权利要求15所述的方法，还包括在所述本征区与所述基极之间提供一个或多个掺杂区。
21.根据权利要求15所述的方法，还包括跨所述本征区施加大于或等于500V的反向偏置。
22.一种开关，包括：
具有集电极端子的集电极；
具有发射极端子的发射极；
具有基极端子的基极，所述基极经由基极-发射极结耦合到所述发射极；以及
被布置在所述基极与所述集电极之间的本征区，
其中，通过所述基极端子的交流电流的幅度大于通过所述发射极端子的交流电流的幅度。
23.根据权利要求22所述的开关，还包括具有非暂态计算机可读存储介质的控制器，所述介质被利用处理器可读指令进行了编码，以执行用于操作所述开关的方法，所述方法包括：
施加从所述基极到所述发射极的直流电流，所述直流电流的幅度控制通过所述基极端子的所述交流电流的所述幅度。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US201261694205P | 2012-08-28 | 2012-08-28 | |
| US61/694,205 | 2012-08-28 | ||
| PCT/US2013/056895 WO2014036028A2 (en) | 2012-08-28 | 2013-08-27 | Three terminal pin diode |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN104685612A true CN104685612A (zh) | 2015-06-03 |
Family
ID=50184610
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201380051221.5A Pending CN104685612A (zh) | 2012-08-28 | 2013-08-27 | 三端子pin二极管 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US9490353B2 (zh) |
| JP (1) | JP6247300B2 (zh) |
| KR (1) | KR20150048157A (zh) |
| CN (1) | CN104685612A (zh) |
| TW (1) | TWI626745B (zh) |
| WO (1) | WO2014036028A2 (zh) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111699542B (zh) | 2017-11-29 | 2023-05-16 | 康姆艾德技术美国分公司 | 用于阻抗匹配网络控制的重新调谐 |
| TW201946387A (zh) * | 2018-03-05 | 2019-12-01 | 美商先驅能源工業公司 | 具備能源回收之pin二極體驅動器 |
| US11114279B2 (en) | 2019-06-28 | 2021-09-07 | COMET Technologies USA, Inc. | Arc suppression device for plasma processing equipment |
| US11527385B2 (en) | 2021-04-29 | 2022-12-13 | COMET Technologies USA, Inc. | Systems and methods for calibrating capacitors of matching networks |
| US11596309B2 (en) | 2019-07-09 | 2023-03-07 | COMET Technologies USA, Inc. | Hybrid matching network topology |
| US11107661B2 (en) | 2019-07-09 | 2021-08-31 | COMET Technologies USA, Inc. | Hybrid matching network topology |
| US11830708B2 (en) | 2020-01-10 | 2023-11-28 | COMET Technologies USA, Inc. | Inductive broad-band sensors for electromagnetic waves |
| US11521832B2 (en) | 2020-01-10 | 2022-12-06 | COMET Technologies USA, Inc. | Uniformity control for radio frequency plasma processing systems |
| US11670488B2 (en) | 2020-01-10 | 2023-06-06 | COMET Technologies USA, Inc. | Fast arc detecting match network |
| US11887820B2 (en) | 2020-01-10 | 2024-01-30 | COMET Technologies USA, Inc. | Sector shunts for plasma-based wafer processing systems |
| US11961711B2 (en) | 2020-01-20 | 2024-04-16 | COMET Technologies USA, Inc. | Radio frequency match network and generator |
| US11605527B2 (en) | 2020-01-20 | 2023-03-14 | COMET Technologies USA, Inc. | Pulsing control match network |
| US11373844B2 (en) | 2020-09-28 | 2022-06-28 | COMET Technologies USA, Inc. | Systems and methods for repetitive tuning of matching networks |
| US11923175B2 (en) | 2021-07-28 | 2024-03-05 | COMET Technologies USA, Inc. | Systems and methods for variable gain tuning of matching networks |
| US11657980B1 (en) | 2022-05-09 | 2023-05-23 | COMET Technologies USA, Inc. | Dielectric fluid variable capacitor |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| USRE27045E (en) * | 1963-11-08 | 1971-02-02 | Transistor with limited area base-collector junction | |
| JPS53140976A (en) * | 1977-05-16 | 1978-12-08 | Hitachi Ltd | Semiconductor device |
| CA1299771C (en) * | 1987-02-06 | 1992-04-28 | Tadao Ishibashi | Heterojunction bipolar transistor with collector buffer layer |
| JPS63258110A (ja) | 1987-04-15 | 1988-10-25 | Seiko Epson Corp | 高周波プラズマ発生装置のインピ−ダンス整合器 |
| JPS6481371A (en) * | 1987-09-24 | 1989-03-27 | Toshiba Corp | Semiconductor device |
| JPH0521440A (ja) * | 1991-07-10 | 1993-01-29 | Hitachi Ltd | 半導体装置 |
| JPH07221116A (ja) * | 1994-02-02 | 1995-08-18 | Rohm Co Ltd | トランジスタ |
| US5654679A (en) | 1996-06-13 | 1997-08-05 | Rf Power Products, Inc. | Apparatus for matching a variable load impedance with an RF power generator impedance |
| JPH11177401A (ja) | 1997-12-12 | 1999-07-02 | Mitsubishi Heavy Ind Ltd | スイッチ回路 |
| JP2003086602A (ja) | 2001-09-14 | 2003-03-20 | Nippon Telegr & Teleph Corp <Ntt> | ヘテロ接合バイポーラトランジスタ |
| JP2003115549A (ja) | 2001-10-05 | 2003-04-18 | Sanyo Electric Co Ltd | 半導体集積回路装置 |
| JP4088499B2 (ja) | 2002-08-28 | 2008-05-21 | 株式会社ダイヘン | インピーダンス整合器の出力端特性解析方法、およびインピーダンス整合器、ならびにインピーダンス整合器の出力端特性解析システム |
| JP4121320B2 (ja) | 2002-06-28 | 2008-07-23 | パール工業株式会社 | 堆積チャンバーのリモートプラズマ方式クリーニング装置 |
| US7180372B2 (en) * | 2004-12-07 | 2007-02-20 | Stmicroelectronics, Inc. | High frequency amplifier |
| TWI394276B (zh) * | 2010-04-22 | 2013-04-21 | Nat Univ Tsing Hua | 一種具有載子捕獲層之雙極性接面電晶體 |
| US8416008B2 (en) | 2011-01-20 | 2013-04-09 | Advanced Energy Industries, Inc. | Impedance-matching network using BJT switches in variable-reactance circuits |
-
2013
- 2013-08-27 US US14/010,599 patent/US9490353B2/en active Active
- 2013-08-27 JP JP2015529960A patent/JP6247300B2/ja active Active
- 2013-08-27 WO PCT/US2013/056895 patent/WO2014036028A2/en active Application Filing
- 2013-08-27 KR KR1020157006522A patent/KR20150048157A/ko not_active Application Discontinuation
- 2013-08-27 CN CN201380051221.5A patent/CN104685612A/zh active Pending
- 2013-08-28 TW TW102130986A patent/TWI626745B/zh active
Also Published As
| Publication number | Publication date |
|---|---|
| WO2014036028A3 (en) | 2014-10-30 |
| WO2014036028A2 (en) | 2014-03-06 |
| JP2015534262A (ja) | 2015-11-26 |
| KR20150048157A (ko) | 2015-05-06 |
| US20140167835A1 (en) | 2014-06-19 |
| TWI626745B (zh) | 2018-06-11 |
| TW201417277A (zh) | 2014-05-01 |
| US9490353B2 (en) | 2016-11-08 |
| JP6247300B2 (ja) | 2017-12-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104685612A (zh) | 三端子pin二极管 | |
| CN104575372B (zh) | 一种amoled像素驱动电路及其驱动方法、阵列基板 | |
| CN102948076B (zh) | 具有串联布置的jfet的开关装置 | |
| CN103001616A (zh) | 半导体装置 | |
| CN213717633U (zh) | 一种充电保护电路、充电电路以及电子设备 | |
| CN103956379A (zh) | 具有优化嵌入原胞结构的cstbt器件 | |
| CN105745807B (zh) | 一种dc-dc电源控制电路及电子设备 | |
| CN204597470U (zh) | 用于减小过压的电路装置 | |
| CN103023470B (zh) | 三电极单向导通场效应管 | |
| CN105049029A (zh) | 一种pmos管衬底切换电路 | |
| CN102307002B (zh) | 一种带负压关断的功率开关管的驱动电路 | |
| CN103501173A (zh) | 防止反向电流传输的上拉电阻电路与输入输出端口电路 | |
| JP7162505B2 (ja) | 半導体装置 | |
| CN104037231A (zh) | 一种高边横向双扩散场效应晶体管 | |
| CN102075002A (zh) | 双电源供电电路 | |
| JP2014135320A (ja) | 半導体装置 | |
| CN115940110A (zh) | 电压选择电路、电压选择系统及电子设备 | |
| CN103684369A (zh) | 半导体开关的有源箝位 | |
| CN202487497U (zh) | 一种直流接触器的隔离驱动电路 | |
| CN107919792B (zh) | 一种三极管驱动电路、驱动方法及开关电源 | |
| TW202023196A (zh) | 通用序列匯流排控制電路 | |
| EP2909936B1 (en) | Increased transition speed device driver | |
| CN205005032U (zh) | 电路 | |
| CN103258822B (zh) | 高压半导体元件及其操作方法 | |
| CN204615634U (zh) | 抑制绝缘栅双极型晶体管关断尖峰的电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20150603 |