CN205005032U - 电路 - Google Patents

Abstract

本实用新型公开了一种电路，涉及终端技术领域，能够降低因输入端状态变化而引起的短路功耗。该电路包括：第一开关管，其第一端连接于高电平输入端，其第二端连接于所述电路的输出端，其控制端连接于所述电路的输入端；第二开关管，其第一端连接于低电平输入端，其第二端连接于所述电路的输出端，其控制端连接于所述电路的输入端；阻抗模块，所述第一开关管的第二端通过所述阻抗模块连接于所述电路的输出端。本实用新型主要用于输出端电压随输入端电压变化而改变的电路。

Description

电路

技术领域

本实用新型涉及终端设备技术领域，尤其涉及一种电路。

背景技术

在手机等终端设备中，包含各种电路，其中有一种类型的电路由两个对称的器件组成，如图1所示，该电路包括第一开关管M1和第二开关管M2，第一开关管M1和第二开关管M2的控制端连接于该电路的输入端Input，第一开关管M1的第一端连接于高电平输入端VCC，第一开关管M1的第二端连接于该电路的输出端Output，第二开关管M2的第一端连接于低电平输入端VEE，第二开关管M2的第二端连接于该电路的输出端Output。例如，第一开关管M1为NPN型三极管，第二开关管M2为PNP型三极管，其工作过程为，当电路的输入端Input电压高于该电路的边界电压0.7V时，第一开关管M1导通，第二开关管M2截止，此时该电路的输出端Output电压为高电平输入端VCC的电压，当电路的输入端Input电压低于该电路的边界电压0.7V时，第一开关管M1截止，第二开关管M2导通，此时该电路的输出端Output电压为低电平输入端VEE的电压，该电路的输出端Output电压随着输入端Input电压变化而改变。

然而，在输入端Input电压的变化过程中，会出现第一开关管M1与第二开关管M2同时导通的状态，例如输入端Input电压等于该电路的边界电压0.7V时，第一开关管M1和第二开关管M2同时导通会导致很大的瞬时短路电流，从而增大了电路的功耗。

实用新型内容

有鉴于此，本实用新型实施例提供一种电路，能够降低因输入端状态变化而引起的短路功耗。

为达到上述目的，本实用新型主要提供如下技术方案：

提供一种电路，包括：

第一开关管，其第一端连接于高电平输入端，其第二端连接于所述电路的输出端，其控制端连接于所述电路的输入端；

第二开关管，其第一端连接于低电平输入端，其第二端连接于所述电路的输出端，其控制端连接于所述电路的输入端；

阻抗模块，所述第一开关管的第二端通过所述阻抗模块连接于所述电路的输出端。

可选地，所述第一开关管和所述第二开关管为三极管。

具体地，所述第一开关管为NPN型三极管，所述第二开关管为PNP型三极管，所述第一开关管和所述第二开关管的第一端为集电极，所述第一开关管和所述第二开关管的第二端为发射极，所述第一开关管和所述第二开关管的控制端为基极。

可选地，所述第一开关管和所述第二开关管为金属氧化物半导体场效应晶体管MOSFET。

具体地，所述第一开关管为N型MOSFET，所述第二开关管为P型MOSFET，所述第一开关管和所述第二开关管的第一端为漏极，所述第一开关管和所述第二开关管的第二端为源极，所述第一开关管和所述第二开关管的控制端为栅极。

可选地，所述阻抗模块为第三开关管；

所述第三开关管的第一端连接于所述高电平输入端，所述第三开关管的第二端连接于所述电路的输出端，所述第三开关管的控制端连接于所述第一开关管的第二端。

可选地，所述第三开关管为MOSFET；

所述第三开关管为N型MOSFET，所述第三开关管的第一端为漏极，所述第三开关管的第二端为源极，所述第三开关管的控制端为栅极。

可选地，所述第三开关管为三极管；

所述第三开关管为NPN型三极管，所述第三开关管的第一端为集电极，所述第三开关管的第二端为发射极，所述第三开关管的控制端为基极。

可选地，所述阻抗模块为二极管；

所述二极管的输入端连接于所述第一开关管的第二端，所述二极管的输出端连接于所述电路的输出端。

可选地，所述阻抗模块为电阻。

本实用新型提供的电路，通过在在第一开关管的第二端与输出端之间串联阻抗模块，使得在输入端对第一开关管和第二开关管进行控制的电压值不同，提高了在输入端对第一开关管进行控制的电压值，使得在输入端电压变化过程中，第一开关管和第二开关管不会同时导通，从而降低了因输入端状态变化而引起的短路功耗。

附图说明

图1为现有技术中一种电路的结构示意图；

图2为本实用新型实施例中一种电路的结构示意图；

图3为本实用新型实施例中另一种电路的结构示意图；

图4为本实用新型实施例中另一种电路的结构示意图；

图5为本实用新型实施例中另一种电路的结构示意图。

具体实施方式

下面结合附图和实施例对本实用新型作进一步的详细说明。

如图2所示，本实施例提供一种电路，包括：第一开关管M1，其第一端连接于高电平输入端VCC，其第二端连接于上述电路的输出端Output，其控制端连接于上述电路的输入端Input；第二开关管M2，其第一端连接于低电平输入端VEE，其第二端连接于上述电路的输出端Output，其控制端连接于上述电路的输入端Input；阻抗模块1，第一开关管M1的第二端通过阻抗模块1连接于上述电路的输出端Output。

具体地，第一开关管M1为高电平导通、低电平截止的开关管，第二开关管M2为低电平导通、高电平截止的开关管，阻抗模块1用于增大输出端Output与第一开关管M1的第二端之间的阻抗。在上述电路中，在输入端Input使第一开关管M1导通或截止的电压由第一开关管M1与输出端Output之间的阻抗决定，类似的，在输入端Input使第二开关管M2导通或截止的电压由第二开关管M2与输出端Output之间的阻抗决定。本实施例中在第一开关管M1的第二端与输出端Output之间串联阻抗模块1，使得在输入端Input对第一开关管M1和第二开关管M2进行控制的电压值不同，提高了在输入端Input对第一开关管M1进行控制的电压值。例如，第一开关管M1和第二开关管M2的阈值电压为0.7V，由于第一开关管M1的第二端与输出端Output之间串联有阻抗模块1，因此，输入端Input的电压为比0.7V更大的值时才会实现对第一开关管M1的控制，例如：当输入端Input电压大于1.4V时，第一开关管M1导通，此时第二开关管M2截止，输出端Output输出高电平；当输入端Input电压小于1.4V但大于0.7V时，第一开关管M1和第二开关管M2均截止；当输入端Input电压小于0.7V时，第一开关管M1截止，此时第二开关管M2导通，输出端Output输出低电平。上述电路的输出端Output电压会随着输入端Input电压变化而变化，在电路的工作过程中，始终保证第一开关管M1和第二开关管M2中有至少一个开关管截止，因此，不会出现第一开关管M1与第二开关管M2同时导通引起瞬间大电流的状态。

本实施例中的电路，通过在在第一开关管的第二端与输出端之间串联阻抗模块，使得在输入端对第一开关管和第二开关管进行控制的电压值不同，提高了在输入端对第一开关管进行控制的电压值，使得在输入端电压变化过程中，第一开关管和第二开关管不会同时导通，从而降低了因输入端状态变化而引起的短路功耗。

可选地，第一开关管M1和第二开关管M2可以为三极管。

具体地，第一开关管M1为NPN型三极管，第二开关管M2为PNP型三极管，第一开关管M1和第二开关管M2的第一端为集电极(Collector，简称c)，第一开关管M1和第二开关管M2的第二端为发射极(Emitter，简称e)，第一开关管M1和第二开关管M2的控制端为基极(Base，简称b)。NPN型三级管即为高电平导通、低电平截止的开关管，例如，其临界条件为基极与发射极之间的电压Vbe大于0.7V时导通，基极与发射极之间的电压Vbe小于0.7V时截止；PNP型三极管即为低电平导通、高电平截止的开关管，例如，其临界条件为基极与发射极之间的电压Vbe小于0.7V时导通，基极与发射极之间的Vbe电压大于0.7V时截止。在该电路中，由于第一开关管M1的发射极与输出端Output之间串联有阻抗模块1，因此当输入端Input电压大于1.4V时，才会使第一开关管M1的基极与发射极之间的电压Vbe大于0.7V，即第一开关管M1导通，此时第二开关管M2截止；当输入端Input电压小于1.4V且大于0.7V时，第一开关管M1的基极与发射极之间的电压Vbe小于0.7V，同时第二开关管M2的基极与发射极之间的电压Vbe大于0.7V，即第一开关管M1与第二开关管M2均截止；当输入端Input电压小于0.7V时，第一开关管M1的基极与发射极之间的电压Vbe小于0.7V，同时第二开关管M2的基极与发射极之间的电压Vbe小于0.7V，即第一开关管M1截止，第二开关管M2导通。

可选地，如图3所示，第一开关管M1和第二开关管M2也可以为金属氧化物半导体场效应晶体管(Metal-Oxide-SemiconductorField-EffectTransistor，简称MOSFET)。

具体地，第一开关管M1为N型MOSFET，第二开关管M2为P型MOSFET，第一开关管M1和第二开关管M2的第一端为漏极(Drain，简称d)，第一开关管M1和第二开关管M2的第二端为源极(Source，简称s)，第一开关管M1和第二开关管M2的控制端为栅极(Gate，简称g)。N型MOSFET即为高电平导通、低电平截止的开关管，例如其临界条件为栅极与源极之间的电压Vgs大于0.7V时导通，栅极与源极之间的电压Vgs小于0.7V时截止；P型MOSFET即为低电平导通、高电平截止的开关管，例如其临界条件为栅极与源极之间的电压Vgs小于0.7V时导通，栅极与源极之间的电压Vgs大于0.7V时截止。在该电路中，由于第一开关管M1的发射极与输出端Output之间串联有阻抗模块1，因此当输入端Input电压大于1.4V时，才会使第一开关管M1的栅极与源极之间的电压Vgs大于0.7V，即第一开关管M1导通，此时第二开关管M2截止；当输入端Input电压小于1.4V且大于0.7V时，第一开关管M1的栅极与源极之间的电压Vgs小于0.7V，即第一开关管M1与第二开关管M2均截止；当输入端Input电压小于0.7V时，第一开关管M1的栅极与源极之间的电压Vgs小于0.7V，同时第二开关管M2的栅极与源极之间的电压Vgs小于0.7V，即第一开关管M1截止，第二开关管M2导通。

需要说明的是，第一开关管M1和第二开关管M2除了可以为三极管或者MOSFET之外，可以为其他类型的开关管，本实施例中仅以三极管和MOSFET作为第一开关管M1和第二开关管M2为例，对该电路的工作过程和原理进行详细说明。

可选地，如图2或图3所示，阻抗模块1可以为第三开关管M3；第三开关管M3的第一端连接于高电平输入端VCC，第三开关管M3的第二端连接于电路的输出端Output，第三开关管M3的控制端连接于第一开关管M1的第二端。

具体地，第三开关管M3可以为MOSFET；第三开关管M3为N型MOSFET，第三开关管M3的第一端为漏极，第三开关管M3的第二端为源极，第三开关管M3的控制端为栅极。第三开关管M3的栅极与源极之间具有阻抗，因此当输入端Input电压大于1.4V时，才会使第一开关管M1与第三开关管M3导通，高电平输入端VCC的电流可以通过第三开关管M3流向输出端Output，此时第二开关管M2截止；当输入端Input电压小于1.4V且大于0.7V时，第一开关管M1、第二开关管M2和第三开关管M3均截止；当输入端Input电压小于0.7V时，第一开关管M1和第三开关管M3截止，第二开关管M2导通。将MOSFET作为阻抗模块1，可以提高了在输入端对第一开关管进行控制的电压值，但是在阻抗模块1所在的支路导通时，与将电阻、二极管、三极管等器件作为阻抗模块1相比，将MOSFET作为阻抗模块1时的功耗较低，因此为优选的实施方式。

可选地，如图4所示，第三开关管M3可以为三极管；第三开关管M3为NPN型三极管，第三开关管M3的第一端为集电极，第三开关管M3的第二端为发射极，第三开关管M3的控制端为基极。三极管作为阻抗模块时电路的工作过程与MOSFET作为阻抗模块时电路的工作过程类似，第三开关管M3的基极与发射极之间具有阻抗，因此当输入端Input电压大于1.4V时，才会使第一开关管M1与第三开关管M3导通，高电平输入端VCC的电流可以通过第三开关管M3流向输出端Output，此时第二开关管M2截止；当输入端Input电压小于1.4V且大于0.7V时，第一开关管M1、第二开关管M2和第三开关管M3均截止；当输入端Input电压小于0.7V时，第一开关管M1和第三开关管M3截止，第二开关管M2导通。需要说明的是，图4中仅示出了当第一开关管M1、第二开关管M2和第三开关管M3均为三极管的情况，当然也可以为第一开关管M1和第二开关管M2为MOSFET，第三开关管M3为三极管。

可选地，如图5所示，阻抗模块1为二极管；该二极管的输入端连接于第一开关管M1的第二端，该二极管的输出端连接于上述电路的输出端Output。由于二极管的阻抗作用，当输入端Input电压大于1.4V时，才会使第一开关管M1与该二极管所在支路导通，高电平输入端VCC的电流可以通过第一开关管M1与二极管流向输出端Output，此时第二开关管M2截止；当输入端Input电压小于1.4V且大于0.7V时，第一开关管M1和第二开关管M2均截止；当输入端Input电压小于0.7V时，第一开关管M1截止，第二开关管M2导通。需要说明的是，图5中仅示出了当第一开关管M1和第二开关管M2为三极管时，阻抗模块1为二极管，能够理解的，当第一开关管M1和第二开关管M2为MOSFET时，阻抗模块1同样可以为二极管。

可选地，除了可以将开关管或者二极管作为阻抗模块外，阻抗模块还可以为电阻，通过电阻同样可以提高在输入端Input对第一开关管M1进行控制的电压值。由于电阻的阻抗作用，当输入端Input电压大于1.4V时，才会使第一开关管M1与该电阻所在支路导通，高电平输入端VCC的电流可以通过第一开关管M1与该电阻流向输出端Output，此时第二开关管M2截止；当输入端Input电压小于1.4V且大于0.7V时，第一开关管M1和第二开关管M2均截止；当输入端Input电压小于0.7V时，第一开关管M1截止，第二开关管M2导通。

需要说明的是，本实施例中均以0.7V作为开关管的控制端与第二端之间的边界电压为例对电路的工作过程和原理进行了说明，根据开关管的不同，其边界电压也不同，不一定是0.7V。本实用新型实施例中的电路适用于手机、平板电脑等终端，能够有效降低功耗。

本实施例中的电路，通过在在第一开关管的第二端与输出端之间串联阻抗模块，使得在输入端对第一开关管和第二开关管进行控制的电压值不同，提高了在输入端对第一开关管进行控制的电压值，使得在输入端电压变化过程中，第一开关管和第二开关管不会同时导通，从而降低了因输入端状态变化而引起的短路功耗。

以上所述，仅为本实用新型的具体实施方式，但本实用新型的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本实用新型揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本实用新型的保护范围之内。因此，本实用新型的保护范围应以所述权利要求的保护范围为准。

Claims (12)

1.一种电路，其特征在于，包括：

第一开关管，其第一端连接于高电平输入端，其第二端连接于所述电路的输出端，其控制端连接于所述电路的输入端；

第二开关管，其第一端连接于低电平输入端，其第二端连接于所述电路的输出端，其控制端连接于所述电路的输入端；

阻抗模块，所述第一开关管的第二端通过所述阻抗模块连接于所述电路的输出端。

2.根据权利要求1所述的电路，其特征在于，

所述第一开关管和所述第二开关管为三极管。

3.根据权利要求2所述的电路，其特征在于，

所述第一开关管为NPN型三极管，所述第二开关管为PNP型三极管，所述第一开关管和所述第二开关管的第一端为集电极，所述第一开关管和所述第二开关管的第二端为发射极，所述第一开关管和所述第二开关管的控制端为基极。

4.根据权利要求1所述的电路，其特征在于，

所述第一开关管和所述第二开关管为金属氧化物半导体场效应晶体管MOSFET。

5.根据权利要求4所述的电路，其特征在于，

所述第一开关管为N型MOSFET，所述第二开关管为P型MOSFET，所述第一开关管和所述第二开关管的第一端为漏极，所述第一开关管和所述第二开关管的第二端为源极，所述第一开关管和所述第二开关管的控制端为栅极。

6.根据权利要求1至5中任意一项所述的电路，其特征在于，

所述阻抗模块为第三开关管；

所述第三开关管的第一端连接于所述高电平输入端，所述第三开关管的第二端连接于所述电路的输出端，所述第三开关管的控制端连接于所述第一开关管的第二端。

7.根据权利要求6所述的电路，其特征在于，

所述第三开关管为MOSFET。

8.根据权利要求7所述的电路，其特征在于，

所述第三开关管为N型MOSFET，所述第三开关管的第一端为漏极，所述第三开关管的第二端为源极，所述第三开关管的控制端为栅极。

9.根据权利要求6所述的电路，其特征在于，

所述第三开关管为三极管。

10.根据权利要求9所述的电路，其特征在于，

所述第三开关管为NPN型三极管，所述第三开关管的第一端为集电极，所述第三开关管的第二端为发射极，所述第三开关管的控制端为基极。

11.根据权利要求1至5中任意一项所述的电路，其特征在于，

所述阻抗模块为二极管；

所述二极管的输入端连接于所述第一开关管的第二端，所述二极管的输出端连接于所述电路的输出端。

12.根据权利要求1至5中任意一项所述的电路，其特征在于，

所述阻抗模块为电阻。