CN104662647B - 用单个多晶硅层形成浮动栅极存储单元的半导体存储阵列的自对准方法 - Google Patents
用单个多晶硅层形成浮动栅极存储单元的半导体存储阵列的自对准方法 Download PDFInfo
- Publication number
- CN104662647B CN104662647B CN201380050874.1A CN201380050874A CN104662647B CN 104662647 B CN104662647 B CN 104662647B CN 201380050874 A CN201380050874 A CN 201380050874A CN 104662647 B CN104662647 B CN 104662647B
- Authority
- CN
- China
- Prior art keywords
- material layer
- area
- groove
- substrate
- block
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 42
- 239000004065 semiconductor Substances 0.000 title claims abstract description 18
- 230000015572 biosynthetic process Effects 0.000 title claims abstract description 11
- 229910021420 polycrystalline silicon Inorganic materials 0.000 title abstract description 27
- 230000015654 memory Effects 0.000 title description 28
- 239000000758 substrate Substances 0.000 claims abstract description 34
- 238000005530 etching Methods 0.000 claims abstract description 11
- 239000012774 insulation material Substances 0.000 claims abstract description 11
- 239000011810 insulating material Substances 0.000 claims abstract description 7
- 239000000463 material Substances 0.000 claims description 30
- 239000004020 conductor Substances 0.000 claims description 17
- 238000002347 injection Methods 0.000 claims description 3
- 239000007924 injection Substances 0.000 claims description 3
- 229920005591 polysilicon Polymers 0.000 abstract description 24
- 230000004888 barrier function Effects 0.000 abstract description 8
- 150000004767 nitrides Chemical class 0.000 description 16
- 238000002955 isolation Methods 0.000 description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 239000011248 coating agent Substances 0.000 description 7
- 238000000576 coating method Methods 0.000 description 7
- 238000000151 deposition Methods 0.000 description 7
- 230000008021 deposition Effects 0.000 description 7
- 238000009413 insulation Methods 0.000 description 6
- 238000003860 storage Methods 0.000 description 6
- 239000003795 chemical substances by application Substances 0.000 description 4
- 238000005260 corrosion Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000005192 partition Methods 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 238000000429 assembly Methods 0.000 description 1
- 230000000712 assembly Effects 0.000 description 1
- 230000006399 behavior Effects 0.000 description 1
- 230000003139 buffering effect Effects 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 229910017464 nitrogen compound Inorganic materials 0.000 description 1
- 150000002830 nitrogen compounds Chemical class 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 239000002023 wood Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42324—Gate electrodes for transistors with a floating gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
- H01L29/7881—Programmable transistors with only two possible levels of programmation
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
一种形成半导体存储单元的方法，其包括从同一多晶硅层形成浮动栅极及控制栅极。绝缘层、导电层及第二绝缘材料层形成于衬底之上。沟槽形成于所述第二绝缘材料中，其向下延伸到所述导电层且暴露所述导电层。间隔物形成于所述沟槽中，通过在所述沟槽的底部的较小及所界定间隙来隔开，所述间隙暴露所述导电层的一部分。接着借由通过所述间隙执行各向异性蚀刻，而形成通过所述导电层的所述暴露部分的沟槽。所述沟槽填充有第三绝缘材料。所述导电层的所选择部分被移除，从而留下其通过所述第三绝缘材料所隔开的两个区块。
Description
技术领域
本发明涉及形成半导体存储单元的自对准方法。
背景技术
使用浮动栅极而在其上存储电荷的非易失性半导体存储单元及形成于半导体衬底中的这些非易失性存储单元的存储阵列在现有技术中是众所周知的。通常，这些浮动栅极存储单元一直是分裂栅类型或层栅类型的。
半导体浮动栅极存储单元阵列的可制造性所面临的问题之一一直是诸如源极、漏极、控制栅极及浮动栅极的各种组件的对准。随着半导体处理的集成设计规则减少，从而降低最小光刻特征，对精确对准的需求变得愈发关键。各种部件的对准还决定半导体产品的制造产量。
自对准在现有技术中是众所周知的。自对准是指如下行为：对涉及一种或多种材料的一个或多个步骤进行处理，使得这些特征在那个步骤处理中相对于彼此自动地对准。因此，本发明使用自对准技术来实现具有分裂栅类型的半导体存储阵列的制造。
不断需要缩小存储单元阵列的大小，以便使单个晶圆上的存储单元的数目最大。形成分裂栅类型存储单元以形成横向彼此邻近且在衬底之上的控制栅极及浮动栅极是众所周知的。然而，单独的栅极形成过程通常用以形成浮动栅极及控制栅极。单独的形成过程需要额外的光刻掩模及掩模步骤。另外，随着存储单元的大小按比例缩小，变得越来越难以使这两个栅极彼此对准、以及准确地控制将这两个栅极彼此隔开的绝缘层的厚度。
存在形成用于分裂栅非易失性存储单元的浮动栅极及控制栅极的过程中的改进的技术的需要。
发明内容
一种形成分裂栅非易失性存储单元的方法包括：在衬底上形成第一绝缘材料层；在所述第一绝缘层上形成导电材料层；在所述导电层上形成第二绝缘材料层；在所述第二绝缘层中形成向下延伸到所述导电层且暴露所述导电层的第一沟槽；在所述第一沟槽中形成间隔物，所述间隔物是通过在所述第一沟槽的底部的间隙来隔开的，所述间隙暴露所述导电层的一部分；借由通过所述间隙执行各向异性蚀刻而形成通过所述导电层的第二沟槽；以留下所述导电材料层的第一区块及第二区块的方式选择性地移除所述导电层的多个部分，所述第一区块及所述第二区块是通过所述第二沟槽彼此隔开的；用绝缘材料填充所述第二沟槽；及在所述衬底中形成间隔开的第一区域及第二区域，在所述第一区域及所述第二区域之间于所述衬底中有通道区域，其中，所述第一区域及所述第二区域具有第一导电类型且所述通道区域具有不同于所述第一导电类型的第二导电类型，且其中，所述通道区域包括在所述第一区块下的第一部分及在所述第二区块下的第二部分。
本发明的其他目的及特征将通过审阅说明书、权利要求及所附诸图而变得明显。
附图说明
图1A是在形成隔离区域的过程中所使用的半导体衬底的俯视图。
图1B是示出形成隔离区域及有源区域的初始处理步骤的沿着线1B-1B所截取的结构的横截面图。
图1C是示出在形成隔离区域及有源区域的过程中的下一步骤的结构的俯视图。
图1D是示出在图1C中的结构中形成的隔离沟槽的沿着线1D-1D所截取的该结构的横截面图。
图1E是示出隔离沟槽中隔离材料区块的形成的图1D中的结构的横截面图。
图1F是示出隔离区域的最终结构的图1E中的结构的横截面图。
图2A至图2H是依序示出在浮动栅极存储单元的非易失性存储阵列的形成中在图1F中的半导体结构的处理中的步骤的、沿着线2A-2A所截取的该半导体结构的横截面图。
具体实施方式
在图1A至图1F及图2A至图2H中示出了形成非易失性存储装置的方法。此方法以半导体衬底10开始，半导体衬底10优选地为P型的且在现有技术中是众所周知的。
隔离区域形成
图1A至图1F示出了在衬底上形成隔离区域的众所周知的STI方法。参看图1A，示出了半导体衬底10（或其半导体阱）的俯视平面图，半导体衬底10优选地为P型的且在现有技术中是众所周知的。第一材料层12及第二材料层14被形成（例如，生长或沉积）于衬底上。例如，第一层12可为二氧化硅（下文中为“氧化物”），其通过诸如氧化或氧化物沉积（例如，化学气相沉积或CVD）的任何众所周知的技术形成于衬底10上。也可使用氮掺杂的氧化物或其它绝缘电介质。第二层14可为氮化硅（下文中为“氮化物”），其优选地通过CVD或PECVD形成于氧化物层12之上。图1B示出了所得结构的横截面。
一旦已形成第一及第二层12/14，那么合适的光致抗蚀剂材料16被施加于氮化物层14上，且执行掩模步骤以从在Y或列方向上延伸的某些区域（条带18）选择性地移除光致抗蚀剂材料，如图1C中所示。在光致抗蚀剂材料16被移除的情况下，使用标准蚀刻技术（即，各向异性氮化物及氧化物/电介质蚀刻过程）在条带18中蚀刻掉暴露的氮化物层14及氧化物层12，以在结构中形成沟槽20。邻近的条带18之间的距离W可与所使用的过程的最小光刻特征一样小。硅蚀刻过程接着用以使沟槽20向下延伸到硅衬底10中，如图1D中所示。在光致抗蚀剂16未被移除的情况下，氮化物层14及氧化物层12得以保持。图1D中所示出的所得结构现在界定与隔离区域24交错的有源区域22。
此结构经进一步处理以移除剩余的光致抗蚀剂16。接着，诸如二氧化硅的隔离材料通过以下步骤形成于沟槽20中：沉积厚的氧化物层，继之以化学机械抛光（CMP）蚀刻（使用氮化物层14作为蚀刻终止）以移除除沟槽20中的氧化物区块26以外的氧化物层，如图1E中所示。剩余的氮化物及氧化物层14/12接着使用氮化物/氧化物蚀刻过程来移除，从而留下沿着隔离区域24延伸的STI氧化物区块26，如图1F中所示。
上文所述的STI隔离方法是形成隔离区域24的优选方法。然而，或者可使用众所周知的LOCOS隔离方法（例如，凹入的LOCOS、多晶硅缓冲的LOCOS等），其中沟槽20可以不延伸到衬底中，且隔离材料可以在条带区域18中形成（例如，生长）于衬底表面的暴露部分上。图1A至图1F示出了衬底的存储单元阵列区域，其中多列存储单元将形成于通过隔离区域24隔开的有源区域22中。
存储单元形成
进一步如下地处理图1F中所示的结构以形成非易失性存储单元。图2A至图2H随着执行接下来的处理步骤而从与图1F的视图正交的视图（沿图1C和图1F中所示的线2A-2A）示出有源区域22中的结构的横截面。如图2A中所示出的，NWEL区域30（用于P型晶体管的逻辑阱区域）通过使用传统注入过程在衬底10中注入N型材料以形成深的源极结来形成。MWEL掩模及注入过程经执行以在衬底的表面下方界定存储阱32。绝缘层34（优选地为氧化物）形成于衬底10之上（例如，通过沉积或热氧化生长）。用于层34的非限制性示例性厚度是80-200Å。多晶硅层36（下文中为“多晶硅（poly）”）形成于氧化物层34之上（例如，通过多晶硅沉积）。在图2B中示出所得结构。
绝缘层38（例如，氮化物）形成于多晶硅层36之上（例如，通过氮化物沉积）。光刻蚀刻过程接下来得以执行，其中合适的光致抗蚀剂材料施加于氮化物层38上，且掩模步骤经执行以选择性地移除光致抗蚀剂材料且选择性地暴露氮化物层38的某些部分。各向异性氮化物蚀刻接着得以执行以移除氮化物层38的暴露部分，由此产生向下延伸到多晶硅层36且选择性地暴露多晶硅层36的沟槽40。在图2C中示出所得结构。
绝缘材料层42接着形成于该结构之上（即，氮化物层38上且填充沟槽40），如图2D中所示出的。优选地，层42是氧化物。氧化物各向异性蚀刻接着用以沿着沟槽40的侧壁移除除材料间隔物44以外的氧化物42。间隔物的形成在现有技术中是众所周知的，且涉及材料在结构的轮廓之上的沉积，继之以各向异性蚀刻过程，从而从结构的水平表面移除该材料，而该材料在该结构的竖直定向表面（具有圆化的上表面）上在很大程度上保持完整。间隔物44得以形成，使得其通过在多晶硅层36的顶表面处的较小但良好界定的间隙46来隔开。作为非限制性实例，间隙46的宽度可为150-2000 Å。在图2E中示出所得结构。
对氧化物具有极高选择性的多晶硅蚀刻经执行以移除多晶硅层36在间隙46之下的暴露部分，从而产生向下延伸通过多晶硅层36到氧化物层34的沟槽48，如图2F中所示出的。沟槽48具有近似与间隙46相同的宽度。氮化物蚀刻用以移除层38，且氧化物蚀刻用以移除间隔物44，如图2G中所示出的。
光刻多晶硅蚀刻接着用以移除多晶硅层36的多个部分，从而留下多晶硅区块50及52。合适的离子注入（及可能的退火）经执行，以在衬底10中形成分别邻近多晶硅区块52及50的N型第一（源极）区域54及第二（漏极）区域56。绝缘间隔物58（例如，氧化物）通过氧化物沉积及蚀刻过程横向邻近于且邻接多晶硅区块50/52而形成，其又用氧化物填充沟槽48，由此在多晶硅区块50/52之间形成薄的氧化物绝缘层59。在图2H中示出所得存储单元结构。对图2H的存储单元结构的进一步处理可包括绝缘及接点形成，这在现有技术中是众所周知的且在本文中不做进一步描述。
如图2H中所示，上文所述的过程形成具有第一及第二区域54/56的存储单元，第一及第二区域54/56分别构成源极区域及漏极区域（但所属领域的技术人员知晓，源极及漏极在操作期间可切换）。多晶硅区块52构成浮动栅极，且多晶硅区块50构成控制栅极。通道区域60被界定于衬底10的处于源极与漏极54/56之中-之间的表面部分中。从同一多晶硅层形成浮动及控制栅极50/52的上文所述方法及薄的绝缘层59在栅极50/52之间的形成是有利的，这是因为其对栅极50/52彼此的对准提供更大控制，以及对栅极50/52之间的绝缘层59的厚度提供更大控制。此外，层59的厚度可小于用以制成存储单元的光刻过程的几何结构。以上方法与用以在同一芯片上制成相关联逻辑的过程兼容，且与其它存储单元形成方法相比减少了所需的光刻掩模的数目。
尽管单个存储单元的形成被示出于诸图中且在上文得到描述，但所属领域的技术人员应理解，这些单元的阵列是用上文所述的方法同时形成于同一晶圆上，且实际上可成对地形成从而共享漏极区域或源极区域。浮动栅极52控制通道区域（60a）在浮动栅极52之下的那部分，且控制栅极50控制通道区域（60b）在控制栅极50之下的那部分。分离式单元存储单元的操作及操作原理被描述于美国专利第5,572,054号中，为所有目的以引用的方式将该专利的公开内容并入本文中，且特别是关于具有浮动栅极及控制栅极的非易失性存储单元的操作及操作原理、隧穿，及从而形成的存储单元的阵列。
应注意，如本文所使用的，术语“在……之上”及“在……上”均包括性地包括“直接在……上”（其间并未安置中间材料、元件或空间）及“间接地在……上”（其间安置有中间材料、元件或空间）。同样地，术语“邻近”包括“直接邻近”（其间并未安置中间材料、元件或空间）及“间接地邻近”（其间安置有中间材料、元件或空间）。例如，“在衬底之上”形成元件可包括在衬底上直接形成元件而其间并无中间材料/元件，以及在衬底上间接地形成元件而其间具有一种或多种中间材料/元件。
应理解，本发明不限于上文所述及本文所示出的（多个）实施例，而是涵盖落在所附权利要求的范围内的任何及所有变化。例如，在本文中对本发明的参考不旨在限制任何权利要求或权利要求条款的范围，而是仅参考可由权利要求中的一项或多项所覆盖的一个或多个特征。上文所述的材料、过程及数字实例仅仅是示例性的，且不应被认为限制权利要求。尽管前述方法描述适当掺杂的多晶硅用作用以形成存储单元的导电材料，但所属领域的普通技术人员应清楚，在本公开内容及所附权利要求的上下文中，“多晶硅”是指可用以形成非易失性存储单元的元件的任何适当的导电材料。另外，可取代二氧化硅或氮化硅来使用任何适当的绝缘体。此外，可取代氮化硅来使用蚀刻性质不同于二氧化硅（或任何绝缘体）及多晶硅（或任何导体）的蚀刻性质的任何适当的材料。此外，如从权利要求明显的，并非所有方法步骤需要以所示出或所主张的确切次序来执行，而是可按允许恰当形成本发明的存储单元的任何次序来执行。尽管其中形成有N型区域的P型衬底得以公开，但或者可使用其中形成有P型区域的N型衬底。单层的绝缘或导电材料可形成为多层的这些材料，且多层的绝缘或导电材料可形成为单层的这些材料。尽管一对间隔物44在诸图中示出于沟槽40的相对侧面上，但所属领域的技术人员应了解，这些间隔物在形成于孔或沟槽中时可连续地形成且连接在一起。最后，两个导电栅极从单个多晶硅层的形成是关于仅具有两个横向邻近栅极的存储单元来公开的，本发明同样适用于相对于任何两个横向邻近栅极具有额外栅极的存储单元（例如，另外包括选择栅极及/或擦除栅极的那些存储单元配置）。
Claims (5)
1.一种形成半导体存储单元的方法，包括：
在衬底上形成第一绝缘材料层；
在所述第一绝缘材料层上形成导电材料层；
在所述导电材料层上形成第二绝缘材料层；
在所述第二绝缘材料层中形成向下延伸到所述导电材料层且暴露所述导电材料层的第一沟槽；
在所述第一沟槽中形成间隔物，所述间隔物是通过在所述第一沟槽的底部的间隙来隔开的，所述间隙暴露所述导电材料层的一部分；
借由通过所述间隙执行各向异性蚀刻而形成通过所述导电材料层的第二沟槽；
在形成所述第二沟槽之后，完全地移除所述第二绝缘材料层及所述间隔物；
在完全地移除所述第二绝缘材料层及所述间隔物之后，以留下所述导电材料层的第一区块及第二区块的方式选择性地移除所述导电材料层的多个部分，所述第一区块及所述第二区块是通过所述第二沟槽彼此隔开的；
用绝缘材料填充所述第二沟槽；
在选择性地移除所述导电材料层的多个部分之后，在所述衬底中形成间隔开的第一区域及第二区域，在所述第一区域及所述第二区域之间于所述衬底中有通道区域，其中，所述第一区域及所述第二区域具有第一导电类型且所述通道区域具有不同于所述第一导电类型的第二导电类型，且其中，所述通道区域包括在所述第一区块下的第一部分及在所述第二区块下的第二部分；
其中，所述第二区块的横向边缘对准所述第一区域的横向边缘，并且所述第一区块的横向边缘对准所述第二区域的横向边缘。
2.根据权利要求1所述的方法，还包括：
通过在所述衬底中注入第一导电类型材料而在所述衬底中形成阱区域，其中，所述第一区域形成于所述阱区域中。
3.根据权利要求2所述的方法，其中，所述第二区块的一部分安置于所述阱区域之上。
4.根据权利要求1所述的方法，还包括：
在所述衬底中注入材料以在所述通道区域之下于所述衬底中形成阱区域。
5.根据权利要求1所述的方法，还包括：
形成横向邻接所述第一区块的绝缘材料间隔物；
形成横向邻接所述第二区块的绝缘材料间隔物。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US13/631,474 US8975131B2 (en) | 2012-09-28 | 2012-09-28 | Self-aligned method of forming a semiconductor memory array of floating gate memory cells with single poly layer |
| US13/631474 | 2012-09-28 | ||
| PCT/US2013/052866 WO2014051856A1 (en) | 2012-09-28 | 2013-07-31 | Self-aligned method of forming a semiconductor memory array of floating gate memory cells with single poly layer |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104662647A CN104662647A (zh) | 2015-05-27 |
| CN104662647B true CN104662647B (zh) | 2017-10-13 |
Family
ID=50385594
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201380050874.1A Active CN104662647B (zh) | 2012-09-28 | 2013-07-31 | 用单个多晶硅层形成浮动栅极存储单元的半导体存储阵列的自对准方法 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US8975131B2 (zh) |
| EP (1) | EP2904631B1 (zh) |
| JP (1) | JP6004215B2 (zh) |
| KR (1) | KR101759805B1 (zh) |
| CN (1) | CN104662647B (zh) |
| TW (1) | TWI539557B (zh) |
| WO (1) | WO2014051856A1 (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9793281B2 (en) * | 2015-07-21 | 2017-10-17 | Silicon Storage Technology, Inc. | Non-volatile split gate memory cells with integrated high K metal gate logic device and metal-free erase gate, and method of making same |
| CN112185815A (zh) | 2019-07-04 | 2021-01-05 | 硅存储技术公司 | 形成具有间隔物限定的浮栅和离散地形成的多晶硅栅的分裂栅闪存存储器单元的方法 |
| JP2022055951A (ja) * | 2020-09-29 | 2022-04-08 | ラピスセミコンダクタ株式会社 | 半導体装置の製造方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000223594A (ja) * | 1999-01-29 | 2000-08-11 | Sanyo Electric Co Ltd | 不揮発性半導体メモリ |
| CN101174652A (zh) * | 2006-11-01 | 2008-05-07 | 硅存储技术公司 | 自对准方法及用该方法制造的存储器阵列 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0278276A (ja) * | 1988-09-14 | 1990-03-19 | Hitachi Ltd | 半導体装置 |
| US5572054A (en) | 1990-01-22 | 1996-11-05 | Silicon Storage Technology, Inc. | Method of operating a single transistor non-volatile electrically alterable semiconductor memory device |
| JPH1117031A (ja) * | 1997-06-19 | 1999-01-22 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
| JP3922341B2 (ja) * | 2001-01-11 | 2007-05-30 | セイコーエプソン株式会社 | 不揮発性メモリトランジスタを有する半導体装置の製造方法 |
| TW535265B (en) | 2002-04-29 | 2003-06-01 | Powerchip Semiconductor Corp | Structure and manufacturing method of CMOS process compatible single poly-silicon erasable and programmable ROM |
| KR100634162B1 (ko) * | 2002-05-15 | 2006-10-17 | 삼성전자주식회사 | 스플리트 게이트 메모리 장치 및 그 제조방법 |
| JP2005243948A (ja) * | 2004-02-26 | 2005-09-08 | Nec Electronics Corp | 不揮発性記憶素子およびその製造方法 |
| KR100564628B1 (ko) * | 2004-06-16 | 2006-03-28 | 삼성전자주식회사 | 스플릿 게이트형 플래쉬 메모리 소자 및 그 제조방법 |
| JP2008251826A (ja) * | 2007-03-30 | 2008-10-16 | Nec Electronics Corp | 半導体装置の製造方法 |
| JP5289748B2 (ja) * | 2007-10-15 | 2013-09-11 | ルネサスエレクトロニクス株式会社 | 不揮発性半導体記憶装置、不揮発性半導体記憶装置の製造方法 |
-
2012
- 2012-09-28 US US13/631,474 patent/US8975131B2/en active Active
-
2013
- 2013-07-31 WO PCT/US2013/052866 patent/WO2014051856A1/en active Application Filing
- 2013-07-31 CN CN201380050874.1A patent/CN104662647B/zh active Active
- 2013-07-31 KR KR1020157011007A patent/KR101759805B1/ko active IP Right Grant
- 2013-07-31 EP EP13840895.0A patent/EP2904631B1/en active Active
- 2013-07-31 JP JP2015534487A patent/JP6004215B2/ja active Active
- 2013-08-07 TW TW102128265A patent/TWI539557B/zh active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000223594A (ja) * | 1999-01-29 | 2000-08-11 | Sanyo Electric Co Ltd | 不揮発性半導体メモリ |
| CN101174652A (zh) * | 2006-11-01 | 2008-05-07 | 硅存储技术公司 | 自对准方法及用该方法制造的存储器阵列 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR101759805B1 (ko) | 2017-07-19 |
| EP2904631B1 (en) | 2018-09-12 |
| US20140094011A1 (en) | 2014-04-03 |
| CN104662647A (zh) | 2015-05-27 |
| TW201419453A (zh) | 2014-05-16 |
| EP2904631A1 (en) | 2015-08-12 |
| JP6004215B2 (ja) | 2016-10-05 |
| EP2904631A4 (en) | 2016-05-25 |
| WO2014051856A1 (en) | 2014-04-03 |
| KR20150058514A (ko) | 2015-05-28 |
| JP2015531549A (ja) | 2015-11-02 |
| TWI539557B (zh) | 2016-06-21 |
| US8975131B2 (en) | 2015-03-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9659946B2 (en) | Self-aligned source for split-gate non-volatile memory cell | |
| KR101878114B1 (ko) | 금속 게이트들 및 로직 디바이스들을 갖는 자가 정렬된 분리형 게이트 메모리 셀 어레이를 형성하는 방법 | |
| US7495285B2 (en) | FinFETs and nonvolatile memory devices including FinFETs | |
| US8928060B2 (en) | Architecture to improve cell size for compact array of split gate flash cell | |
| US8923072B2 (en) | Non-volatile memory device and method of fabricating the same | |
| EP3449501B1 (en) | Reduced size split gate non-volatile flash memory cell and method of making same | |
| US7851846B2 (en) | Non-volatile memory cell with buried select gate, and method of making same | |
| US10312246B2 (en) | Split-gate flash memory cell with improved scaling using enhanced lateral control gate to floating gate coupling | |
| US20140264539A1 (en) | Non-volatile Memory Cells With Enhanced Channel Region Effective Width, And Method Of Making Same | |
| KR20080039786A (ko) | 소스 측이 소거된 부동 게이트 메모리 셀의 반도체 메모리배열을 형성하는 자기 정렬 방법 및 그에 의해 제작된메모리 배열 | |
| US20140042518A1 (en) | Semiconductor device and method of manufacturing the same | |
| CN104662647B (zh) | 用单个多晶硅层形成浮动栅极存储单元的半导体存储阵列的自对准方法 | |
| US9882033B2 (en) | Method of manufacturing a non-volatile memory cell and array having a trapping charge layer in a trench | |
| WO2017176486A1 (en) | Reduced size split gate non-volatile flash memory cell and method of making same | |
| KR101102406B1 (ko) | 전하 저장층을 구비한 단전자 트랜지스터 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |