CN104637965A - 半导体器件及用于形成半导体器件的方法 - Google Patents

半导体器件及用于形成半导体器件的方法 Download PDF

Info

Publication number
CN104637965A
CN104637965A CN201410643163.1A CN201410643163A CN104637965A CN 104637965 A CN104637965 A CN 104637965A CN 201410643163 A CN201410643163 A CN 201410643163A CN 104637965 A CN104637965 A CN 104637965A
Authority
CN
China
Prior art keywords
film
pixel
baffle wall
colour filter
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410643163.1A
Other languages
English (en)
Inventor
川村武志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Publication of CN104637965A publication Critical patent/CN104637965A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14623—Optical shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14685—Process for coatings or optical elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687—Wafer level processing

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Optical Filters (AREA)

Abstract

本发明公开了一种半导体器件及用于形成半导体器件的方法。通过防止在形成了图像拾取器件的其像素中产生混色而改进了半导体器件的性能。在相邻像素之间的、作为用于分隔其中像素的相应滤色器相互分隔的区域中形成隔板壁。隔板壁均由折射率小于滤色器的绝缘体膜、以及被形成为覆盖绝缘体膜的侧壁并且折射率大于滤色器的绝缘体膜而构成。以此方式，可以防止照射进入每一个隔板壁的上表面中的光线侵入与壁相邻的像素。

Description

半导体器件及用于形成半导体器件的方法
相关申请的交叉引用
包括说明书、附图和摘要的于2013年11月8日提交的第2013-231655号日本专利申请的公开内容通过整体引用并入本文。
技术领域
本发明涉及一种半导体器件，以及一种用于制造该器件的方法，并且特别地涉及一种可有效应用于诸如图像拾取器件之类的半导体器件以及用于制造该器件的方法的技术。
背景技术
可用于数字相机或一些其他装置的图像拾取器件(成像器件)具有以矩阵形式设置的像素。在像素中，分别形成了光电换能器，这些换能器例如是检测光以产生电荷的光电二极管。已知的是滤色器位于每一个光电二极管上以用于将具有诸如红、蓝或绿之类的特定颜色的光输送至光电二极管。已知的是形成由折射率小于滤色器的材料所制成的隔板壁，作为用于防止由光在所有相邻滤色器之间从与其相邻像素而侵入特定像素中引起的混色的结构。
专利文献1(日本待审查专利申请公开案号2011-258728)描述了一种结构，其中遮光壁位于相邻滤色器之间，遮光壁被制作为包括诸如Al(铝)之类的不透光金属。专利文献1并未描述用于制造遮光壁的具体方法。
专利文献2(日本待审查专利申请公开案号2007-220832)描述了多个膜在沿着半导体衬底的主表面的方向上相互堆叠以形成遮光壁，由此防止如上所述的混色。该文献描述了氧化硅、氮化硅等作为形成遮光壁的膜的原材料的示例。然而，该文献并未涉及其位置之间的任何关系，或者其折射率之间的任何关系。
引用列表
专利文献
专利文献1：
日本待审查专利申请公开案号2011-258728
专利文献2：
日本待审查专利申请公开案号2007-220832
发明内容
在用于便携式电话和其他装置的图像拾取器件中，它们的像素已经在近年来变得更加精细，使得它们的隔板壁已倾向于变得越小。然而，困难的是对应于这种趋势，它们的滤色器的膜被制作得更薄。因此，需要在使隔板壁的高度与滤色器的膜厚度一致的情况下使隔板壁的宽度较小。然而，难以形成具有这种高纵横比的隔板壁。可以设想的是隔板壁均需要具有特定的宽度测量。
光具有的特性在于，当光从折射率大的媒介传播进入折射率小的媒介中时，光在媒介之间的边界上全反射。与此相反，当光从折射率小的媒介传播进入折射率大媒介中时，光不太可能全反射。
在形成滤色器通过其彼此分离的隔板壁(也即遮光壁)的情形中，使用氧化硅或者折射率小于滤色器的任何其他材料，可以防止当光从像素的滤色器上方倾斜照射至滤色器中以到达隔板壁(对应于滤色器)时在相邻像素之间的混色。这是因为按照隔板壁与滤色器之间折射率关系，光在隔板壁上全反射。然而在该情形中，当从任何一个隔板壁的上表面照射进入氧化硅膜中的光到达隔板壁与对应的滤色器之间边界时，按照如上所述的折射率关系并未引起全反射，因此光侵入滤色器内侧。
在该情形中，光从特定像素正上方的区域的外部侵入像素，从而引起了混色。因此，并未从该像素提供正确输出，因而引起了半导体器件性能降低的问题。
本发明的目的在于解决该问题。从本说明书及其附图的描述将使其他目的和新特征变得清晰。
在说明书中公开的本发明的各个方面和实施例之中的典型方面和实施例将简要描述如下：
作为一个典型方面的半导体器件包括：半导体衬底，形成在半导体衬底中的光电换能器，以及夹设其中滤色器形成在紧贴光电换能器之上的区域的多个隔板壁。每个隔板壁包括折射率小于滤色器的第一膜，以及折射率大于滤色器的第二膜以覆盖第一膜的侧壁。
用于制造半导体器件的方法(该方法是另一典型方面)是包括以下步骤的方法：形成折射率小于滤色器的第一膜以夹设其中将要在像素中形成滤色器的区域的步骤；以及形成折射率大于滤色器的第二膜以覆盖第一膜的侧壁、由此形成包括第一和第二膜的隔板壁的后续步骤。
根据说明书中所述的特征方面或实施例，可以改进任何一个这些所公开的内容适用于的半导体器件的性能。特别地，可以防止如上所述混色的产生。
附图说明
图1是示出了本发明的实施例1的半导体器件的截面图。
图2是示出了本发明的实施例1的半导体器件的另一截面图。
图3是示出了用于制造本发明的实施例1的半导体器件的方法中的步骤的截面图。
图4是示出了在图3所示步骤之后方法中的步骤的截面图。
图5是示出了在图4所示步骤之后方法中的步骤的截面图。
图6是示出了在图5所示步骤之后方法中的步骤的截面图。
图7是示出了在图6所示步骤之后方法中的步骤的截面图。
图8是示出了在图7所示步骤之后方法中的步骤的截面图。
图9是示出了在图8所示步骤之后方法中的步骤的截面图。
图10是示出了在图9所示步骤之后方法中的步骤的截面图。
图11是示出了在图10所示步骤之后方法中的步骤的截面图。
图12是示出了在图11所示步骤之后方法中的步骤的截面图。
图13是示出了本发明的实施例1的修改示例的半导体器件的截面图。
图14是示出了用于制造本发明的实施例2的半导体器件的方法中的步骤的截面图。
图15是示出了在图14所示步骤之后方法中的步骤的截面图。
图16是示出了在图15所示步骤之后方法中的步骤的截面图。
图17是示出了在图16所示步骤之后方法中的步骤的截面图。
图18是示出了在图17所示步骤之后方法中的步骤的截面图。
图19是示出了在图18所示步骤之后方法中的步骤的截面图。
图20是示出了在图19所示步骤之后方法中的步骤的截面图。
图21是示出了在图20所示步骤之后方法中的步骤的截面图。
图22是示出了本发明的实施例2的半导体器件的截面图。
图23是示出了用于制造本发明的实施例2的修改示例的半导体器件的方法中的步骤的截面图。
图24是示出了在图23所示步骤之后方法中的步骤的截面图。
图25是示出了在图24所示步骤之后方法中的步骤的截面图。
图26是示出了在图25所示步骤之后方法中的步骤的截面图。
图27是示出了本发明的实施例2的修改示例的半导体器件的截面图。
图28是示出了用于制造本发明的实施例3的半导体器件的方法中的步骤的截面图。
图29是示出了在图28所示步骤之后方法中的步骤的截面图。
图30是示出了在图29所示步骤之后方法中的步骤的截面图。
图31是示出了在图30所示步骤之后方法中的步骤的截面图。
图32是示出了在图31所示步骤之后方法中的步骤的截面图。
图33是示出了在图32所示步骤之后方法中的步骤的截面图。
图34是示出了在图33所示步骤之后方法中的步骤的截面图。
图35是示出了在图34所示步骤之后方法中的步骤的截面图。
图36是示出了在图35所示步骤之后方法中的步骤的截面图。
图37是示出了在图36所示步骤之后方法中的步骤的截面图。
图38是示出了在图37所示步骤之后方法中的步骤的截面图。
图39是示出了在图38所示步骤之后方法中的步骤的截面图。
图40是示出了本发明的实施例3的半导体器件的截面图。
图41是示出了用于制造本发明的实施例4的半导体器件的方法中的步骤的截面图。
图42是示出了在图41所示步骤之后方法中的步骤的截面图。
图43是示出了在图42所示步骤之后方法中的步骤的截面图。
图44是示出了在图43所示步骤之后方法中的步骤的截面图。
图45是示出了本发明的实施例4的半导体器件的截面图。
图46是示出了比较示例的半导体器件的截面图。
具体实施方式
以下，将参照附图详细描述本发明的实施例。在用于描述实施例所涉及的所有附图中，相同的参考数字或标记附属于具有相同功能的每个构件。省略了对这些构件的重复描述。此外，在下文所述实施例中，原则上，除非特别需要，并未对相同或相似的局部结构或工艺做重复描述。
在本发明中，被配置为形成图像拾取器件的来自多个光接收区段的任何一个称作像素。像素设置为阵列形式以布局像素区域。
本发明特征主要在于在包括于相应像素中的滤色器之间的隔板壁结构，以及用于制造隔板壁的方法。因此，在以下所述实施例中省略了对于包括在相应像素中光电二极管、外围电路等等的结构和制造方法的详细描述。
实施例1：
本实施例的半导体器件以及用于制造该器件的方法的特征特别地在于，在图像拾取器件中的滤色器之间的隔板壁的结构，以及用于制造该结构的方法。防止了在其像素中混色的产生以使得像素的光接收精度为高。
以下，将参照图1描述实施例的半导体器件。图1是示出了作为实施例的半导体器件的图像拾取器件的截面图。
如图1所示，实施例的图像拾取器件具有例如由单晶硅制成的半导体衬底SB。半导体衬底SB在其主表面上具有像素区域1A和外围电路区域1B。换言之，像素区域1A和外围电路区域1B沿着半导体衬底SB的主表面设置。像素区域1A是包括作为图像拾取器件的光接收区段的多个像素的区域。不同于此，外围电路区域1B并非是任何光接收区段，并且是其中具有用于例如切换并且需要工作在高速下的低击穿电压晶体管(未示出)、在其上的互联层等等的区域。
在像素区域1A中的每个像素中，在半导体衬底SB的上表面上，形成了其中注入p型杂质(例如硼)的p型半导体层、以及其中注入n型杂质(例如磷或砷)的n型半导体层。p型半导体层形成在半导体衬底SB的上表面上以具有小于n型半导体层的厚度。n型半导体层形成在p型半导体层正下方。p型半导体层和n型半导体层构成pn结以在相应像素中形成光电二极管PD。
光电二极管均为形成在半导体衬底SB的主表面上的半导体元件，并且每一个在平面视图中具有矩形形状。光电二极管PD是用于根据照射进该换能器的光的量而产生信号电荷的光电换能器。在图1中，省略了对p型半导体区域形状的说明描述。每一个具有光电二极管的像素PD沿着半导体衬底SB的上表面沿纵向方向(y方向)和横向方向(x方向)而设置。简言之，像素以阵列形式设置在像素区域1A中。在本文中涉及的像素均为包括在半导体衬底SB的上表面上的一个光电二极管PD的区域，并且进一步包括在光电二极管PD正上方的区域以及其中形成了稍后详述的滤色器的区域。
在半导体衬底SB之上，形成了例如由多晶硅膜制成的栅极电极GE以在其间插入例如由氧化硅膜制成的栅极绝缘膜。栅极电极GE形成了与形成在像素区域1A中相应光电二极管相邻形成的传输晶体管的相应栅极。其中配置了光电二极管PD的n型半导体的区域是用作传输晶体管的相应源极区域的区域。
省略了对传输晶体管的相应漏极区域的描述说明。光电二极管PD均通过一个传输晶体管耦合至用于将从光电二极管PD输出的信号放大的放大晶体管、以及其他晶体管。在图1中，仅示出了传输晶体管。在外围电路区域1B中，形成了多个晶体管和形成了外围电路的其他半导体元件。然而，也省略了对这些半导体元件的描述说明。
在半导体衬底SB上，形成层间电介质膜IL以覆盖栅极电极GE。层间电介质膜IL例如是氧化硅膜。层间电介质膜IL的上表面形成为平坦的。多个互连M1形成在像素区域1A和外围电路区域1B中的层间电介质膜IL上。互连M1主要由例如Cu(铜)制成。像素区域1A中的互连M1(也即一些互连M1)形成在相邻像素之间，并且每一个通过接触插塞(未示出)电耦合至一个半导体元件，诸如光电二极管PD或传输晶体管。在外围电路区域1B中，将其他互连M1设置为排成一行。这些互连M1均通过接触插塞(未示出)而电耦合至形成在外围电路区域1B中的半导体衬底SB上的一个晶体管。
互连M1埋设在开设于形成在层间电介质膜IL上的层间电介质膜IL1中的互连沟槽中。层间电介质膜IL1和互连M1形成了第一互连层。互连M1的上表面以及层间电介质膜IL1的上表面在相同水平面处形成为平坦的。层间电介质膜IL2形成在第一互连层上。层间电介质膜IL1和IL2例如均为氧化硅膜。例如为SiC(碳化硅)膜或SiCN(碳氮化硅)膜的衬垫膜LF1形成在层间电介质膜IL2与互连M1之间。
在像素区域1A和外围电路区域1B中的层间电介质膜IL2的上表面之上，形成多个互连沟槽以到达层间电介质膜IL2的深度的中部。在互连沟槽内，形成了主要由例如Cu(铜)制成的互连M2。在像素区域1A中的互连M2(也即互连M2的一些)形成在如上所述相邻像素之间，并且均通过通孔(未示出)电耦合至在互连M2正下方的一个互连M1。在外围电路区域1B中，其他互连M2均通过通孔(未示出)电耦合至在互连M2正下方的一个互连M1。各个通孔由主要由Cu(铜)制成的导体构成，并且形成为与互连M2集成。通孔穿透层间电介质膜IL2和衬垫膜LF1以从互连M2的下表面到达互连M1的上表面。互连M2、层间电介质膜IL2、衬垫膜LF1以及通孔形成了第二互连层。
互连M2的上表面、以及层间电介质膜IL2的上表面在相同水平面处形成为平坦的。在外围电路区域1B中，层间电介质膜IL3形成在第二互连层之上以在其间插入衬垫膜LF2。衬垫膜LF2例如是SiC(碳化硅)膜或SiCN(碳氮化硅)膜。层间电介质膜IL3例如是氧化硅膜。以与层间电介质膜IL2相同的方式，在外围电路区域1B中的层间电介质膜IL3具有分别埋设在上表面中的多个沟槽中的互连M3。互连M3均通过通孔电耦合至一个互连M2。在外围电路区域1B中，互连M3、层间电介质膜IL3、衬垫膜LF2和通孔形成了第三互连层。互连M3的上表面以及层间电介质膜IL3的上表面在相同水平面处形成为平坦的。
层间电介质膜IL3并未形成在像素区域1A中。层间电介质膜IL4形成在外围电路区域1B中的第三互连层之上，以在其间插入衬垫膜IF3。层间电介质膜IL4形成在像素区域1A中的第二互连层之上以在其间插入衬垫膜IF2。层间电介质膜IL4例如是氧化硅膜，并且在像素区域1A中形成在相邻像素之间。衬垫膜IF3例如是SiC(碳化硅)膜或SiCN(碳氮化硅)膜。
在外围电路区域1B中，主要由例如Al(铝)制成的焊盘PF形成在层间电介质膜IL4上。焊盘PF通过穿透层间电介质膜IL4和衬垫膜IF3的通孔(未示出)而电耦合至互连M3。
绝缘体膜IF1形成在层间电介质膜IL4上以覆盖层间电介质膜IL4和一部分焊盘PF的上表面。绝缘体膜IF1由与层间电介质膜IL4相同的材料制成，并且例如是氧化硅膜。在外围电路区域1B中，焊盘PF的上表面部分地暴露在绝缘体膜IF1中的开口中。金属氧化物膜PS形成在从绝缘体膜IF1暴露的区域中焊盘PF的上表面上。金属氧化物膜PS是通过钝化处理而故意氧化构成焊盘PF的金属(诸如Al(铝))的步骤形成的膜。
在像素区域1A中，具有由层间电介质膜IL4与绝缘体膜IF1构成的堆叠结构的绝缘体膜S1在每个像素中被打开，并且形式为围绕像素的壁。绝缘体膜S1设置在相邻像素之间，并且光电二极管PD设置在绝缘体膜S1中相应开口的正下方。绝缘体膜S1例如是氧化硅膜。由层间电介质膜IL4和绝缘体膜IF1构成的堆叠膜的侧壁，也即像素区域1A中绝缘体膜S1的侧壁由绝缘体膜S2覆盖。换言之，在像素区域1A中，绝缘体膜S2覆盖了由层间电介质膜IL4和绝缘体膜IF1构成的堆叠膜中的开口的内侧壁。
绝缘体膜S1的侧壁直接与绝缘体膜S2接触。绝缘体膜S2是折射率比绝缘体膜S1大的膜。当绝缘体膜S1例如是氧化硅膜时，绝缘体膜S2是氮化硅膜，其折射率大于氧化硅膜。绝缘体膜S1和绝缘体膜S2形成了隔板壁SW1，其是遮光壁。每个隔板壁SW1具有壁的形状，并且设置在相邻像素之间。一个光电二极管PD设置在相邻隔板壁SW1之间的开口正下方。简言之，光电二极管PD在平面视图中并未与隔板壁SW1重叠。换言之，形成四个隔板壁SW1以夹设包括了在任一个光电二极管PD正上方区域的像素。
定位设置用于相互分隔像素的隔板壁SW1以防止倾斜照射进入半导体衬底SB的主表面中的光从像素中的任何特定像素侵入其他像素。在本实施例中，隔板壁SW1的位置防止了光从像素中的任何特定像素侵入与其相邻的像素以防止当本图像拾取器件拾取图像时产生混色。
本实施例的半导体器件具有如上所述结构。在每一个像素之上，像素周围相邻隔板壁之间的区域是其中形成了一个滤色器CF的区域。简言之，一个光电二极管PD设置在其中形成了每一个滤色器CF的区域正下方。滤色器CF是透射例如红色、蓝色或绿色光的膜。并且阻止其他颜色光线穿过该滤色器。换言之，滤色器CF是不透射具有特定范围内的波长的光线、但是透射具有在其他范围内的波长的光线的膜。
例如，形成在像素中的特定像素中的滤色器CF是透射具有与形成在与该特定像素相邻的像素中滤色器CF的相应颜色不同的颜色的光线的膜。换言之，在全部滤色器CF当中，通过一个隔板壁SW1而彼此相邻的每两个滤色器透射相互颜色不同的光线。在图1中，全部滤色器CF在沿着半导体衬底SB的主表面的方向上形成在相邻隔板壁SW1之间的区域中。
如图1所示，具有凸曲面作为其上表面的微透镜ML可以形成在每一个滤色器CF上。换言之，微透镜ML是具有光透明性的凸透镜，并且具有将通过滤色器CF的光聚光至滤色器CF正下方光电二极管PD中的功能，光是从作为本实施例的半导体器件的图像拾取器件之上照射进入每一个像素中的光(也即从半导体衬底SB的主表面侧)。
作为本实施例的半导体器件的图像拾取器件是如此的器件：通过对应的光电二极管PD将从半导体衬底SB的主表面侧照射进入像素区域1A中每一个像素中的光转换为电荷数据；以及读出数据以获得图像数据或一些其他数据。光照射穿过对应的滤色器CF的上表面以穿透滤色器CF、层间电介质膜IL2、IL1以及LI以到达光电二极管PD。
为了使得图像拾取器件获得精确的图像，重要的是，对于像素中的特定像素(下文中称作第一像素)，防止照射进入任何其他像素(下文中称作第二像素)的光侵入第一像素。为了使得图像拾取器件获得精确的图像，也重要的是，防止照射进入在第一和第二像素之间的区域中的光侵入第一或第二像素。
其原因如下：从每一个光电二极管PD提供正确的输出的观点看，将要由第一像素的光电二极管PD读出的光线仅是照射进入该像素正上方的滤色器CF的上表面中的光线；因此，照射进入包括了围绕该像素的隔板壁S1的上表面的其他区域中的光线不应照射进入第一像素的光电二极管PD中。结果，当除了照射进入第一像素的滤色器CF的上表面的光线之外的其他光线照射进入第一像素的光电二极管PD中时，并未从第一像素的光电二极管PD提供正确的输出。
在本说明书中，如上所述任何一个光电二极管PD提供不正确输出的事实称作混色，由光线从与第一像素相邻的任何一个隔板壁或者从第二像素侵入第一像素而引起。当发生混色时，光线以大于原始照射的光线的量而照射至像素中的特定像素上，使得像素表观灵敏度上升。因此，输出了具有不正确的灵敏度的电荷数据。因此，容易在得到的图像数据中产生噪声，使得无法使用图像拾取器件获得正确的图像。因此，引起了半导体器件性能降低的问题。
作为比较示例，图46中示出了像素的滤色器CF的截面图，以及设置用以夹设滤色器的隔板壁SWa。也即，图46是示出作为比较示例的半导体器件的截面图，并且示出了对应于图1中滤色器CF以及与其相邻的隔板壁SW1的任一个的区域的放大结构。在图46中省略了对在滤色器CF上的微透镜ML的说明。在图46中也示出了照射进入滤色器CF上表面中的光线L1和L2，以及照射进入隔板壁SWa的上表面中的光线L3，这些射线均由箭头表示。在图46中，仅示出了所有滤色器CF的一个并且省略了对其他滤色器CF的说明。
比较示例的半导体器件具有与图1所示半导体器件相同的结构，除了隔板壁SWa的结构之外。以例如图1中隔板壁相同的方式，定位隔板壁SWa以包括氧化硅，并且防止光从与其相邻的像素侵入像素中的特定像素以引起混色的事实发生。比较示例中隔板壁SWa不同于图1所示本实施例中对应隔板壁SW1之处在于，并未形成覆盖了图形化绝缘体膜S1的侧壁的图1所示的绝缘体膜S2。换言之，隔板壁SWa仅由折射率小于与其相邻滤色器CF的材料制成的绝缘体膜构成，并且并未在隔板壁SWa与滤色器CF之间形成折射率大于隔板壁SWa和滤色器CF的膜。简言之，滤色器CF直接与折射率小于滤色器CF的隔板壁SWa接触。
图46所示入射光线L1是垂直照射进入半导体衬底(未示出)主表面中的光线。入射光线L1垂直照射进入图46所示各个像素的滤色器CF的上表面中以穿透滤色器CF，并且随后到达在滤色器CF正下方的光电二极管(未示出)。
入射光线L2和L3均为倾斜照射进入半导体衬底的主表面中的光线。入射光线L2倾斜照射进入各个像素的滤色器CF的上表面中以穿过滤色器CF，并且随后到达滤色器CF与一个隔板壁SWa的边界。当滤色器CF与氧化硅膜的隔板壁SW比较时，前者的折射率较大。
光具有当光从折射率大的媒介传播进入折射率小的媒介中时光在媒介之间边界上全反射的特性。与之相反，当光从折射率小的媒介照射进入折射率大的媒介中时，光不会全反射。
根据该特性，入射光线L2在边界上朝向器件的滤色器CF侧而全反射。因此反射的入射光线L2穿过滤色器CF以到达在滤色器CF正下方的光电二极管。通过以以此方式使得隔板壁SWa的折射率小于滤色器CF，可以防止照射进入特定像素的入射光线L2侵入其他像素以引起混色的事实发生。
入射光线L3是倾斜照射至半导体衬底SB的主表面中以照射进入一个隔板壁SWa的上表面中的光线。从隔板壁SWa的上表面照射进入隔板壁SWa的入射光线L3穿入隔板壁SWa中以达到滤色器CF与隔板壁SWa之间的边界。此时，入射光线L3穿过边界，并未全反射，以侵入滤色器CF的内侧，因为隔板壁SWa折射率小于滤色器CF。因此，入射光线L3从隔板壁SWa的内侧进入滤色器CF，并且随后到达在滤色器CF正下方的光电二极管。
入射光线L3是并未照射进入滤色器CF上表面中但是照射进入隔板壁SWa的上表面中的光线。因此，光线是像素应该原始接收的光线。因此，当入射光线L3穿过隔板壁SWa以侵入像素内侧以引起混色时，像素接收了比像素应该原始接收的光通量更大的光通量，使得像素表观灵敏度升高。作为结果，基于额外的光线从像素输出了具有不正确灵敏度的信号，使得无法获得具有原始灵敏度的图像数据。通过由混色引起的灵敏度上升，在图像数据中产生了噪声。
该问题由与隔板壁SWa相邻像素接收照射进入隔板壁SWa的上表面中的入射光线L3的事实而引起。因此，当隔板壁SWa的宽度形成较大以使得隔板壁SWa的上表面的面积较大时，照射进入隔板壁SWa的上表面中的光线的量变得较大，使得更显著引起混色。表观灵敏度也更显著上升。
当滤色器CF的宽度随着半导体器件尺寸减小而变小时，需要使得滤色器CF的膜厚度变小。然而，滤色器CF必须具有足以引起滤色器CF仅透射入射光线当中特定颜色的光线所需的膜厚度。因此难以使得膜厚度变小。此外，隔板壁SWa是用于相互分隔滤色器CF的构件。因此，除非滤色器CF的膜厚度变小，隔板壁SWa的高度无法变小。因此，即便当意在制造半导体器件使其精细时，难以使得隔板壁SWa的高度变小。因此需要当隔板壁SWa的宽度意在变小时，隔板壁SWa形成为高且窄的膜，也即高纵横比的膜。
然而，在意在形成高纵横比的膜的情形中，存在当每制造半导体器件时该膜崩裂的可能性。因此，半导体器件可以不仅产量不利的降低而且可靠性也降低。因此难以形成具有高的纵横比的隔板壁SWa。结果，在使得半导体器件更精细的情形中，它们的隔板壁SWa的宽度必须在某些范围内保持较大，即便当它们像素的面积变得更小时。
当难以形成如上所述高的纵横比膜时，(所关注)像素的面积减小使得(所关注)隔板壁在平面视图中面积大于像素，使得显著引起了基于混色的如上所述的灵敏度上升。因此图像拾取器件输出更精确图像数据变得困难，引起了半导体器件性能下降的问题。
相反的，如图1所示，在本实施例中，隔板壁SW1由氧化硅膜的图形化绝缘体膜S1、以及覆盖了绝缘体膜S1的侧壁的绝缘体膜S2构成。在图2中示出了实施例的半导体器件的区域的截面图，该区域对应于图46所示区域。也即，图2是实施例的半导体器件的截面图，并且示出了滤色器和与其相邻隔板壁的任一个的放大截面图。在图2中，照射在滤色器CF上表面中的入射光线L1和L2、以及照射进入一个隔板壁SW1的上表面中的入射光线L3均由类似图46箭头表示。在图2中仅示出了在衬垫膜LF2上的滤色器CF的仅一个，以及定位用以夹设滤色器CF的成对的隔板壁SW1。省略了对其他滤色器CF、微透镜和其他装置的说明。
如图2所示，垂直照射进入半导体衬底SB(参见图1)的主表面的入射光线L1照射进入滤色器CF的上表面中以穿透滤色器CF，并且随后到达在滤色器CF正下方的光电二极管PD(参见图1)。
接着，倾斜照射进入半导体衬底SB的主表面中的入射光线L2倾斜照射进入滤色器CF的上表面中以穿透滤色器CF，并且随后到达滤色器CF与绝缘体膜S2的边界。氮化硅膜的绝缘体膜S2折射率大于滤色器CF，使得入射光线L2侵入绝缘体膜S2的内侧而并未在边界中全反射。
此后，入射光线L2穿过绝缘体膜S2以到达绝缘体膜S2和S1的边界。氧化硅膜的绝缘体膜S1折射率小于氮化硅膜的绝缘体膜S2，使得入射光线L2全反射以穿过绝缘体膜S1和滤色器CF，并且随后到达滤色器CF正下方的光电二极管PD。通过以此方式定位隔板壁SW1，可以防止倾斜照射进光电二极管PD上表面中的入射光线L2侵入与壁相邻的像素。
接着，倾斜照着进入半导体衬底SB的主表面中的入射光线L3倾斜照射进入形成了隔板壁SW1的绝缘体膜S1的上表面中，并且随后穿过绝缘体膜S1以到达绝缘体膜S1和S2的边界。氮化硅膜的绝缘体膜S2折射率大于氧化硅膜的绝缘体膜S1，使得入射光线L3侵入绝缘体膜S2的内侧而并未在边界上全反射。
此后，入射光线L3穿过绝缘体膜S2以到达绝缘体膜S2和滤色器CF之间边界。因为滤色器CF折射率小于氮化硅膜的绝缘体膜S2，入射光线L3全反射至边界上，并且随后穿过绝缘体膜S1和滤色器CF以到达隔板壁SW1正下方的区域。
隔板壁SW1正下方的区域是在相邻像素之间的区域；因此，没有形成光电二极管PD(参见图1)。在隔板壁SW1正下方的区域中，形成了构成例如图1所示第二互连层的互连M2、以及构成第一互连层的互连M1。这些互连由并不透射光的金属材料制成。因此，入射光线L3穿过所示隔板壁SW1以侵入隔板壁S1正下方区域并且到达与壁相邻的像素的光电二极管PD的可能性较低。
如上所述，在本实施例中，在折射率小于滤色器CF的绝缘体膜S1的侧壁、与滤色器CF的侧壁之间形成了折射率小于滤色器CF的绝缘体膜S2。该方式使得能够防止以下问题：照射穿过隔板壁SW1的上表面进入隔板壁SW1的入射光线从隔板壁SW1侵入与隔板壁相邻的像素的滤色器CF以引起混色。因此，本实施例与参照图46所示比较示例相比进一步防止了混色。
换言之，能够防止照射进入任何一个像素的滤色器CF的上表面之外的区域中的光线侵入像素以使得像素的光电二极管PD接收额外光线。为此原因，在每一个像素中，可以获得具有原始将要获得的灵敏度的电荷信号。因此，可以改进半导体器件的性能。
此外，即便当隔板壁SW1宽度大使得在平面视图中面积大时，能够防止入射光线L3侵入(所关注)像素以引起混色的事实。因此，在其中平面视图中像素面积减小的情形中，即便当隔板壁SW1宽度相对较大以避免隔板壁SW1纵横比增大时，可以防止产生混色。因为，即便当像素制成较小时，例如为了使得半导体器件更精细，可以从图像拾取器件获得正确的输出。因此，可以改进半导体器件的性能。
以下将参照图3至图12描述用于制造本实施例的半导体器件的方法。图3至图12均为示出了用于制造实施例的半导体器件的方法的截面图。
首先，如图3所示，提供半导体衬底SB，在其主表面中具有像素区域1A和外围电路区域1B。接着，在半导体衬底SB的主表面的像素区域1A中形成光电二极管PD、传输晶体管、放大晶体管和其他器件。在图3中，示意性示出了光电二极管PD，并且示出了传输晶体管的栅极电极GE，但是并未示出传输晶体管的漏极区域。此外，并未示出放大晶体管和其他元件。在该步骤中，形成了外围电路的晶体管和其他器件(未示出)形成在半导体衬底SB的主表面的外围电路区域1B中。
像素区域1A具有形式为沿着半导体衬底SB的主表面的第一方向、以及垂直于第一方向并且沿着半导体衬底SB的主表面方向的第二方向而设置的矩阵的多个像素。一个光电二极管PD形成在每个像素中。
接着，例如氧化硅膜的层间电介质膜IL通过化学气相沉积(CVD)方法形成在半导体衬底SB上，以便于将通过如上所述步骤而将形成在半导体衬底SB上表面附近的半导体元件埋设在该膜IL中。随后，使用光刻技术和刻蚀方法以图形化层间电介质膜IL以形成多个接触孔，并且随后金属膜埋设至接触孔中以形成由金属膜的相应单独的块件构成的接触插塞(未示出)。此时，接触插塞的上表面和层间电介质膜IL的上表面通过例如化学机械抛光(CMP)方法而形成为平坦的。
接着，例如，使用CVD方法以形成例如为氧化硅膜的层间电介质膜IL1。随后，使用光刻技术和刻蚀方法来图形化层间电介质膜IL1，以形成穿过层间电介质膜IL1的多个互连沟槽。此后，使用所谓单大马士革方法以在相应互连沟槽内形成例如由Cu(铜)制成的互连M1。互连M1是并不透射光的金属膜。互连M1通过接触插塞电耦合至在半导体衬底SB主表面上的半导体元件。层间电介质膜IL1和互连M1形成了第一互连层。
在像素区域1A中，互连M1形成在相邻像素之间的区域中。形成的目的在于防止以下问题：当光从半导体衬底SB之上照射至每个像素的光电二极管PD上时，互连M1遮蔽了光。例如通过CMP方法使得互连M1和层间电介质膜IL1的上表面平坦。
接着，通过例如CVD方法在层间电介质膜IL1上形成例如为SiC(碳化硅)膜或SiCN(碳氮化硅)膜的绝缘体膜，并且随后图形化绝缘体膜以形成衬垫膜LF1。此后，通过例如CVD方法在衬垫膜LF1上形成例如为氧化硅膜的层间电介质膜IL1。衬垫膜LF1具有防止互连M1内的金属原子扩散至例如层间电介质膜IL2内侧的功能。为此原因，在像素区域1A内，在与互连M1上表面接触的其一部分中形成衬垫LF1，而衬垫LF1并未形成在光电二极管PD正上方。
接着，使用所谓双大马士革方法来分别形成埋设在层间电介质膜IL2的上表面中的互连沟槽中的互连M2，以及互连M1通过其而耦合至对应的M2的通孔(未示出)。具体的，使用光刻技术和刻蚀方法以在层间电介质膜IL1的上表面中形成多个互连沟槽，并且进一步在这些互连沟槽的底表面之下形成穿过层间电介质膜IL1的通孔。此后，例如Cu(铜)膜埋设在互连沟槽和通孔中以形成在相应互连沟槽内的互连M1、以及在通孔内的相应通孔连接。通过例如CMP方法使得互连M2的上表面以及层间电介质膜IL2的上表面平坦。层间电介质膜IL2、衬垫膜LF1、通孔和互连M2形成了第二互连层。
在像素区域1A中，互连M2形成在相邻像素之间，但是并未形成在光电二极管PD正上方。这防止了由互连M2遮蔽照射进入像素的相应光电二极管PD的光线。
接着，例如，通过CVD方法在层间电介质膜IL1上形成SiC(碳化硅)膜或SiCN(碳氮化硅)膜，以便于形成衬垫膜LF2。此后，例如为氧化硅膜的层间电介质膜IL3通过例如CVD方法形成在衬垫膜LF2上。接着，使用所谓双大马士革方法来分别形成埋设在层间电介质膜IL3上表面中的互连沟槽中的互连M3，以及在互连M3正下方、互连M3通过其而耦合至对应的互连的通孔。层间电介质膜IL3、衬垫膜LF2、通孔和互连M3形成了第三互连层。以与形成第二互连层的互连M2和通孔相同的方式而形成互连M3和通孔。
接着，例如，通过例如CVD方法在层间电介质膜IL3上形成SiC(碳化硅)膜或SiCN(碳氮化硅)膜，以便于形成衬垫膜IF3。随后，使用光刻技术和刻蚀方法以移除在像素区域1A内的衬垫膜LF3和层间电介质膜IL3。此时，在外围电路区域1B中，并未移除层间电介质膜IL3、衬垫膜LF3和互连M3。通过刻蚀的步骤，暴露了像素区域1A的衬垫膜LF2的上表面。以此方式，产生了图3所示结构。
接着，如图4所示，例如使用CVD方法以在半导体衬底SB的整个上表面上形成例如为氧化硅膜的层间电介质膜IL4。层间电介质膜IL4与像素区域1A的衬垫膜LF2的上表面接触，并且进一步与外围电路区域1B中衬垫膜LF3的上表面接触以覆盖外围电路区域1B中的第三互连层。
接着，如图5所示，例如使用溅射方法在半导体衬底SB之上形成厚度比互连M3更大的金属膜。金属膜由例如Al(铝)制成。此后，使用光刻技术和刻蚀方法以图形化金属膜，由此移除像素区域1A中的金属膜，并且进一步在外围电路区域1B中第三互连层上形成由金属膜构成的焊盘PF。焊盘PF示出作为铝膜；然而，焊盘PF可以由其中氮化钛、铝和氮化钛连续相互堆叠的金属膜构成。
接着，如图6所示，例如使用CVD方法以在半导体衬底SB的整个上表面上形成例如为氧化硅膜的绝缘体膜IF1。绝缘体膜IF1是与像素区域1A中层间电介质膜IL4上表面接触的钝化膜以覆盖外围电路区域1B中焊盘PF。绝缘体膜IF1和层间电介质膜IL4由相同材料制成。
接着，如图7所示，在绝缘体膜IF1上形成抗蚀剂图形RP1。抗蚀剂图形RP1是像素区域1A中的每个像素从其暴露的膜，并且也是覆盖了相邻像素之间区域的膜。抗蚀剂图形RP1也覆盖了整个外围电路区域1B。
接着，如图8所示，抗蚀剂图形RP1用作掩模以执行干法刻蚀，由此移除了像素区域1A中的每个像素的绝缘体膜IF1和层间电介质膜IL4。以此方式，暴露了每个像素的衬垫膜LF2的上表面，并且进一步移除抗蚀剂图形RP1。换言之，通过该步骤，选择性移除绝缘体膜IF1和层间电介质膜IL4以使得每个像素的光电二极管PD从绝缘体膜IF1和层间电介质膜IL4暴露。此时，在相邻像素之间并未移除绝缘体膜IF1或层间电介质膜IL4，使得这些膜以壁的形式保留在衬垫膜LF2上。此外，在外围电路区域1B中，绝缘体膜IF1和层间电介质膜IL4也保留并未移除。
由通过该步骤保留在像素之间的绝缘体膜IF1和层间电介质膜IL4制成的堆叠膜形成了氧化硅膜的绝缘体膜S1。形成绝缘体膜S1以沿着半导体衬底SB的主表面的方向夹设如下区域，这些区域是在后续步骤中分别将要形成滤色器的区域。
接着，如图9所示，例如使用CVD方法以在半导体衬底SB的整个上表面上形成例如是氮化硅膜的绝缘体膜S2。绝缘体膜S2覆盖了像素区域1A中各个像素的绝缘体膜S1的侧壁和上表面、以及衬垫膜LF2的上表面。绝缘体膜S2也覆盖了外围电路区域1B中绝缘体膜IF1的上表面。绝缘体膜S2形成为具有20至30nm的厚度，并且并未完全埋设在绝缘体膜S1的所有相邻区域之间的区域中。绝缘体膜S2是折射率大于绝缘体膜S1的膜。
接着，如图10所示，执行干法刻蚀以部分地移除绝缘体膜S2。以此方式，均暴露了每个像素的衬垫膜LF2的上表面、绝缘体膜S1的上表面、以及外围电路区域1B中绝缘体膜IF1。并未移除与绝缘体膜S1的侧壁接触的绝缘体膜S2，使得绝缘体膜S2覆盖了位于膜S1两侧处的、壁形式的绝缘体膜S1的每个侧壁。简言之，绝缘体膜S2以侧壁形式保留在绝缘体膜S1的侧壁上。换言之，在以后将要形成滤色器的区域之间形成了绝缘体膜S2，并且绝缘体膜S1与该区域相邻。
绝缘体膜S1、以及与绝缘体膜S1两侧壁接触的绝缘体膜S2形成了隔板壁SW1。隔板壁SW1以壁的形式形成在像素区域1A中相邻像素之间。通过用于如上所述刻蚀的步骤，暴露每个像素的衬垫膜LF2的上表面，使得绝缘体膜S2并未形成在各个隔板壁SW1之间。在像素区域1A中衬垫膜LF2之上的区域是相邻隔板壁SW1之间的区域，并且是如稍后详述的将要形成滤色器的区域。简言之，光电二极管PD设置在其中将要形成滤色器的区域正下方。换言之，形成了隔板壁SW1的绝缘体膜S1和S2是在光电二极管PD正上方的区域，并且形成以便于夹设其中稍后将要形成滤色器的区域。
此后，使用光刻技术和刻蚀方法以部分地移除外围电路区域1B中绝缘体膜IF1，由此暴露了焊盘PF的上表面。当氮化钛膜堆叠在铝膜(其部分形成了焊盘PF)上时，通过刻蚀移除氮化钛膜，使得铝膜暴露。
随后，执行钝化处理以在从绝缘体膜IF1暴露的焊盘PF上表面上形成金属氧化物膜PS。金属氧化物膜PS由例如氧化铝(Al2O3)制成。通过使得光电二极管PD表面故意经受以此方式的钝化处理，氧化光电二极管PD以使得可以防止光电二极管PD的膜质量变得不稳定。对于钝化处理，例如可使用以下方法：采用诸如硝酸的强氧化剂而处理的方法，或者在包含氧的气氛中处理的方法。
接着，如图11所示，对于各个像素，在相邻隔板壁SW1之间区域中分别形成了滤色器CF。当滤色器CF形成为不同种类时，也即对于与任何一个像素相邻的像素具有不同颜色，通过光刻技术形成不同种类的滤色器CF。在该实施例中，例如，对于像素中的特定像素形成了在滤色器CF当中的红色滤色器。对于与像素中的任何特定像素相邻的像素，在滤色器CF当中形成了蓝色、绿色或者无色滤色器。红色、蓝色或绿色滤色器CF由透射特定光线的膜制成。
每个像素的滤色器CF的底表面与衬垫膜LF2的上表面接触，并且滤色器CF的侧壁与绝缘体膜S2的侧壁接触。滤色器CF形成为具有例如上表面，具有基本上等于隔板壁SW1的上表面的高度。滤色器CF的折射率大于绝缘体膜S1，但是小于绝缘体膜S2。本实施例的特征在于，在折射率小于滤色器CF的绝缘体膜S1与滤色器CF之间形成了折射率大于滤色器CF的绝缘体膜S2。
接着，如图12所示，分别在滤色器CF正上方形成微透镜ML。微透镜ML均为凸透镜，其中其上表面弯曲为凸面形式，并且均由透射光的膜制成。在像素区域1A中，分别在像素中形成微透镜ML。例如通过在像素区域1A中滤色器CF上形成膜、加热膜使其熔化、以及随后使得对应于该膜上表面的滤色器CF圆化而形成微透镜ML。
通过该工艺，完成了本实施例的半导体器件。下文中，将描述用于制造实施例的半导体器件的方法的有利效果。
如参照图9至图11所述，在实施例中，在绝缘体膜S1的侧壁上形成绝缘体膜S2。相反的，如参照图46所述，在其中隔板壁SWa仅由折射率小于滤色器CF的绝缘体膜制成的情形中，并且当入射光线L3通过预定隔板壁SWa的上表面照射进入隔板壁SWa的预定隔板壁中时，入射光L3侵入像素的滤色器CF的内侧，使得引起混色。
特别地，在其中平面视图中的每个像素的面积形成为较小以使得半导体器件精细并且进一步难以使得滤色器和隔板壁的高度较小的情形中，必须形成每个隔板壁以在一定范围内具有较大宽度，以便于防止隔板壁在参照图8所述形成绝缘体膜的步骤中、或者在后续清洗步骤或其他步骤中崩裂。
换言之，从防止隔板壁崩裂的观点看，难以将每个隔板壁形成为具有高的纵横比。因此，在使得平面视图中的每个像素面积较小的情形中，难以使得平面视图中每个隔板壁的面积较小。在该情形中，在如图46所示比较示例中，照射进入预定隔板壁的上表面中并且随后由任意一个光电二极管PD接收的入射光线L3的量要大于照射进入一个滤色器CF的上表面中并且随后由光电二极管PD接收的入射光线L1和L2的量，使得显著引起了混色。因此，当在比较示例的半导体器件中有意对混色的产生进行约束时，引起了难以使得半导体器件精细的问题。
如参照图2所述，在本实施例中，在折射率大于滤色器CF的绝缘体膜S1、与滤色器CF之间形成了折射率大于滤色器CF的绝缘体膜S2。该方式防止了照射进入预定隔板壁SW1的上表面中的入射光线L3侵入与预定隔板壁SW1相邻的滤色器CF以防止产生混色。
因此，即便当各个隔板壁的宽度较大以使得平面视图中它们面积较大时，可以防止入射光线L3侵入像素以引起混色。因此，当平面视图中像素的面积较小时，即便当形成隔板壁SW1相对较宽以便于避免每个隔板壁SW1的纵横比增大时，可以防止产生混色。以此方式，即便当像素较小时可以从图像拾取器件获得正确的输出。因此，可以改进半导体器件的性能。
参照图13，将描述本实施例的半导体器件的修改示例。图13是示出了实施例的半导体器件的修改示例的图像拾取器件的截面图。
如图13所示，实施例的修改示例的图像拾取器件具有与参照图1所述的图像拾取器件基本上相同的结构，除了形成了光波导WG之外。光波导WG形成以包括透射光的材料，并且例如是氮化硅膜。光波导WG形成在每个像素中的滤色器CF形成区域、与像素的光电二极管PD之间。
在参照图3和图4所述相应步骤之间形成光波导WG。具体的，在参照图3所述步骤之后，光刻技术和刻蚀方法用于在像素区域1A中移除每个像素中的衬垫膜LF2、以及部分地移除在其中的层间电介质膜IL2、IL1和IL。以此方式，在像素中，形成了从衬垫膜LF2的上表面到达层间电介质膜IL的中间深度的凹陷。
接着，例如，使用CVD方法以在半导体衬底SB上形成氮化硅膜，由此将氮化硅膜埋设在凹陷中。以此方式，形成了作为氮化硅膜的光波导WG。此后，分别执行参照图4至图12所述的步骤以完成图13所示修改示例的半导体器件。如图13所述，隔板壁SW1和滤色器CF的相应底表面接触光波导WG的上表面，并且光波导WG形成在每个像素的滤色器CF与光电二极管PD之间的凹陷中。在此，已经通过微透镜ML聚光并且通过滤色器CF透射的光穿过光波导WG和层间电介质膜IL以到达光电二极管PD。
在本发明修改示例中，光波导WG的折射率例如是约1.97的相对较高数值。在参照图1至图12所述的图像拾取器件中，在参照图10所述的步骤中部分地移除了绝缘体膜S2。然而，在本发明修改示例或任何等价示例中设置光波导WG的情形中，无需执行参照图10所述的移除绝缘体膜S2的步骤。总之，绝缘体膜S2(参见图9)可以保留在相邻隔板壁SW1之间区域的底部上、以及在隔板壁SW1上。换言之，在每个像素中，绝缘体膜S2可以保留在其中形成滤色器CF的区域与光波导WG之间。在所关注的附图中，并未对于当使得绝缘体膜S2以以此方式保留而并未移除时获得的图像拾取器件的任何结构做描述说明。
当并未执行如上所述参照图10所述的移除绝缘体膜S2的步骤时，可以通过使用折射率等于光波导WG的材料形成绝缘体膜S2而防止在从图像拾取器件输出的数据中产生噪声。
在其中绝缘体膜S2覆盖了隔板壁SW1的上表面的情形中以及进一步即便当光线照射进入隔板壁SW1的上表面中而等价于图2所示入射光线L3时，照射进入的光全反射至隔板壁SW1上绝缘体膜S1与绝缘体膜S2(未示出)之间的边界上，使得可以防止照射进入的光透射穿过绝缘体膜S1以到达光电二极管PD。因此，可以防止混色以改进半导体器件的性能。
此外，无需执行参照图10所述的移除绝缘体膜S2的步骤，使得可以缩短用于制造半导体器件的工艺。因此，可以降低用于制造半导体器件的成本。
实施例2：
参照图14至图22，将描述关于通过采用金属膜部分地涂覆隔板壁以防止由透射穿过隔板壁的光引起的混色产生的事实。图14至图21均为涉及用于描述用于制造本实施例的半导体器件的方法的截面图。图22是示出了实施例的半导体器件的放大部分的截面图。
在用于制造实施例的半导体器件的工艺方法中，首先，执行与参照图3和图4所述的相同步骤。接着，如图14所示，使用光刻技术和刻蚀方法以完全移除像素区域1A中的层间电介质膜IL4，由此使得层间电介质膜IL4仅保留在紧贴第三互连层之上。因此，在像素区域1A中，仅暴露衬垫膜LF2的上表面。
接着，如图15所示，例如使用溅射方法以在半导体衬底SB上形成金属膜MF。金属膜MF例如是铝膜。
接着，如图16所示，使用光刻技术以在金属膜MF上形成抗蚀剂图形RP2。抗蚀剂图形RP2是各个像素由此暴露在像素区域1A中的膜，并且也是覆盖了相邻像素之间区域的膜。抗蚀剂图形RP2也覆盖了紧贴层间电介质膜IL4之上的金属膜MF的上表面的一部分。
接着，如图17所示，抗蚀剂图形RP2用作掩模以执行刻蚀，由此使得每个像素的衬垫膜LF2的上表面暴露在像素区域1A中。此后，移除抗蚀剂图形RP2。此时，相邻像素之间的抗蚀剂图形RP2并未移除而以壁的形式保留在衬垫膜LF2上。换言之，形成图形化的金属膜MF以沿着半导体衬底SB主表面的方向夹设其中在后续步骤中将要形成滤色器的区域。紧贴在外围电路区域1B的层间电介质膜IL4之上的金属膜MF的一部分也保留并未被刻蚀。以此方式，形成了保留在外围电路区域1B中的由金属膜MF构成的焊盘PF。
接着，如图18所示，例如使用CVD方法以在半导体衬底SB上形成例如为氧化硅膜或氮化硅膜的绝缘体膜IF2。达到绝缘体膜IF2的形成以像素区域1A中的金属膜MF、以及外围电路区域1B中的焊盘PF。
接着，如图19所示，使用光刻技术和刻蚀方法以回刻蚀像素区域1A中的绝缘体膜IF2以使得该膜变薄。执行刻蚀以引起绝缘体膜IF2保留具有使得像素区域1A中金属膜MF并未暴露的膜厚度。该方式使得像素区域1A中绝缘体膜IF2的膜厚度小于外围电路区域1B中绝缘体膜IF2的厚度。绝缘体膜IF2是用于覆盖金属膜MF以防止金属膜MF氧化为不稳定膜的膜。
在该步骤中变薄的绝缘体膜IF2以及由绝缘体膜IF2覆盖的金属膜MF形成了隔板壁SW。换言之，在像素区域1A中，隔板壁SW2以壁的形式形成在相邻像素之间。形成在像素区域1A中的每个隔板壁SW2由金属膜MF、以及覆盖了金属膜MF的侧壁和上表面的绝缘体膜IF2构成。沿着半导体衬底SB的主表面的方向的相邻隔板壁SW2之间的区域是其中以后将要形成滤色器的区域。使得绝缘体膜IF2变薄的目的在于扩大相邻隔板壁SW2之间的区域，也即其中将要形成滤色器的空间。
接着，如图20所示，执行参照图10所述的在绝缘体膜IF1中形成开口的相同步骤、以及执行钝化处理的相同步骤以在从绝缘体膜IF2暴露的焊盘PF的上表面上形成金属氧化物膜PS。
接着，如图21所示，执行参照图11和图12所述的相同步骤以在相邻隔板壁SW之间形成滤色器CF。此后，分别在滤色器CF上形成微透镜ML。通过该工艺方法，完成了本发明的半导体器件。
在图22中示出了一个滤色器CF以及在滤色器CF两侧处相应隔板壁SW2的放大截面图。以与图2相同的方式，在图22中示出了入射光线L1至L3。入射光线L1照射进入滤色器CF的上表面中以达到一个光电二极管而并未照射进入滤色器CF周围隔板壁SW2中。入射光线L2照射进入滤色器CF的上表面中，并且随后在形成了隔板壁SW2的金属膜MF的侧壁上反射以到达光电二极管。换言之，形成了隔板壁SW2的金属膜MF是不透射光的膜；因此，入射光线全反射至金属膜MF的侧壁上以到达滤色器CF正下方的光电二极管。
入射光线L3照射进入隔板壁SW2的上表面中。入射光线L3全反射至形成了隔板壁SW2的金属膜MF的上表面上，并未透射穿过金属膜MF。因此，可以在实施例2中比实施例1中使得以下可能性更小：由每一个像素的光电二极管PD接收照射进入隔板壁的上表面中的光的可能性。这使其能够防止产生混色以改进半导体器件的性能。
参照图23至图27，将描述本实施例的半导体器件的修改示例。图23至图26均为示出了用于制造半导体器件的方法的截面图，其是实施例的修改示例。图27是示出了该半导体器件的放大部分的截面图。
在本发明修改示例中，首先，执行与图3、图4和图14至图18中所示相同的步骤。此后，如图23所示，使用光刻技术和刻蚀方法以移除像素区域1A中的绝缘体膜IF2。该方式使得以下暴露：像素区域1A中金属膜MF的侧壁以及其上表面；以及在其中的衬垫膜LF2的上表面的一部分。
接着，如图24所示，使用光刻技术和刻蚀方法以在外围电路区域1B中的绝缘体膜IF2中形成开口，由此使得焊盘PF的上表面的一部分暴露。
接着，如图25所示，执行钝化处理以氧化像素区域1A中金属膜MF的外表面，以及从外围电路区域1B中绝缘体膜IF2暴露的焊盘PF的上表面。以此方式，金属氧化物膜PS覆盖了像素区域1A中金属膜MF的侧壁和上表面，以及从绝缘体膜IF2暴露的焊盘PF的上表面。像素区域1A中的金属膜MF以及覆盖了金属膜MF的金属氧化物膜PS形成了隔板壁SW3。
接着，如图26所示，执行参照图11和图12所述相同的步骤以在相邻隔板壁SW3之间形成滤色器CF。此后，在每个滤色器CF上形成微透镜ML。以此方式，完成了本实施例的修改示例的半导体器件。
在图27中示出了任何一个滤色器CF和在滤色器两侧处相应隔板壁SW3的放大截面图。以与图2和图22中相同的方式，在图27中示出了入射光线L1。入射光线L1照射进入滤色器CF的上表面中以到达光电二极管而并未照射进入隔板壁SW3中。入射光线L2照射进入滤色器CF的上表面中，并且随后反射至隔板壁SW3的侧壁上以到达光电二极管。换言之，图形化的金属膜MF以及形成了隔板壁SW3的图形化的金属氧化物膜PS全反射光线；因此，入射光线L2全反射至图形化金属氧化物膜PS的侧壁上以到达滤色器CF正下方的光电二极管。
入射光线L3照射进入隔板壁SW3的上表面中。入射光线L3全反射至形成了隔板壁SW3的金属氧化物膜PS的上表面上，并未透射穿过隔板壁SW3。因此，可以在该修改示例中比实施例1使得以下可能性更低：由每一个像素的光电二极管PD接收照射进入隔板壁的上表面中的光线的可能性。这使得能够防止产生混色以改进半导体器件的性能。
在本发明修改示例中，绝缘体膜IF2并未覆盖像素区域1A中的金属膜MF(参见图19)，这是不同于参照图14至图22所述的图像拾取器件之处。然而，金属膜MF的表面经受钝化处理以形成金属氧化物膜PS。因此，可以防止隔板壁SW3转变为不稳定的氧化物膜。因此能够防止由隔板壁SW3的膜转变为不稳定膜而在拾取数据中产生噪声。
在本发明修改示例中，并未使得绝缘体膜IF2保留在像素区域1A中；因此，隔板壁SW3的宽度可以小于参照图14至图22所述的图像拾取器件。
此外，绝缘体膜IF2并未覆盖相邻隔板壁SW3之间底部的衬垫LF2，因为并未使得绝缘体膜IF2保留在像素区域1A中。因此，可以减少滤色器CF与光电二极管PD之间整个堆叠膜的数目以防止照射进入像素的光衰减直至光到达光电二极管PD。换言之，可以提高半导体器件的光学透明性以提高性能。
在本文中，将用于制造本发明修改示例的图像拾取器件的工艺方法与参照图14至图22所述用于制造图像拾取器件的方法作比较。如参照图20和图25所述，在两个图像拾取器件制造工艺方法的每一个中执行使得预定的金属膜经受钝化处理的步骤。结果，在修改示例中，可以获得如上所述的有利效果而并未使得制造工艺步骤的数目大于参照图14至图22所述图像拾取器件制造工艺步骤的数目。因此，可以防止半导体器件制造成本的上升。
实施例3：
本实施例是其中金属膜埋设至膜中的开口中并且随后形成包括金属膜的隔板壁、而由此获得了易于形成具有高的纵横比的隔板壁的实施例，这是不同于实施例2之处。此后，参照图28至图40，将对本实施例的半导体器件以及用于制造该器件的方法进行描述。图28至图40均为涉及用于描述用于制造本实施例的半导体器件的方法的截面图。图40是示出了本实施例的半导体器件的放大部分的截面图。
在用于制造本实施例的半导体器件的工艺方法中，首先，执行与参照图3和图4所述相同的步骤以得到图28所示结构。在该实施例中，层间电介质膜IL4形成具有比第三互连层更大的厚度。
接着，如图29所示，例如使用CMP方法以使得层间电介质膜IL4的上表面平坦。此时，衬垫膜LF3并未从层间电介质膜IL4暴露。
接着，如图30所示，使用光刻技术以在层间电介质膜IL4上形成抗蚀剂图形RP3。抗蚀剂图形RP3是用于覆盖外围电路区域1B、以及像素区域1A中像素的图形。在像素区域1A中，相邻像素之间的区域从抗蚀剂图形RP3暴露。
接着，如图31所示，使用抗蚀剂图形RP3作为掩模以执行干法刻蚀，由此部分地移除了像素区域1A中的层间电介质膜IL4。以此方式，使得相邻像素之间区域中的衬垫膜LF2的上表面暴露。换言之，在沿着半导体衬底SB的主表面方向上夹设了一个光电二极管PD正上方的区域的区域中，也即其中将要在后续步骤中形成每个滤色器的区域，形成了穿透层间电介质膜IL4的沟槽。此后，移除了抗蚀剂图形RP3。通过该工艺，形成多个沟槽以在像素之间区域中具有开口。
接着，如图32所示，例如，使用溅射方法、电镀方法等等以在半导体衬底SB上形成金属膜BM。金属膜BM是主要例如由W(钨)或Cu(铜)制成的膜并且并不透光。金属膜BM形成在层间电介质膜IL4上，并且也形成以完全埋设至朝向层间电介质膜IL4开口的沟槽中。
接着，如图33所示，例如，使用CMP方法以抛光金属膜BM的上表面，由此使得层间电介质膜IL4的上表面暴露。以此方式，金属膜BM保留在像素之间以仅位于朝向层间电介质膜IL4开口的沟槽内。这使得金属膜BM成为壁的形式。在图33中清楚示出了其中金属膜BM的多个块件设置为相互分隔的结构。然而在平面视图中，金属膜BM具有格状形状，使得图33所示金属膜BM的表观块件被耦合并且相互集成为整体。
接着，如图34所示，执行与参照图5所述相同的步骤以在外围电路区域1B中形成焊盘PF。此后，例如使用CVD方法以在半导体衬底SB上形成绝缘体膜IF3。绝缘体膜IF3例如是氧化硅膜或氮化硅膜，并且不仅覆盖了金属膜BM和层间电介质膜IL4的每一个的上表面，而且还覆盖了焊盘PF。
接着，如图35所示，使用光刻技术和刻蚀方法以回刻像素区域1A中的绝缘体膜IF3，由此使得该膜变薄。此时，金属膜BM并未从绝缘体膜IF3暴露。
接着，如图36所示，使用光刻技术以在绝缘体膜IF3上形成抗蚀剂图形RP4。抗蚀剂图形RP4是覆盖了外围电路区域1B的图形，并且也是像素区域1A中像素从其暴露的图形。在像素区域1A中，抗蚀剂图形RP4覆盖了相邻像素之间的区域。由抗蚀剂图形RP4覆盖的相邻像素之间区域的宽度大于在图30所示步骤中从抗蚀剂图形RP3暴露的相邻像素之间区域的宽度。
换言之，如图36所示，在金属膜BM正上方形成的抗蚀剂图形RP4宽度大于金属膜BM。也即在平面视图中，抗蚀剂图形RP4的侧壁位于图形化金属膜BM的侧壁外侧。
接着，如图37所示，抗蚀剂图形RP4用作掩模以执行干法刻蚀，由此部分地移除了像素区域1A中的绝缘体IF3以及部分地移除了层间电介质膜IL4。也即，在其中以后将要形成滤色器(如上所述)的区域中移除了绝缘体膜IF3和层间电介质膜IL4。以此方式，暴露了在每个像素中的衬垫膜LF2的上表面。此后，移除了抗蚀剂图形RP4。通过该步骤，在像素区域1A中，保留覆盖了金属膜BM的上表面的绝缘体膜IF3，以及覆盖了金属膜BM的侧壁的层间电介质膜IL4。金属膜BM、与金属膜BM上表面接触的绝缘体膜IF3、以及与金属膜BM的侧壁接触的层间电介质膜IL4形成了隔板壁SW4。
相邻隔板壁SW4之间的区域是其中以后将要形成滤色器的区域。在该区域中，并未形成绝缘体膜IF3或层间电介质膜IL4。通过此前所述工艺，在相邻像素之间区域中形成隔板壁SW4。由衬垫膜LF2、绝缘体膜IF3和层间电介质膜IL4覆盖金属膜BM，使得可以防止金属膜BM氧化为不稳定的膜。
接着，如图38所示，使用光刻技术和刻蚀方法以部分地移除外围电路区域1B中的绝缘体膜IF3，由此使得焊盘PF的上表面暴露。随后，执行钝化处理以形成金属氧化物膜PS至从绝缘体膜IF3暴露的焊盘PF上表面之上。
接着，如图39所示，执行与参照图11和图12所述相同的步骤以在相邻隔板壁SW4之间形成滤色器CF(如上所述)，并且随后在每个滤色器CF上形成微透镜ML。以此方式，完成了本实施例的半导体器件。
在图40中示出了任何一个滤色器CF与滤色器CF两侧处相应隔板壁SW4的放大截面图。以如图2相同的方式，在图40中示出了入射光线L1至L3。入射光线L1照射进入滤色器CF的上表面中以到达一个光电二极管而并未照射进入隔板壁SW4中。入射光线L2照射进入滤色器CF的上表面中，并且随后反射至形成了隔板壁SW4的图形化金属膜BM的侧壁之上以到达光电二极管。换言之，形成了隔板壁SW4的金属膜BM全反射光；因此入射光线L22全反射至金属膜BM的侧壁上以达到滤色器CF正下方的光电二极管。
入射光线L3照射进入隔板壁SW4的上表面中。入射光线L3全反射至形成了隔板壁SW4的金属膜BM的上表面上，并未透射穿过隔板壁SW4。因此，在本实施例中可以比实施例1使得以下可能性更小：由每个像素的光电二极管PD接收照射进入隔板壁的上表面中的光的可能性。这使其能够防止产生混色以改进半导体器件性能。
如参照图30至图33所述，在本实施例中，形成金属膜BM以埋设至朝向层间电介质膜IL4开口的沟槽中，这是不同于实施例2之处，其中使用光刻技术和刻蚀方法以图形化金属膜MF(参见图17)。当使用光刻技术和刻蚀方法以形成金属膜时，该金属膜并非容易形成为具有高的纵横比的壁形式。当该金属膜形成宽度较小时，担心的是金属膜的壁会崩裂。
相反的，在本实施例中，金属膜BM埋设至沟槽中以形成金属膜BM的图形。根据该方法，金属膜MF可以容易根据如上所述方法形成为具有高的纵横比的壁。因此，隔板壁SW4可以易于制造精细以使得可以增大像素的相应光接收表面。因此，可以改进半导体器件的性能。
在本实施例中，在相邻隔板壁之间滤色器形成区域底部上并未保留绝缘体膜IF2(参见图21)，这是不同于参照图14至图21所述图像拾取器件之处。换言之，如图39所示，绝缘体膜IF2并未覆盖相邻隔板壁SW4之间底部的衬垫IF2。因此，可以减少滤色器CF与光电二极管PD之间整个堆叠膜的数目以防止照射进入像素的光衰减直至光到达光电二极管PD。换言之，可以增大半导体组行至的光学透明度以提高性能。
实施例4：
本实施例是其中使用折射率小于滤色器的膜以与如上所述比较示例相同方式形成隔板壁的实施例，但是不同于比较示例之处在于，当刻蚀该膜以形成隔板壁时，使用金属掩模以使得金属掩模保留作为隔板壁的一部分。此后，参照图41至图45，将描述本实施例的半导体器件以及用于制造半导体器件的方法。图41至图44是示出了用于制造本实施例的半导体器件的方法的截面图。图45是示出了作为本实施例的半导体器件的修改示例的图像拾取器件的截面图。
在用于制造本实施例的半导体器件的方法中，首先，执行与参照图3至图6所述相同的步骤。如图41所示，例如随后使用溅射方法以在绝缘体膜IF1上形成金属膜MM。金属膜MM例如是TiN(氮化钛)膜。
接着，如图42所示，使用光刻技术和刻蚀方法以图形化金属膜MM。以此方式，移除了在外围电路区域1B中的金属膜MM，并且金属膜MM构成的图形保留在像素区域1A中相邻像素之间的区域中。简言之，在外围电路区域1B和像素中，暴露了绝缘体膜IF1的上表面。
接着，如图43所示，金属膜MM用作硬掩模以执行干法刻蚀，由此部分地移除了绝缘体膜IF1和层间电介质膜IL4。在该刻蚀步骤中，由抗蚀剂图形(未示出)覆盖外围电路区域1B，并且该抗蚀剂图形用作掩模。此后，移除该抗蚀剂图形。
通过该步骤，在各个像素中，暴露了衬垫膜LF2的上表面。以此方式，在如上所述相邻像素之间形成了由依次连续形成在衬垫膜LF2上的层间电介质膜IL4、绝缘体膜IF1和金属膜MM构成的隔板壁SW5。例如是氧化硅膜的层间电介质膜IL4，与形成在层间电介质膜IL4上并且例如是氧化硅膜的绝缘体膜IF1形成了绝缘体膜S1。隔板壁SW5由堆叠在绝缘体膜S1上的绝缘体膜SI和金属膜MM形成。
接着，执行参照图10至图12所述的步骤以完成示出在图44中的本实施例的半导体器件。
在图45中示出了一个滤色器CF以及在滤色器CF两侧处相应隔板壁SW5的放大截面图。以与图2中相同的方式，在图45中示出了入射光线L1至L3。入射光线L1照射进入滤色器CF的上表面中以到达一个光电二极管而并未照射进入隔板壁SW5中。入射光线L2照射进入滤色器CF的上表面中，并且随后反射至隔板壁SW5的侧壁上以到达光电二极管。换言之，形成了隔板壁SW5的绝缘体膜S1由折射率小于滤色器CF的材料制成；因此，入射光线L2全反射至图形化绝缘体膜S1的侧壁上以到达滤色器CF正下方的光电二极管。金属膜MM是不透光的膜，使得照射进入图形化金属膜MM的侧壁中的光全反射以达到光电二极管。
入射光线L3照射进入隔板壁SW5的上表面中。入射光线L3全反射至形成了隔板壁SW5的金属膜MM的上表面上，并未透射穿过隔板壁SW5。因此，在该实施例中可以比在实施例1中降低以下可能性：由每个像素的光电二极管PD接收照射进入隔板壁的上表面中的光的可能性。这使得能够防止产生混色以改进半导体器件的性能。
当执行图形化时，诸如TiN(氮化钛)膜的金属膜用作金属掩模，可以形成具有高精度的精细图形。总之，可以设想的是当半导体器件制作精细时，如本实施例中所执行的、使用由金属膜制成的图形作为硬掩模而执行刻蚀。
当采用金属掩模执行图形化时，可以设想的是在使用金属掩模的刻蚀步骤之后移除金属掩模。在本实施例中，隔板壁SW5是定位以遮光的构件。因此无需在通过图形化形成绝缘体膜S1之后执行移除作为绝缘体膜S1上金属掩模的金属膜MM的步骤。
在该实施例中，使得金属膜MM保留在隔板壁SW5上。因此无需在图43所示步骤之后移除金属膜MM。因此，可以使得半导体器件制造工艺简单。此外，如参照图45如上所述，通过使得金属膜MM保留在隔板壁SW5上，可以防止照射进入隔板壁SW5的上表面中的光侵入隔板壁SW5的内侧以及侵入像素。
以上已经借由其实施例的方式具体描述了由本发明人做出的本发明。然而本发明自然并未限定于实施例。实施例可以修改为各种形式，只要修改的实施例并未脱离其主题。
作为实施例描述的内容部分地被陈述为以下补充陈述1至11：
[1]一种半导体器件，包括：
半导体衬底；
光电换能器，其接收光以产生信号电荷；以及
多个隔板壁，其形成在光电换能器之上；
其中，在沿着半导体衬底的主表面方向上彼此相邻的相邻隔板壁之间的区域是其中形成第一膜的第一区域，第一膜是透射将要照射进入光电换能器中的光的膜；
其中，每个隔板壁包括第二膜，以及覆盖第二膜的金属膜；以及
其中，第一膜折射率大于第二膜。
[2]根据项目1的半导体器件，
其中，第一膜形成在第一区域中。
[3]根据项目1的半导体器件，
其中，第一膜是滤色器。
[4]一种用于制造半导体器件的方法，包括步骤：
(a1)在半导体衬底中形成接收光以产生信号电荷的光电换能器；
(b1)形成覆盖光电换能器的上表面的金属膜；以及
(c1)在第一区域中选择性移除金属膜，第一区域在光电换能器正上方并且还是其中将要形成第一膜的区域，第一膜透射将要照射进入光电换能器的光，由此使得光电换能器从金属膜暴露；
其中，夹设第一区域的每个金属被配置为形成隔板壁。
[5]根据项目4的用于制造半导体器件的方法，
进一步包括，在步骤(c1)之后，在第一区域中形成第一膜的步骤(d1)。
[6]根据项目4的用于制造半导体器件的方法，
在步骤(c1)之后，进一步包括步骤：
(e1)在半导体衬底之上形成第一绝缘体膜以覆盖夹设第一区域的金属膜；以及
(f1)使得覆盖金属膜的第一绝缘体膜成为薄膜，
其中，隔板壁包括金属膜，以及覆盖金属膜的上表面和侧壁的第一绝缘体膜。
[7]根据项目4的用于制造半导体器件的方法，
其中，半导体衬底包括沿着半导体衬底的主表面设置的第二区域和第三区域，
其中在步骤(a1)中光电换能器形成在第二区域中的半导体衬底中，
其中在步骤(c1)中移除在第一区域中的金属膜以及在第三区域中的金属膜以形成包括在第三区域中的金属膜的焊盘，
该方法进一步包括步骤：
(e2)在步骤(c1)之后，在半导体衬底之上形成第一绝缘体膜以覆盖夹设第一区域的每个金属膜、以及焊盘；
(f2)移除在第二区域中的第一绝缘体膜、以及在第三区域的一部分中的第一绝缘体膜，使得焊盘的上表面以及第二区域中的金属膜暴露；以及
(g1)使金属膜和焊盘的每一个的外表面的一部分经受钝化处理以形成覆盖金属膜的上表面和侧壁的第二绝缘体膜，以及覆盖焊盘的上表面的第三膜；
隔板壁包括在第二区域中的金属膜，以及覆盖第二区域中的金属膜的第二绝缘体膜。
[8]一种用于制造半导体衬底的方法，包括步骤：
(a1)在半导体衬底中形成接收光以产生信号电荷的光电换能器；
(b1)形成覆盖光电换能器的上表面的第二膜；
(c1)在沿着半导体衬底的主表面的方向上，在光电换能器正上方并且其中夹设透射将要照射进入光电换能器中的光的膜将要形成在其中的第一区域的区域中，形成穿透第二膜的沟槽；
(d1)形成将被埋设进入沟槽中的金属膜，并且随后使得金属膜的上表面和第二膜的上表面平坦；
(e1)形成覆盖金属膜的上表面的第三膜；以及
(f1)移除第一区域中的第三膜和第二膜以形成均包括金属膜、覆盖金属膜的侧壁的第二膜、以及覆盖金属膜的上表面的第三膜的隔板壁。
[9]根据项目8的用于制造半导体的方法，
进一步包括，在步骤(f1)之后，在第一区域中形成第一膜的步骤(g1)。
[10]一种用于制造半导体器件的方法，包括步骤：
(a1)在半导体衬底中形成接收光以产生信号电荷的光电换能器；
(b1)形成覆盖光电换能器的上表面的第二膜；
(c1)形成包括在第二膜之上的金属膜的图形，以在沿着半导体衬底的主表面的方向上夹设第一区域，第一区域是光电换能器正上方的区域并且是透射将要照射进入光电换能器中的光的第一膜将要形成在其中的区域；以及
(d1)使用图形作为掩模来处理第二膜，以移除第一区域中的第二膜，由此形成包括第二膜以及覆盖第二膜的上表面的图形的隔板壁；
第一膜折射率大于第二膜。
[11]根据项目10的用于制造半导体器件的方法，
进一步包括，在步骤(d1)之后，在第一区域中形成第一膜的步骤(e1)。

Claims (13)

1.一种半导体器件，包括：
半导体衬底；
光电换能器，其形成在所述半导体衬底之上，并且接收光以产生信号电荷；以及
多个隔板壁，其形成在所述光电换能器之上，
其中在沿着所述半导体衬底的主表面的方向上彼此相邻的相邻隔板壁之间的区域是其中形成第一膜的第一区域，所述第一膜是透射将要照射进入所述光电换能器中的光的膜，
其中每个所述隔板壁包括第二膜，以及形成在所述第一区域与所述第二膜的侧壁之间的第三膜，
其中所述第三膜折射率大于所述第一膜，以及
其中所述第一膜折射率大于所述第二膜。
2.根据权利要求1所述的半导体器件，
其中所述第一膜形成在所述第一区域中。
3.根据权利要求1所述的半导体器件，
其中所述第一膜是滤色器。
4.根据权利要求1所述的半导体器件，
其中所述第二膜是氧化硅膜，以及
其中所述第三膜是氮化硅膜。
5.根据权利要求1所述的半导体器件，
其中光波导形成在所述第一区域与所述光电换能器之间。
6.根据权利要求5所述的半导体器件，
其中所述第三膜形成在所述第一区域与所述光波导之间，以及
其中所述第三膜覆盖所述第二膜的上表面。
7.根据权利要求1所述的半导体器件，
其中所述光电换能器在平面视图中不与所述隔板壁重叠。
8.一种用于制造半导体器件的方法，包括步骤：
(a1)在半导体衬底之上形成接收光以产生信号电荷的光电换能器；
(b1)形成多个第二膜，所述多个第二膜在沿着所述半导体衬底的主表面的方向上夹设第一区域，所述第一区域在所述光电换能器正上方并且是其中将要形成第一膜的区域，所述第一膜透射将要照射至所述光电换能器的光；
(c1)形成第三膜，所述第三膜覆盖所述第二膜的在所述第一区域与彼此相邻的相邻第二膜之间的侧表面，
由此形成隔板壁，所述隔板壁包括所述第二膜以及与所述第二膜的侧壁接触的所述第三膜，
所述第三膜折射率大于所述第一膜，以及
所述第一膜折射率大于所述第二膜。
9.根据权利要求8所述的用于制造半导体器件的方法，进一步包括步骤：
(d1)在所述步骤(c1)之后，在所述第一区域中形成所述第一膜。
10.根据权利要求8所述的用于制造半导体器件的方法，
其中所述第一膜是滤色器。
11.根据权利要求8所述的用于制造半导体器件的方法，
其中所述第二膜是氧化硅膜，以及
其中所述第三膜是氮化硅膜。
12.根据权利要求8所述的用于制造半导体器件的方法，包括步骤：
(a2)在所述步骤(b1)之后，在所述光电换能器与所述第一区域之间形成光波导。
13.根据权利要求12所述的用于制造半导体器件的方法，
其中在所述步骤(c1)中形成所述第三膜以覆盖所述第二膜的上表面和侧壁、以及所述光波导的上表面，
其中所述第三膜形成在所述第一区域与所述光波导之间，以及
其中所述第三膜覆盖所述第二膜的上表面。
CN201410643163.1A 2013-11-08 2014-11-07 半导体器件及用于形成半导体器件的方法 Pending CN104637965A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013-231655 2013-11-08
JP2013231655A JP6262496B2 (ja) 2013-11-08 2013-11-08 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
CN104637965A true CN104637965A (zh) 2015-05-20

Family

ID=53043053

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410643163.1A Pending CN104637965A (zh) 2013-11-08 2014-11-07 半导体器件及用于形成半导体器件的方法

Country Status (5)

Country Link
US (1) US20150130007A1 (zh)
JP (1) JP6262496B2 (zh)
KR (1) KR20150053707A (zh)
CN (1) CN104637965A (zh)
TW (1) TWI637498B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106549026A (zh) * 2014-05-01 2017-03-29 采钰科技股份有限公司 固态成像装置
CN107564925A (zh) * 2016-07-01 2018-01-09 佳能株式会社 成像装置、成像系统和可移动物体
CN109841640A (zh) * 2017-11-28 2019-06-04 台湾积体电路制造股份有限公司 具有焊盘结构的图像传感器

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015139979A1 (en) * 2014-03-21 2015-09-24 Koninklijke Philips N.V. Cmut device and manufacturing method
JP6214691B2 (ja) * 2014-05-01 2017-10-18 采▲ぎょく▼科技股▲ふん▼有限公司ＶｉｓＥｒａ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ｃｏｍｐａｎｙ Ｌｉｍｉｔｅｄ 固体撮像装置
EP3024029B1 (en) * 2014-11-19 2020-04-22 ams AG Method of producing a semiconductor device comprising an aperture array
TWI600125B (zh) * 2015-05-01 2017-09-21 精材科技股份有限公司 晶片封裝體及其製造方法
US10319760B2 (en) * 2015-07-20 2019-06-11 Visera Technologies Company Limited Image sensor
US9837455B2 (en) * 2016-01-20 2017-12-05 Visera Technologies Company Limited Image sensor
JP2017139286A (ja) 2016-02-02 2017-08-10 ソニー株式会社 撮像素子、及び、カメラシステム
KR102673170B1 (ko) * 2016-09-02 2024-06-05 엘지디스플레이 주식회사 유기발광표시장치 및 그 제조방법
US10103194B2 (en) * 2016-09-26 2018-10-16 Omnivision Technologies, Inc. Self-aligned optical grid on image sensor
KR102628201B1 (ko) 2016-10-05 2024-01-23 티씨엘 차이나 스타 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 액정 표시 장치
US9991302B1 (en) 2016-11-17 2018-06-05 Visera Technologies Company Limited Optical sensor with color filters having inclined sidewalls
TWI756388B (zh) * 2017-03-24 2022-03-01 日商富士軟片股份有限公司 結構體、近紅外線透射濾波層形成用組成物及光感測器
KR102639401B1 (ko) * 2017-09-29 2024-02-22 후지필름 가부시키가이샤 광학 필터의 제조 방법
KR102606735B1 (ko) 2018-06-19 2023-11-28 에스케이하이닉스 주식회사 반사 방지층 내에 매립된 그리드 패턴들을 갖는 이미지 센서
KR102602673B1 (ko) * 2018-10-12 2023-11-17 삼성디스플레이 주식회사 표시 장치 및 표시 장치 제조 방법
JP7310130B2 (ja) * 2018-12-17 2023-07-19 凸版印刷株式会社 固体撮像素子及びその製造方法
JP7398215B2 (ja) * 2019-06-25 2023-12-14 ブリルニクス シンガポール プライベート リミテッド 固体撮像装置、固体撮像装置の製造方法、および電子機器
US11245823B2 (en) * 2019-08-13 2022-02-08 Omnivision Technologies, Inc. Fully buried color filter array of image sensor
US20230042668A1 (en) * 2019-11-28 2023-02-09 Sony Semiconductor Solutions Corporation Imaging device and electronic device
JP2021086931A (ja) * 2019-11-28 2021-06-03 ソニーセミコンダクタソリューションズ株式会社 撮像装置及び電子機器
US11581349B2 (en) 2019-12-16 2023-02-14 Taiwan Semiconductor Manufacturing Company Limited Backside refraction layer for backside illuminated image sensor and methods of forming the same
CN112133734B (zh) * 2020-09-29 2022-08-30 湖北长江新型显示产业创新中心有限公司 显示面板及显示装置
KR20220075117A (ko) 2020-11-27 2022-06-07 삼성전자주식회사 이미지 센서
WO2022118613A1 (ja) * 2020-12-01 2022-06-09 ソニーセミコンダクタソリューションズ株式会社 撮像装置
JP2023003522A (ja) * 2021-06-24 2023-01-17 ソニーセミコンダクタソリューションズ株式会社 光検出装置及び電子機器
TW202333488A (zh) * 2022-02-03 2023-08-16 日商索尼半導體解決方案公司 固態攝像元件及電子機器

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3677970B2 (ja) * 1997-10-16 2005-08-03 ソニー株式会社 固体撮像素子とその製造方法
JP2005294647A (ja) * 2004-04-01 2005-10-20 Matsushita Electric Ind Co Ltd 固体撮像装置およびその製造方法
US8319301B2 (en) * 2008-02-11 2012-11-27 Omnivision Technologies, Inc. Self-aligned filter for an image sensor
JP2010067926A (ja) * 2008-09-12 2010-03-25 Sony Corp 固体撮像装置とその製造方法並びに電子機器
KR101688084B1 (ko) * 2010-06-30 2016-12-20 삼성전자주식회사 이미지 센서 및 이를 포함하는 패키지
JP5736755B2 (ja) * 2010-12-09 2015-06-17 ソニー株式会社 固体撮像装置とその製造方法、及び電子機器
JP4872024B1 (ja) * 2011-04-22 2012-02-08 パナソニック株式会社 固体撮像装置およびその製造方法
JP4846878B1 (ja) * 2011-04-22 2011-12-28 パナソニック株式会社 固体撮像装置
JPWO2013021541A1 (ja) * 2011-08-10 2015-03-05 パナソニック株式会社 固体撮像装置
US9219092B2 (en) * 2012-02-14 2015-12-22 Taiwan Semiconductor Manufacturing Company, Ltd. Grids in backside illumination image sensor chips and methods for forming the same
US9349769B2 (en) * 2012-08-22 2016-05-24 Taiwan Semiconductor Manufacturing Company, Ltd. Image sensor comprising reflective guide layer and method of forming the same

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106549026A (zh) * 2014-05-01 2017-03-29 采钰科技股份有限公司 固态成像装置
CN106549026B (zh) * 2014-05-01 2019-11-05 采钰科技股份有限公司 固态成像装置
CN107564925A (zh) * 2016-07-01 2018-01-09 佳能株式会社 成像装置、成像系统和可移动物体
CN107564925B (zh) * 2016-07-01 2022-01-28 佳能株式会社 成像装置、成像系统和可移动物体
CN109841640A (zh) * 2017-11-28 2019-06-04 台湾积体电路制造股份有限公司 具有焊盘结构的图像传感器
CN109841640B (zh) * 2017-11-28 2022-05-03 台湾积体电路制造股份有限公司 具有焊盘结构的图像传感器

Also Published As

Publication number Publication date
TW201519425A (zh) 2015-05-16
TWI637498B (zh) 2018-10-01
US20150130007A1 (en) 2015-05-14
KR20150053707A (ko) 2015-05-18
JP2015092521A (ja) 2015-05-14
JP6262496B2 (ja) 2018-01-17

Similar Documents

Publication Publication Date Title
CN104637965A (zh) 半导体器件及用于形成半导体器件的方法
TWI752159B (zh) 影像感測裝置與其形成方法
US9373658B2 (en) Solid-state image pickup apparatus, image pickup system including solid-state image pickup apparatus, and method for manufacturing solid-state image pickup apparatus
US7816641B2 (en) Light guide array for an image sensor
US7524770B2 (en) Methods of forming image sensor microlens structures
US7615399B2 (en) Fabrication method of complementary metal oxide semiconductor image sensor
US8669632B2 (en) Solid-state imaging device and method for manufacturing the same
CN1828868A (zh) 具有改进的灵敏度的图像传感器及其制造方法
CN100463204C (zh) Cmos图像传感器及其制造方法
US20180331145A1 (en) Imaging device and method of producing the same
TW201705454A (zh) 半導體裝置及其製造方法
JP2011124501A (ja) 固体撮像装置およびその製造方法
US8455811B2 (en) Light guide array for an image sensor
US6303406B1 (en) Method for integrating anti-reflection layer and salicide block
US20240282792A1 (en) Image sensor
KR20010059238A (ko) 광감도 개선을 위한 이미지센서 및 그 제조방법
US20230215891A1 (en) Image sensor integrated chip and method for forming the same
US20220059590A1 (en) Solid-state imaging apparatus
CN118231417A (zh) 一种cmos图像传感器及其制备方法
TW451320B (en) Method of integrating anti-reflection layer and salicide block
CN115995474A (zh) 图像传感器及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
CB02 Change of applicant information

Address after: Tokyo, Japan, Japan

Applicant after: Renesas Electronics Corporation

Address before: Kanagawa

Applicant before: Renesas Electronics Corporation

COR Change of bibliographic data
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20150520

WD01 Invention patent application deemed withdrawn after publication