CN104637822A - 一种双沟槽场效应管及其制备方法 - Google Patents

一种双沟槽场效应管及其制备方法 Download PDF

Info

Publication number
CN104637822A
CN104637822A CN201510037208.5A CN201510037208A CN104637822A CN 104637822 A CN104637822 A CN 104637822A CN 201510037208 A CN201510037208 A CN 201510037208A CN 104637822 A CN104637822 A CN 104637822A
Authority
CN
China
Prior art keywords
trench
contact electrode
trench gate
field
source contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510037208.5A
Other languages
English (en)
Other versions
CN104637822B (zh
Inventor
白玉明
刘锋
张海涛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuxi violet Micro Electronics Co., Ltd.
Original Assignee
Wuxi Tongfang Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuxi Tongfang Microelectronics Co Ltd filed Critical Wuxi Tongfang Microelectronics Co Ltd
Priority to CN201510037208.5A priority Critical patent/CN104637822B/zh
Publication of CN104637822A publication Critical patent/CN104637822A/zh
Application granted granted Critical
Publication of CN104637822B publication Critical patent/CN104637822B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明提供一种双沟槽场效应管及其制备方法，所述制备方法至少包括场效应管的版图布局方法，所述版图布局方法至少包括：提供一场效应管，所述场效应管包含若干行器件结构，一行器件结构中源区左侧设置为源区接触电极、右侧设置为沟槽栅，其相邻行中的源区左侧设置为沟槽栅、右侧设置为源区接触电极，如此重复交替，形成双沟槽场效应管的沟槽栅版图布局结构，其中，每一行的沟槽栅之间互相电连。本发明的这种布局结构可以获得更宽的源区面积，有助于避免孔离沟道太近引起开启电压不稳定的问题，并且源区接触电极的面积也更大，提升器件的雪崩特性，另外，还增加了沟槽密度，进而获得更低的Rsp。

Description

一种双沟槽场效应管及其制备方法
技术领域
本发明涉及半导体器件制造技术领域，特别是涉及一种双沟槽场效应管及其制备方法。
背景技术
功率晶体管一般用于控制功率电子器件合理工作，通过功率电子器件为负载提供大功率的输出。功率晶体管已广泛用于控制功率输出，高频大功率晶体管的应用电子设备的扫描电路中，如彩电，显示器，示波器，大型游戏机的水平扫描电路，视放电路，发射机的功率放大器等，亦广泛地应用到例如对讲机，手机的射频输出电路，高频振荡电路和高速电子开关电路等电路中。
一般说来，功率器件通常工作于高电压、大电流的条件下，普遍具备耐压高、工作电流大、自身耗散功率大等特点，因此在使用时与一般小功率器件存在一定差别。为了让开关器件的功能得到良好的发挥，功率半导体场效应晶体管需要满足两个基本要求：1、当器件处于导通状态时，能拥有非常低的导通电阻，最小化器件本身的功率损耗；2、当器件处于关断状态时，能拥有足够高的反向击穿电压。
但是现有技术中，双沟槽场效应管的制备方法制备的器件结构如图1～图2所示，其中图1为俯视图，图2为图1沿AA’方向的剖视图。其制备方法如下步骤：
1)提供半导体衬底101以及结合于所述半导体衬底101表面的掺杂层102；
2)于所述掺杂层102内制作沟槽栅103；
3)刻蚀所述掺杂层102以分别在与所述沟槽栅103的两侧形成深沟槽，并在所述深沟槽表面形成氧化层108；
4)于所述深沟槽内沉积导电材料110；
5)于所述掺杂层102的表层形成沟道区106；
6)于所述沟道106区表层成源区109；
7)于所述源区109表面制作隔离层111；
8)刻蚀所述隔离层111以露出所述深沟槽导电材料110并露出欲制备源区接触电极的区域，然后沉积金属材料以形成深沟槽接触电极1133和源区接触电极1131、1132；
9)减薄所述半导体衬底101，然后淀积金属材料以形成下电极114。
从图1和图2可以看出，两行结构中的沟槽栅结构相同，呈对称分布，且每行沟槽栅的两侧均设置源区接触电极，这就使得源区面积较小，引起开启电压(VTH)不稳定，并且由于两侧均设有源区接触电极，导致每一个源区接触孔的面积也较小，雪崩特性差。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种双沟槽场效应管及其制备方法，用于解决现有技术中源区面积小、源区接触孔面积小的问题。
为实现上述目的及其他相关目的，本发明提供一种双沟槽场效应管的制备方法，所述制备方法至少包括场效应管的版图布局方法，所述版图布局方法至少包括：提供一场效应管，所述场效应管包含若干行器件结构，一行器件结构中源区左侧设置为源区接触电极、右侧设置为沟槽栅，其相邻行中的源区左侧设置为沟槽栅、右侧设置为源区接触电极，如此重复交替，形成双沟槽场效应管的沟槽栅版图布局结构，其中，每一行的沟槽栅之间互相电连。
作为本发明双沟槽场效应管的制备方法的一种优化的方案，每一行中所述沟槽栅和源区接触电极之间源区的宽度不小于0.2μm。
作为本发明双沟槽场效应管的制备方法的一种优化的方案，所述源区接触电极的宽度范围为0.3～0.5μm。
作为本发明双沟槽场效应管的制备方法的一种优化的方案，制备每一行器件结构的步骤包括：
1)提供半导体衬底以及结合于所述半导体衬底表面的掺杂层；
2)于所述掺杂层内制作沟槽栅；
3)刻蚀所述掺杂层以分别在与所述沟槽栅的两侧形成深沟槽，并在所述深沟槽表面形成氧化层，所述沟槽栅靠近其中一侧的深沟槽；
4)于所述深沟槽内沉积导电材料；
5)于所述深沟槽之间的掺杂层表层形成沟道区，并在沟道区表层形成源区；
6)于所述步骤5)获得的结构表面制作隔离层；
7)刻蚀所述隔离层以露出所述深沟槽导电材料并露出欲制备一源区接触电极的区域，然后沉积金属材料以形成深沟槽接触电极和源区接触电极；
8)减薄所述半导体衬底，然后淀积金属材料以形成下电极。
作为本发明双沟槽场效应管的制备方法的一种优化的方案，所述源区接触电极的其中三个面到沟槽栅的垂直距离相等，且该垂直距离大于所述源区接触电极到离沟槽栅较远的深沟槽接触电极的垂直距离。
作为本发明双沟槽场效应管的制备方法的一种优化的方案，所述步骤2)包括：首先制作硬掩膜层并刻蚀所述掺杂层以形成浅沟槽，接着采用热氧化方法或沉积法在所述浅沟槽内形成栅氧层，最后在所述浅沟槽内沉积栅极材料以形成所述沟槽栅。
作为本发明双沟槽场效应管的制备方法的一种优化的方案，所述栅极材料的厚度为6000～8000埃。
作为本发明双沟槽场效应管的制备方法的一种优化的方案，所述步骤3)中氧化层的厚度为3000～6000埃。
本发明还提供一种双沟槽场效应管，所述场效应管包含若干行器件结构，一行器件结构中源区左侧设置为源区接触电极、右侧设置为沟槽栅，其相邻行中的源区左侧设置为沟槽栅、右侧设置为源区接触电极，如此重复交替，形成双沟槽场效应管的沟槽栅版图布局结构，其中，每一行的沟槽栅之间互相电连。
如上所述，本发明的双沟槽场效应管及其制备方法，至少包括场效应管的版图布局方法，所述版图布局方法至少包括：提供一场效应管，所述场效应管包含若干行器件结构，一行器件结构中源区左侧设置为源区接触电极、右侧设置为沟槽栅，其相邻行中的源区左侧设置为沟槽栅、右侧设置为源区接触电极，如此重复交替，形成双沟槽场效应管的沟槽栅版图布局结构，其中，每一行的沟槽栅之间互相电连。本发明的这种布局结构可以获得相对更宽的源区面积，有助于避免孔离沟道太近引起的开启电压不稳定的问题，并且源区接触电极的面积也更大，提升器件的雪崩特性，另外，还增加了沟槽密度，进而获得更低的Rsp。
附图说明
图1为现有技术的双沟槽场效应管的结构俯视图。
图2为图1沿AA’方向的剖视图。
图3为本发明双沟槽场效应管的结构俯视图。
图4为图3沿BB’方向的剖视图。
图5为图3沿CC’方向的剖视图。
元件标号说明
101    半导体衬底
102    掺杂层
103    沟槽栅
104    栅氧层
105    栅极材料
106    沟道区
108             氧化层
109             源区
110             导电材料
111             隔离层
113             上电极
1131,1132       源区接触电极
1133            深沟槽接触电极
114             下电极
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅附图。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
本发明提供一种双沟槽场效应管的制备方法，所述制备方法包括场效应管的版图布局方法，如图3所示，所述版图布局方法包括：提供一场效应管，所述场效应管包含若干行器件结构，一行器件结构中源区109左侧设置为源区接触电极1131、右侧设置为沟槽栅1031，其相邻行中的源区109左侧设置为沟槽栅1032、右侧设置为源区接触电极1132，如此重复交替，形成双沟槽场效应管的沟槽栅版图布局结构，其中，每一行的沟槽栅之间互相电连。
需要说明的是，现有技术中每一行器件结构的沟槽栅的位置及结构都相同，并且沟槽栅距两侧深沟槽的距离都相等，源区接触电极则对称的设置在沟槽栅的两侧。而本发明只在沟槽栅的一侧设置源区接触电极，形成非对称结构，且相邻行源区两侧的沟槽栅和源区接触电极位置正好相反。图3中仅仅示出了其中两行的结构，依据本发明的精神，应该知晓，由这两行结构上下平移可以获得整个场效应管的结构，即源区接触电极和沟槽栅的位置依次交替呈左右、右左、左右、右左…的结构。
由于一行中只有一个源区接触电极，因此，源区接触电极的宽度可以制作的更宽，宽的源区接触电极可以提升器件的雪崩特性。作为示例，所述源区接触电极1131、1132的宽度为0.3～0.5μm。本实施例中，所述源区接触电极1131、1132的宽度暂选为0.4μm。
并且由于每一行中少了一个源区接触电极，源区接触电极和沟槽栅之间的源区的宽度也可以制作的更宽，这样能够保证器件的开启电压Vth更加稳定。作为示例，每一行中所述沟槽栅和源区接触电极之间源区109的宽度b不小于0.2μm。本实施例中，所述源区109的宽度为0.4μm。
进一步地，所述源区接触电极1131的其中三个面到沟槽栅1031的垂直距离相等，如图3所示，即a＝b＝c，其中，a、b、c均不小于0.2μm，且该垂直距离大于所述源区接触电极1131到离沟槽栅1031较远的深沟槽接触电极1133的垂直距离d，即a、b、c均大于d。
本实施例中，所述沟槽栅的形状为己字型，如图3所示，源区接触电极1131、1132分别制作在沟槽栅103围成的两个不同方向的空间内。当然，所述沟槽栅还可以是其他合适的形状。
作为示例，所述双沟槽场效应管沿BB’和CC’方向的结构分别如图4和图5所示，该结构的制备方法如下：
1)提供半导体衬底以及结合于所述半导体衬底表面的掺杂层。
所述半导体衬底101作为晶体管的漏极，并且为重掺杂的N型半导体材料，然后在所述半导体衬底101上形成掺杂层102，所述掺杂层102为轻掺杂的N型半导体材料，所述掺杂层102作为晶体管的漂移区。
2)于所述掺杂层内制作沟槽栅。
首先制作硬掩膜层并刻蚀所述掺杂层以形成浅沟槽，接着采用热氧化方法或沉积法在所述浅沟槽内形成栅氧层104，最后在所述浅沟槽内沉积栅极材料105以形成所需形状的沟槽栅103。所述栅极材料105使用多晶硅材料，所述栅极材料105的厚度为6000～8000埃。在本实施例中，所述栅极材料105的厚度为7000埃。
3)刻蚀所述掺杂层以分别在与所述沟槽栅的两侧形成深沟槽，并在所述深沟槽表面形成氧化层。
以SiO2或Si3N4作为掩膜层刻蚀所述掺杂层102以分别在所述沟槽栅103的两侧形成深沟槽，其中一个深沟槽靠近沟槽栅，另一个离沟槽栅较远。图4中，沟槽栅靠近右侧的深沟槽；图5中的沟槽栅则靠近左侧的深沟槽。接着在所述深沟槽表面形成氧化层108，所述氧化层108为SiO2层，可采用热氧化或沉积法进行制备，所述氧化层108的厚度为3000～6000埃，在本实施例中，所述氧化层108的厚度为4000埃，最后去除所述掩膜层。
4)于所述深沟槽内沉积导电材料110。
在本实施例中，所述导电材料110为多晶硅材料，当然，在其它的实施例中，所述导电材料110可为期望的其它所有导电材料110。
5)于所述掺杂层的表层形成沟道区，并在沟道区表层形成源区。
在具体的实施过程中，所述沟道区为P型，对所述P型沟道区采用砷或磷离子进行重掺杂，以在所述P型沟道区中形成重掺杂N型层，所述重掺杂N型层作为晶体管的源区。
6)于所述步骤5)获得的结构表面制作隔离层。
在本实施例中，先在所述重掺杂N型源区表面制作低温SiO2层(LTO)，然后在所述低温SiO2层上制备硼磷硅玻璃(BPSG)，以完成所述隔离层111的制备。
7)刻蚀所述隔离层111以露出所述深沟槽导电材料110并露出欲制备一源区接触电极的区域，然后沉积金属材料以形成深沟槽接触电极1133和源区接触电极1131、1132。
在本实施例中，刻蚀所述隔离层111以露出所述深沟槽导电材料并露出欲制备源区接触电极的区域，即形成电极通孔，然后沉积金属材料以形成上电极113，使所述源区接触电极1131、1132同时与所述沟道区106及源区109接触。
需要说明的是，如图4所示，源区接触电极制作在沟槽栅的左侧并与源区形成接触；而另一行中，如图5所示，源区接触电极则制作在沟槽栅的右侧并与源区形成接触。
8)减薄所述半导体衬底，然后淀积金属材料以形成下电极，以完成所述双沟槽场效应管的制作。
本发明还提供一种双沟槽场效应管，所述场效应管由上述方法所设计和制备，如图3所示，所述场效应管包含若干行器件结构，一行器件结构中源区109左侧设置为源区接触电极1131、右侧设置为沟槽栅1031，其相邻行中的源区109左侧设置为沟槽栅1032、右侧设置为源区接触电极1132，如此重复交替，形成双沟槽场效应管的沟槽栅版图布局结构，其中，每一行的沟槽栅之间互相电连。
综上所述，本发明提供一种双沟槽场效应管及其制备方法，至少包括场效应管的版图布局方法，所述版图布局方法至少包括：提供一场效应管，所述场效应管包含若干行器件结构，一行器件结构中源区左侧设置为源区接触电极、右侧设置为沟槽栅，其相邻行中的源区左侧设置为沟槽栅、右侧设置为源区接触电极，如此重复交替，形成双沟槽场效应管的沟槽栅版图布局结构，其中，每一行的沟槽栅之间互相电连。本发明的这种布局结构可以获得相对更宽的源区面积，有助于避免孔离沟道太近引起的开启电压不稳定的问题，并且源区接触电极的面积也更大，提升器件的雪崩特性，另外，还增加了沟槽密度，进而获得更低的Rsp。
所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (9)

1.一种双沟槽场效应管的制备方法，其特征在于，所述制备方法至少包括场效应管的版图布局方法，所述版图布局方法至少包括：提供一场效应管，所述场效应管包含若干行器件结构，一行器件结构中源区左侧设置为源区接触电极、右侧设置为沟槽栅，其相邻行中的源区左侧设置为沟槽栅、右侧设置为源区接触电极，如此重复交替，形成双沟槽场效应管的沟槽栅版图布局结构，其中，每一行的沟槽栅之间互相电连。
2.根据权利要求1所述的双沟槽场效应管的制备方法，其特征在于：每一行中所述沟槽栅和源区接触电极之间源区的宽度不小于0.2μm。
3.根据权利要求1所述的双沟槽场效应管的制备方法，其特征在于：所述源区接触电极的宽度范围为0.3～0.5μm。
4.根据权利要求1所述的双沟槽场效应管的制备方法，其特征在于：制备每一行器件结构的步骤包括：
1)提供半导体衬底以及结合于所述半导体衬底表面的掺杂层；
2)于所述掺杂层内制作沟槽栅；
3)刻蚀所述掺杂层以分别在与所述沟槽栅的两侧形成深沟槽，并在所述深沟槽表面形成氧化层，所述沟槽栅靠近其中一侧的深沟槽；
4)于所述深沟槽内沉积导电材料；
5)于所述深沟槽之间的掺杂层表层形成沟道区，并在沟道区表层形成源区；
6)于所述步骤5)获得的结构表面制作隔离层；
7)刻蚀所述隔离层以露出所述深沟槽导电材料并露出欲制备一源区接触电极的区域，然后沉积金属材料以形成深沟槽接触电极和源区接触电极；
8)减薄所述半导体衬底，然后淀积金属材料以形成下电极。
5.根据权利要求4所述的双沟槽场效应管的制备方法，其特征在于：所述源区接触电极的其中三个面到沟槽栅的垂直距离相等，且该垂直距离大于所述源区接触电极到离沟槽栅较远的深沟槽接触电极的垂直距离。
6.根据权利要求4所述的双沟槽场效应管的制备方法，其特征在于：所述步骤2)包括：首先制作硬掩膜层并刻蚀所述掺杂层以形成浅沟槽，接着采用热氧化方法或沉积法在所述浅沟槽内形成栅氧层，最后在所述浅沟槽内沉积栅极材料以形成所述沟槽栅。
7.根据权利要求6所述的双沟槽场效应管的制备方法，其特征在于：所述栅极材料的厚度为6000～8000埃。
8.根据权利要求4所述的双沟槽场效应管的制备方法，其特征在于：所述步骤3)中氧化层的厚度为3000～6000埃。
9.一种利用权利要求1～8任一项所述方法制备的双沟槽场效应管，其特征在于，所述场效应管包含若干行器件结构，一行器件结构中源区左侧设置为源区接触电极、右侧设置为沟槽栅，其相邻行中的源区左侧设置为沟槽栅、右侧设置为源区接触电极，如此重复交替，形成双沟槽场效应管的沟槽栅版图布局结构，其中，每一行的沟槽栅之间互相电连。
CN201510037208.5A 2015-01-23 2015-01-23 一种双沟槽场效应管及其制备方法 Active CN104637822B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510037208.5A CN104637822B (zh) 2015-01-23 2015-01-23 一种双沟槽场效应管及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510037208.5A CN104637822B (zh) 2015-01-23 2015-01-23 一种双沟槽场效应管及其制备方法

Publications (2)

Publication Number Publication Date
CN104637822A true CN104637822A (zh) 2015-05-20
CN104637822B CN104637822B (zh) 2018-05-11

Family

ID=53216416

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510037208.5A Active CN104637822B (zh) 2015-01-23 2015-01-23 一种双沟槽场效应管及其制备方法

Country Status (1)

Country Link
CN (1) CN104637822B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060205162A1 (en) * 2005-03-14 2006-09-14 Hynix Semiconductor Inc. Method for manufacturing semiconductor device with recess channels and asymmetrical junctions
CN103325685A (zh) * 2012-03-23 2013-09-25 无锡维赛半导体有限公司 深沟槽功率半导体场效应晶体管及其制作方法
CN103545354A (zh) * 2012-07-10 2014-01-29 无锡维赛半导体有限公司 一种功率晶体管

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060205162A1 (en) * 2005-03-14 2006-09-14 Hynix Semiconductor Inc. Method for manufacturing semiconductor device with recess channels and asymmetrical junctions
CN103325685A (zh) * 2012-03-23 2013-09-25 无锡维赛半导体有限公司 深沟槽功率半导体场效应晶体管及其制作方法
CN103545354A (zh) * 2012-07-10 2014-01-29 无锡维赛半导体有限公司 一种功率晶体管

Also Published As

Publication number Publication date
CN104637822B (zh) 2018-05-11

Similar Documents

Publication Publication Date Title
CN103748685A (zh) 绝缘栅双极晶体管
CN103035721B (zh) 超级结器件及其制造方法
CN103035720B (zh) 超级结器件及其制作方法
CN103545372A (zh) 具有沟槽场板的FinFET
CN104347722B (zh) 功率半导体器件和方法
CN108962989B (zh) 一种沟槽型mos器件及其制造方法
CN104465767B (zh) 半导体器件、集成电路及半导体器件的制造方法
CN100573910C (zh) 半导体器件及其制造方法
CN110335895A (zh) 功率器件及其制造方法
CN102789987A (zh) 低米勒电容的超级接面功率晶体管制造方法
CN207637805U (zh) 竖直沟道半导体器件
CN103325685A (zh) 深沟槽功率半导体场效应晶体管及其制作方法
CN102842502B (zh) 绝缘栅双极晶体管及其制作方法
CN103354237B (zh) 半导体器件
CN104362091B (zh) 双沟槽场效应管的制造方法
CN204391119U (zh) 一种双沟槽场效应管
CN103035668A (zh) 横向堆叠超级接面功率半导体装置
CN103094342B (zh) 功率晶体管组件及其制作方法
CN107221500A (zh) 双沟槽场效应管及其制备方法
CN101819974B (zh) 沟槽式金属氧化物半导体晶体管
CN106229339A (zh) 一种超结mos的终端结构及其制造方法
CN103022155A (zh) 一种沟槽mos结构肖特基二极管及其制备方法
TWI487115B (zh) 溝渠式功率元件及其製造方法
CN103066110A (zh) 超级接面晶体管及其制作方法
CN104638011A (zh) 一种沟槽mosfet器件及其制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP03 Change of name, title or address
CP03 Change of name, title or address

Address after: 214135 D2 four, China International Innovation Network, China sensor network, No. 200 Linghu Avenue, new Wu District, Wuxi, Jiangsu.

Patentee after: Wuxi violet Micro Electronics Co., Ltd.

Address before: 214000 Second Floor, G8 International Innovation Park, China Sensor Network, 200 Linghu Avenue, Wuxi New District, Jiangsu Province

Patentee before: WUXI TONGFANG MICROELECTRONICS CO., LTD.