CN104620307B - 电光学设备和驱动电光学设备的方法 - Google Patents

电光学设备和驱动电光学设备的方法 Download PDF

Info

Publication number
CN104620307B
CN104620307B CN201380035701.2A CN201380035701A CN104620307B CN 104620307 B CN104620307 B CN 104620307B CN 201380035701 A CN201380035701 A CN 201380035701A CN 104620307 B CN104620307 B CN 104620307B
Authority
CN
China
Prior art keywords
voltage
image element
transistor
row
supplied
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201380035701.2A
Other languages
English (en)
Other versions
CN104620307A (zh
Inventor
神田荣二
奥野武志
古宫直明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN104620307A publication Critical patent/CN104620307A/zh
Application granted granted Critical
Publication of CN104620307B publication Critical patent/CN104620307B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0262—The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B20/00—Energy efficient lighting technologies, e.g. halogen lamps or gas discharge lamps
    • Y02B20/30—Semiconductor lamps, e.g. solid state lamps [SSL] light emitting diodes [LED] or organic LED [OLED]

Abstract

提供了一种电光学设备，其包括：按矩阵排列的多个像素电路；一组电源线，沿y方向延伸并且包括布置在像素电路的两个相邻列之间的两个电源线，而且第一电压和第二电压被交替地施加到两个电源线；数据线，沿y方向延伸并且传送数据电压；以及多个栅极线，沿与y方向交叉的x方向延伸并且传送控制信号，其中，所述多个像素电路中的每一个包括：电流发光元件；写控制晶体管；驱动晶体管；电源控制晶体管；开关晶体管；以及电容元件。在两个列中的像素电路中，两个列之一中的像素电路被每行交替地连接到一组电源线之一。

Description

电光学设备和驱动电光学设备的方法
相关申请的交叉引用
本申请要求2012年5月1日提交的第2012-104982号日本专利申请的优先权，其全部公开通过引用并入本文。
技术领域
这里描述的发明构思涉及使用电流发光元件的电光学设备，所述电流发光元件根据电流发光。
背景技术
在过去的几年中，已经开发了显示设备，其使用发射具有与供应的电流相对应的强度的光的元件(下文中称为电流发光元件)(例如，有机电致发光)。在每个像素中，显示图像的灰度级是通过调节通过驱动晶体管供应给电流发光元件的电流量进行控制的。如果特性(例如阈值电压或电子迁移率)变化，则特性的改变可能体现在显示图像上。通过每帧的开启像素的数目与关闭像素的数目之比不可能获得足够的发光占空比，从而导致显示质量的降低。例如，专利文献1公开了一种电路结构，其可以校正驱动晶体管的阈值电压的变化，并使得有可能获得足够的发光占空比。
驱动晶体管的栅极电势必须以高精度被快速控制，以便精确地控制被供应给电流发光元件的电流。由于这个原因，期望在写入数据电压之前，利用预定的电压来初始化驱动晶体管的栅极。专利文献2公开了执行初始化的简单像素电路。在这个像素电路中，驱动晶体管利用p型晶体管来实现，该p型晶体管具有比n型晶体管更低的电子迁移率。
专利文献1：国际专利申请公开号WO2009/142033。
专利文献2：日本公开号2011-247981。
在专利文献1中，像素电路的驱动晶体管利用n型晶体管来实现。如果像素电路的驱动晶体管被替换为p型晶体管，则供应给驱动晶体管的栅极的电压可以是“VP”，因为电源线VP具有固定电势。在这种情况下，电流不被 供应给发光元件，因为p型晶体管被截止。在专利文献2中，像素电路的驱动晶体管利用p型晶体管来实现。然而，电源线(参照专利文献2中公开的图2的参考标记“17”)被扫描以便在导通或截止p型晶体管的同时将用于发光的电力供应给发光元件，而且具有两个值：低电势和高电势。在这种情况下，如图21所示，用于扫描在衬底的横向方向上延伸的电源线的驱动器被设置在左边缘和右边缘中的任意一个边缘处，从而使得所述任意一个边缘变大。
发明内容
本发明构思涉及解决驱动晶体管的特性(例如阈值电压或电子迁移率)的变化，以获得发光占空比，使得显示区域的左边缘和右边缘变窄，并且提高显示质量。
本发明构思的实施例的一个方面提供了一种电光学设备，包括：按矩阵排列的多个像素电路；一组电源线，沿y方向延伸并且包括布置在像素电路的两个相邻列之间的两个电源线，而且第一电压和第二电压被交替地施加到两个电源线；数据线，沿y方向延伸并且传送数据电压；以及多个栅极线，沿与y方向交叉的x方向延伸并且传送控制信号，其中，所述多个像素电路中的每一个包括：电流发光元件，发射具有与电流量相对应的亮度的光；写控制晶体管，连接到数据线中的相应数据线，并且控制写入数据电压；驱动晶体管，控制将被供应给电流发光元件的电流量；电源控制晶体管，连接到所述一组电源线之一，并且控制供应第一电压或第二电压；开关晶体管，连接在驱动晶体管的栅极和电源控制晶体管的源极或漏极之间，并且控制驱动晶体管的栅极电压；以及电容元件，具有连接到驱动晶体管的栅极的一个端子以及连接到所述多个栅极线之一的另一端子，并且保持与灰度级相对应的电压，其中所述一组电源线包括第一电源线和第二电源线，而且其中第一电源线和第二电源线中的每一个连接到两个相邻列中的像素电路的偶数编号的行或奇数编号的行。利用这种配置，可以使得显示区域的左边缘和右边缘变窄。
在示例性实施例中，电容元件连接到传送第三电压和第四电压之一的第一栅极线，第四电压高于第三电压。利用这种配置，容易防止当数据电压被写入电容元件时电流发光元件发光。
在示例性实施例中，电光学设备还包括电源线控制电路，其控制驱动所 述一组电源线，而且其中，所述电源线控制电路沿y方向布置。利用这种配置，可以使得显示区域的左边缘和右边缘变窄。
在示例性实施例中，写控制晶体管、驱动晶体管、电源控制晶体管和开关晶体管由第一传导类型的晶体管形成。利用这种配置，与在预定区域中形成不同类型的晶体管的情况相比可以简化制造工艺。
在示例性实施例中，第一传导类型是p型。利用这种配置，当构成像素电路的每个组件操作时电子迁移率降低，并且可以精确地控制被供给发光元件的电流。
在示例性实施例中，数据电压低于电流发光元件的发光阈值电压。利用这种配置，在写入数据电压的时候发光元件不发光，从而改善了关于将数据电压写入像素电路时的定时的自由度。
在示例性实施例中，一组电源线被提供为多个，多个电源线当中的、在第一时段期间被供应第一电压的电源线连接到沿x方向延伸的第一线，以及多个电源线当中的、在第一时段期间被供应第二电压的电源线连接到沿x方向延伸的第二线。利用这种配置，电源线可以以网格形状实现，并且有可能屏蔽串扰。这里，当根据流入连接到电源线的每个像素电路110的电流发光元件中的电流量而生成电源线之间的电压降的变化时，可能出现串扰。
本发明构思的实施例的另一方面提供了一种电光学设备的驱动方法，该电光学设备包括：按矩阵排列的多个像素电路；一组电源线，沿y方向延伸并且包括布置在像素电路的两个相邻列之间的两个电源线，而且第一电压和第二电压被交替地施加到两个电源线；数据线，沿y方向延伸并且传送数据电压；以及多个栅极线，沿与y方向交叉的x方向延伸并且传送控制信号，所述多个像素电路中的每一个包括：电流发光元件，发射具有与电流量相对应的亮度的光；写控制晶体管，连接到数据线中的相应数据线，并且控制写入数据电压；驱动晶体管，控制将被供应给电流发光元件的电流量；电源控制晶体管，连接到所述一组电源线之一，并且控制供应第一电压或第二电压；开关晶体管，连接在驱动晶体管的栅极和电源控制晶体管的源极或漏极之间，并且控制驱动晶体管的栅极电压；以及电容元件，具有连接到驱动晶体管的栅极的一个端子以及连接到所述多个栅极线之一的另一端子，并且保持与灰度级相对应的电压，所述一组电源线包括第一电源线和第二电源线，而且第一电源线和第二电源线中的每一个连接到两个相邻列中的像素电路的偶数编 号的行或奇数编号的行，所述驱动方法包括：将第一电压供应给所述一组电源线中的一个，并且将不同于第一电压的第二电压供应给所述一组电源线中的另一个；在供应了第一电压的至少一个像素电路中，执行通过驱动晶体管将电流供应给电流发光元件；以及在供应了第二电压的至少一个像素电路中，通过开关晶体管将第二电压提供给电容元件。利用这种配置，在排列在相同列中的像素电路中，任意行的像素电路执行将电流供应给发光元件的操作而且任意其他行的像素电路执行初始化。
在示例性实施例中，驱动方法还包括在供应了第一电压的至少一个像素电路中，执行通过写控制晶体管写入数据电压。利用这种配置，在排列在相同列中的像素电路中，任意行的像素电路执行将电流供应给发光元件的操作而且任意其他行的像素电路执行写入数据电压的操作。
在示例性实施例中，用于控制按矩阵排列的所述多个像素电路当中的、属于第2N行的像素电路的开关晶体管的栅极电压的控制信号以及用于控制第2N-1行的像素电路的写控制晶体管的栅极电压的控制信号被共享。利用这种结构，可以简化栅极驱动器。
本发明构思的实施例的又一方面提供了一种驱动电路的驱动方法，该驱动电路包括：多个像素电路；电源线，沿y方向延伸，布置在像素电路的两个相邻列之间，并且与两个相邻列中的像素电路连接；数据线，沿y方向延伸并且传送数据电压；以及多个栅极线，沿与y方向交叉的x方向延伸并且传送控制信号，每个像素电路包括：电流发光元件，发射具有与电流量相对应的亮度的光；写控制晶体管，控制写入输入数据；驱动晶体管，控制将被供应给电流发光元件的电流量；电源控制晶体管，控制供应电源电压；开关晶体管，连接在驱动晶体管的栅极和电源控制晶体管的源极或漏极之间；以及电容元件，具有连接到驱动晶体管的栅极的一个端子，所述驱动方法包括：在第一电压被供应给电源线的第一时段期间，通过截止第2N行的像素电路的写控制晶体管来初始化由电容元件保持的电势；在第一时段逝去之后，在第二电压被供应给电源线的第二时段期间，通过截止第2N行的像素电路的写控制晶体管来将预定的数据电压供应给数据线；在第二时段逝去之后，在第一电压被供应给电源线的第三时段期间，通过写控制晶体管在第2N行的像素电路中写入预定的数据电压并且对写入的电压进行升压；以及在第三时段逝去之后，通过驱动晶体管将电流供应给第2N行的像素电路的电流发光 元件。利用这种配置，在排列在相同列中的像素电路中，任意行的像素电路执行将电流供应给发光元件的操作而任意其他行的像素电路执行写入数据电压的操作。
本发明构思的实施例的再一方面提供了一种驱动电路的驱动方法，该驱动电路包括：多个像素电路；电源线，沿y方向延伸，布置在像素电路的两个相邻列之间，并且与两个相邻列中的像素电路连接；数据线，沿y方向延伸并且传送数据电压；以及多个栅极线，沿与y方向交叉的x方向延伸并且传送控制信号，每个像素电路包括：电流发光元件，发射具有与电流量相对应的亮度的光；写控制晶体管，控制写入输入数据；驱动晶体管，控制将被供应给电流发光元件的电流量；电源控制晶体管，控制供应电源电压；开关晶体管，连接在驱动晶体管的栅极和电源控制晶体管的源极或漏极之间；以及电容元件，具有连接到驱动晶体管的栅极的一个端子，所述驱动方法包括：通过截止所有行的像素电路的写控制晶体管来利用与灰度级相对应的数据电压编程数据线以使得与灰度级相对应的数据电压被供应给数据线；以及通过导通第2N行的像素电路的电源控制晶体管和开关晶体管来初始化由第2N行的像素电路的电容元件保持的电势，其中在第一时段执行编程和初始化，其中第一电压被供应给电源线。利用这种配置，在利用与灰度级相对应的数据电压编程数据线的同时进行初始化。
在上述本发明构思中，由于电源线沿电光学装置的显示单元的垂直方向(y方向)延伸，因此可以沿显示单元的垂直方向布置用于驱动电源线的驱动器，从而使得显示区域的左边缘和右边缘变窄。
在布置在相同列中的像素电路中，任意行的像素电路执行将电流供应给发光元件的操作而且任意其他行的像素电路执行写入数据电压的操作。由此，可以充分确保写入数据电压的时间。另外，在解决用于控制供应给电流发光元件的电流的驱动晶体管的特性(例如，阈值电压)的变化的同时改善显示质量。
另外，因为电源线以网格形状排列，由于与电源线仅沿垂直方向延伸的情况相比屏蔽压降，因此可以屏蔽串扰。
另外，第一电压被提供给一组电源线中的一个，不同于第一电压的第二电压被提供给一组电源线中的另一个，在供应了第一电压的至少一个像素电路中通过驱动晶体管将电流供应给电流发光元件，而且在供应了第一电压的至少一个像素电路中通过开关晶体管将第二电压供应给电容元件。利用这种配置，在排列在相同列中的像素电路中，任意行的像素电路执行将电流供应给发光元件的操作而且任意其他行的像素电路执行初始化。
在包括在数据线上编程数据电压、在像素电路中写入数据和升压数据电压、将电流供应给像素电路的电流发光元件、和初始化像素电路的驱动晶体管的栅极电压的操作中，像素电路的每个晶体管和电源线被控制，以使得相同的行的像素电路执行将电流供应给电流发光元件的操作而且任意其他行的像素电路执行初始化。另外，在与布置在两列的像素电路连接的数据线上编程数据电压的同时，所述两列的像素电路执行初始化，从而可以充分确保写入数据电压所需的时间并改善发光占空比和显示质量。
附图说明
根据参照附图的以下描述，上述和其它目的和特征将变得显而易见，除非另有说明，否则贯穿各图相同的附图标记指代相同的部件，在附图中：
图1是示意性地示出根据本发明构思的第一实施例的电子设备1的框图；
图2是示意性地示出根据本发明构思的第一实施例的解多路复用器41的块的电路图；
图3是示意性地示出根据本发明构思的第一实施例的每个像素的像素电路的电路图；
图4是示意性地示出布置在像素的第K和第K+1列之间的一组电源线E/NL1和E/NL2的图；
图5示出了根据本发明构思的实施例的电压的电势之间的关系；
图6和图7示出了根据本发明构思的实施例的校正驱动晶体管的阈值电压的变化的操作；
图8是示出根据本发明构思的实施例的与第N-行的像素电路相关联的信号的定时的示图；
图9A是用于描述根据本发明构思的实施例的在每个部分中第2N-1、2N和2N+1行第K和K+1列处的像素电路的状态的示图；
图9B是用于描述根据本发明构思的实施例的在每个部分中第2N-1、2N和2N+1行第K和K+1列处的像素电路的状态的示图；
图9C是用于描述根据本发明构思的实施例的在每个部分中第2N-1、2N 和2N+1行第K和K+1列处的像素电路的状态的示图；
图9D是用于描述根据本发明构思的实施例的在每个部分中第2N-1、2N和2N+1行第K和K+1列处的像素电路的状态的示图；
图9E是用于描述根据本发明构思的实施例的在每个部分中第2N-1、2N和2N+1行第K和K+1列处的像素电路的状态的示图；
图9F是用于描述根据本发明构思的实施例的在每个部分中第2N-1、2N和2N+1行第K和K+1列处的像素电路的状态的示图；
图10是示出根据本发明构思的第二实施例的与第2N-1至2N+1行的像素电路相关联的信号的定时图；
图11是示意性地示出根据本发明构思的第三实施例的电光学设备10的框图；
图12A示出了当在根据本发明构思的第一实施例的电光学设备的整个屏幕的灰色背景上显示白色窗口的时候的图像；图12B示出了当在根据本发明构思的第三实施例的电光学设备的整个屏幕的灰色背景上显示白色窗口的时候的图像；
图13是示意性地示出根据本发明构思的第四实施例的电子设备的框图；
图14是示意性地示出根据本发明构思的第四实施例的解多路复用器的块的电路图；
图15是示意性地示出根据本发明构思的第四实施例的每个像素的像素电路的电路图；
图16是示出与第2N-1行到第2N+1行的像素电路相关联的信号的定时的示图；
图17A是用于描述根据本发明构思的第四实施例的在每个部分中第2N-1、2N和2N+1行处的像素电路的状态的示图；
图17B是用于描述根据本发明构思的第四实施例的在每个部分中第2N-1、2N和2N+1行处的像素电路的状态的示图；
图17C是用于描述根据本发明构思的第四实施例的在每个部分中第2N-1、2N和2N+1行处的像素电路的状态的示图；
图17D是用于描述根据本发明构思的第四实施例的在每个部分中第2N-1、2N和2N+1行处的像素电路的状态的示图；
图17E是用于描述根据本发明构思的第四实施例的在每个部分中第 2N-1、2N和2N+1行处的像素电路的状态的示图；
图18是示出根据本发明构思的第五实施例的与第2N-1和2N+1行的像素电路相关联的信号的定时图；
图19A是用于描述根据本发明构思的第五实施例的在第2N-1、2N和2N+1行处的像素电路的状态的示图；
图19B是用于描述根据本发明构思的第五实施例的在第2N-1、2N和2N+1行处的像素电路的状态的示图；
图19C是用于描述根据本发明构思的第五实施例的在第2N-1、2N和2N+1行处的像素电路的状态的示图；
图19D是用于描述根据本发明构思的第五实施例的在第2N-1、2N和2N+1行处的像素电路的状态的示图；
图19E是用于描述根据本发明构思的第五实施例的在第2N-1、2N和2N+1行处的像素电路的状态的示图；
图20是示意性地示出根据本发明构思的第六实施例的电光学设备的框图；以及
图21示出了现有技术中存在的问题：由于用于扫描在衬底的横向方向上延伸的电力线的驱动器而导致一个边缘变大。
将参照附图详细描述的实施例。然而，本发明构思可以以许多不同的形式来具体实现，而且不应被解释为仅仅局限于所图示的实施例。相反，提供这些实施例作为例子，以使本公开全面和完整，并充分地向本领域技术人员传达本发明构思的概念。从而，关于本发明构思的一些实施例可能不会具体描述已知的过程、元件和技术。除非另作说明，否则贯穿附图和说明书使用相同的参考数字和标记来表示相同的元件，并因此不再重复描述。在附图中，为了清晰，层和区域的大小和相对大小可以被夸大。
具体实施方式
将会理解，尽管此处可能使用词语“第一”、“第二”、“第三”等等来描述不同的元件、组件、区、层和/或部分，但这些元件、组件、区域、层和/或部分不应受到这些词语的限制。这些词语仅仅用于将一个元件、组件、区、层或部分与另一个元件、组件、区、层或部分区分开来。因而，下面讨论的第一元件、第一组件、第一区、第一层或第一部分也可以被称为第二元件、 第二组件、第二区、第二层或第二部分而不会偏离本发明构思的教导。
为了便于描述，此处可能使用空间关系词，如“在...之下”、“下方”、“下”、“下面”、“上方”、“上”等等，来描述图中示出的一个元件或特征与另外的(多个)元件或(多个)特征的关系。将会理解，所述空间关系词意图涵盖除了附图中描绘的方向之外的、器件在使用或操作中的不同方向。例如，如果附图中的器件被翻转，则被描述为在其他元件或特征“下方”、“之下”或“下面”的元件的方向将变成在所述其他元件或特征的“上方”。因而，示例性词语“下方”和“下面”可以涵盖上方和下方两个方向。可以使器件具有其他方向(旋转90度或其他方向)，而此处使用的空间关系描述词应做相应解释。另外，还将理解，当一层被称为位于两层“之间”时，它可以是所述两层之间唯一的层，或者也可以存在一个或多个居间的层。
此处使用的术语仅仅是为了描述特定实施例，并非意图限制本发明构思。这里使用的单数形式“一个”、“一”和“该”也意图包括复数形式，除非上下文明确地给出相反指示。还将理解，当在本说明书中使用词语“包括”和/或“包含”时，表明存在所描述的特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。此处使用的术语“和/或”包括一个或多个相关列出项目中的任意一个以及所有组合。此外，词语“示例性”意图表示例子或例示。
将会理解，当一个元件或层被称为在另一元件或层“之上”、“连接”或“耦接”到另一元件或层、或者“邻近”另一元件或层时，它可以直接在该另一元件或层之上、直接连接或耦接到该另一元件或层、或直接邻近该另一元件或层，或者也可以存在居间的元件或层。相反，当一个元件被称为“直接”在另一元件或层之上、“直接连接到”或“直接耦接到”另一元件层、或者“紧邻”另一元件或层时，不存在居间的元件或层。
除非另外定义，否则此处使用的所有术语(包括技术术语和科学术语)所具有的含义与本发明构思所属领域的普通技术人员通常理解的含义相同。还将理解，术语，如通常使用的词典中定义的那些术语，应该被解释为所具有的含义与它们在相关领域和/或本说明书的上下文中的含义一致，而不应理想化地或过分形式化地对其进行解释，除非此处明确地如此定义。
下面，将参照附图更充分地描述根据本发明构思的第一实施例的电子设备。
图1是示意性地示出根据本发明构思的第一实施例的电子设备1的框图。电子设备1包括以下设备：智能电话、手持电话、个人计算机和电视。电子设备1可以包括显示图像的显示单元。电子设备1包含电光学设备10、控制单元80和电源单元90。电光学设备10具有按矩阵排列的像素100。电光学设备10通过使像素100的电流发光元件发光来显示图像，并且被用作显示单元。每个像素100具有像素电路110(参考图3)。本发明构思的实施例中被例示为：电流发光元件190是使用有机EL的发光元件。然而，本发明构思不限于此。例如，发光元件可以利用发光强度随着供应的电流量而变化的任意其它发光元件来实现。
在图1中，本发明构思的实施例被例示为：像素100按6×6矩阵排列。然而，本发明构思不限于此。像素的数量可以增加或减少。下面，将假设像素100按i×j矩阵排列来描述本发明构思。电光学设备10将在后面详细描述。
控制单元80包括中央处理单元(CPU)和存储器。控制单元80是控制电光学设备10的操作的控制器。控制单元80的控制操作可以包括使每个像素100的电流发光元件190发光的操作。这可以通过以下来实现：根据指示将被显示在电子设备1的显示单元上的图像的图像数据来决定每个像素100的灰度级，并且将与决定的灰度级等级相对应的数据电压写到像素电路110上。电源单元90向电子设备1的组件(包括电光学设备10、控制单元80等)供应功率。
下面，将描述电光学设备10的配置。
电光学设备10包含按矩阵排列的像素100、栅极线控制电路20、发光控制电路30、电源线和数据线控制电路40、电源线E/NL、发光控制线ECL、数据线DL、和多个栅极线GL。
栅极线控制电路20将控制信号供应给多个栅极线GL1、GL2和GL3中的每一个，其被实现为对应于像素100中的每一行。如将在后面描述的，两个信号VMM和VSS以预定的定时被供应给栅极线GL1，而且栅极线GL1使能驱动晶体管115导通或截止。表示开关晶体管113的导通或截止状态的控制信号G2被提供到栅极线GL2。表示写控制晶体管112的导通或截止状态的控制信号G3被提供到GL3。
发光控制电路30将发光/初始化信号EM——其用于控制发光或驱动晶体管的栅极电压的初始化——供应给发光控制线ECL，其被提供为对应于像 素100的每一行。
电源线和数据线控制电路40向数据线DL提供与将在每个像素处显示的灰度级相对应的数据电压。高电压ELVDD和电压Vinit被在每个水平时段依次地供应给电源线E/NL，其中，高电压ELVDD作为将被供应给电流发光元件190的电流源，而且电压Vinit用于初始化驱动晶体管的栅极电压。
电光学设备10的显示单元由包含栅极线控制电路20、发光控制电路30、以及电源线和数据线控制电路40的区域形成。电源线E/NL沿显示单元的垂直方向延伸，并且两个电源线E/NL布置在像素100的两个相邻列中。两个相邻列之间的像素100每行交替地连接到两个电源线E/NL(下文中称为一组电源线E/NL或电源线组)。即，电源线组包括第一电源线和第二电源线，而且第一电源线和第二电源线分别被连接到两个相邻列中的偶数像素电路或奇数像素电路。本发明构思的实施例中被例示为：电源线E/NL被布置在像素100的两列之间。然而，本发明构思并不限于此。例如，如果两个电源线E/NL按照像素100的每两个相邻列来布置，则排列并不限于像素100的两个相邻列的关系。只不过，在电源线E/NL布置在像素100的两个相邻列之间的情况下，有可能使得将每个像素100连接到电源线E/NL的线的长度变短，从而减少不必要的寄生电容。
图2是示意性地示出根据本发明构思的第一实施例的解多路复用器41的块的电路图。解多路复用器41具有与像素100的两个列相对应的多个块，而且响应于在控制单元80的控制下供应的控制信号CLA1、CLA2、CLA3和CLA4来操作。如图8或图10所示，解多路复用器41响应于控制信号CLA1和CLA2将数据电压供应给数据线DL，并且响应于控制信号CLA3和CLA4将ELVDD或Vinit供应给一组电源线中的一个。
图3是示意性地示出根据本发明构思的第一实施例的每个像素100的像素电路的电路图。像素电路110包含电流发光元件190、电源控制晶体管111、写控制晶体管112、开关晶体管113、驱动晶体管115和电容元件114。像素电路110中包括的所有晶体管都是p型晶体管。在这种情况下，精确控制是可能的，因为p型晶体管的电子迁移率比n型晶体管的电子迁移率低。
像素电路110被连接到一组电源线E/NL之一、多个栅极线GL1、GL2和GL3、发光控制线ECL、数据线DL、以及低电势ELVSS。如图4所示，如果一组电源线E/NL1和E/NL2布置在按矩阵排列的像素100的相邻第K和 第K+1列之间，则在第2N-1行第K列处和在第2N-1行第K+1列处的像素100的像素电路110都被连接到电源线E/NL1。像素电路110每行交替地在右侧和左侧连接到一组电源线之一。
下面，将参照图3描述像素电路110的配置。如上所述，像素电路110连接到电源线E/NL，而电源控制晶体管111、驱动晶体管115和电流发光元件190从电源线(E/NL)侧开始的路径上顺序地连接，通过该路径连接电源线E/NL和低电势ELVSS。电源控制晶体管111的栅极被连接到发光控制线ECL。写控制晶体管112的栅极被连接到栅极线GL3，而且写控制晶体管112的第一端子(源极或漏极)和第二端子(漏极或源极)分别被连接到数据线DL和电流发光元件190。如将在后面详细描述的，电容元件114的一个端子被连接到栅极线GL1以用于传送VSS或VMM，电容元件114的另一端子被连接到驱动晶体管115的栅极。开关晶体管113具有连接到栅极线GL2的栅极、连接到电容元件114的第一端子、以及连接到驱动晶体管115的第一端子(源极或漏极)的第二端子。
下面，将描述像素电路110的每个元件和相关联的操作。
(写控制晶体管112)
写控制晶体管112响应于来自栅极线GL3的控制信号G3，控制是否供应通过数据线DL传送的数据电压。数据电压基于将在每个像素处显示的灰度级，并且在电流发光元件190变为截止的范围内决定。更具体地，在低电势被表示为“ELVSS”而且电流发光元件190的发光阈值电压被表示为“Vth_E”的情况下，数据电压可以被决定以使得ELVSS和数据电压之间的差变得比Vth_E小。
后面将更充分地描述根据本发明构思的像素电路110的操作。在将数据电压写入像素电路110之前，当Vinit将从电源线E/NL供应给电容元件114的一个端子并且将VSS从栅极线GL1供应给电容元件114的另一端子时，初始化电容元件114的电压。因此，在写入数据电压之前导通由p型晶体管构成的驱动晶体管115。此外，当响应于来自栅极线GL2的控制信号G2导通开关晶体管113时，将数据电压供应给电容元件114。
(电源控制晶体管111)
电源控制晶体管111连接到电源线E/NL并且响应于通过发光控制线ECL传送的发光/初始化信号EM，控制将ELVDD或Vinit供应到像素100。
ELVDD通过电源控制晶体管111被供应给驱动晶体管115的第一端子。ELVDD可以是驱动晶体管115的栅极电压，即，比电容元件114保持的电压高的电压(参照图5)。因此，驱动晶体管115导通。在这个时候，根据由电容元件114保持的电压，即，驱动晶体管115的栅极电压，将电流供应给电流发光元件190。
如果Vinit通过电源控制晶体管111被供应给开关晶体管113的第一端子，则开关晶体管113响应于栅极线GL2的控制信号G2而导通，从而使Vinit被供应给电容元件114。当VSS被供应给栅极线GL1时，驱动晶体管115的栅极电压，即，由电容元件114保持的电压被初始化。
(驱动晶体管115)
驱动晶体管115具有连接到电源控制晶体管111的第二端子和开关晶体管113的第一端子的第一端子、连接到电流发光元件190的第二端子、以及连接到电容元件114的栅极。
驱动晶体管115根据由电容元件114保持的电压，控制将被供应给电流发光元件190的电流。如上所述，电容元件保持与将在每个像素100处显示的灰度级相对应的电压。如果电源控制晶体管111响应于发光/初始化信号EM而导通，则驱动晶体管115可以通过电源控制晶体管111接收ELVDD，并且根据由电容元件114保持的电压将电流供应给电流发光元件190。
(开关晶体管113)
当如上所述响应于通过栅极线GL2供应的控制信号G2而导通时，开关晶体管113在将Vinit供应给第一端子的定时将Vinit供应给电容元件114。
当响应于通过栅极线GL2供应的控制信号G2而截止时，开关晶体管113在ELVDD被供应到第一端子的时间不将ELVDD供应给电容元件114，从而可以根据由电容元件114保持的电压来将电流供应给电流发光元件190。
(电流发光元件190)
电流发光元件190具有连接到驱动晶体管115的第二端子的第一端子、以及连接到ELVSS的第二端子。电流发光元件190发出的光和与通过驱动晶体管115供应的电流相对应的光量一样多。
(电势之间的关系)
在图5中示出高电压ELVDD、低电压ELVSS、初始化电压Vinit、供应给栅极线GL1的VSS和VMM、和数据电压Data之间的关系。如上所述， VSS为低，而且数据电压Data包括比电流发光元件190的发光阈值电压低的电压范围并且根据灰度级来决定。
(操作)
对于用于驱动电流发光元件190的控制电流，当写入数据电压时会出现问题。也就是说，当写入数据电压时驱动晶体管115的阈值电压发生变化。然而，驱动晶体管115的阈值电压的变化通过执行图6和图7的操作来校正。
在图6中，在T1期间通过导通晶体管112、113和115并且截止晶体管111，VSS被供应给栅极线GL1，而且被供应给数据线DL的数据电压Vdata被供应给电容元件114。此时，被供应给电容元件114的电压，即，驱动晶体管115的栅极电压Vg由下面的等式(1)表示。
Vg＝Vdata-Vth＜ELVSS (1)
在T1逝去之后，在T2期间，如图7所示，写控制晶体管112和开关晶体管113被截止，并且VMM被供应给栅极线GL1。在此情况下，Vg被升压，如下面的等式(2)表示。
Vg'＝Vdata-Vth+VMM-VSS (2)
如上所述，驱动晶体管115的阈值电压的变化被校正。
图8是示出与第2N-1行到第2N+1行的像素电路110相关联的信号的定时的示图。图9A到图9F指示在第2N行第K和K+1列以及在第2N-1和2N+1行处的像素电路110的状态。这里，“2N”和“K+1”是偶数。因此，第2N行是偶数编号的行，并且第2N+1和第2N-1行是奇数编号的行。如上所述，一组电源线可以按像素电路110的每两列来布置。然而，由于两列中的像素电路110每行交替地被连接到一组电源线之一，因此偶数编号的行中的像素电路110被连接到相同的电源线，而且奇数编号的行中的像素电路110被连接到相同的电源线。这里，ELVDD和Vinit在每个水平时段被交替地供应给一组电源线。因此，当ELVDD被供应给偶数编号的行中的像素电路110时，Vinit被供应给奇数编号的行中的像素电路110。另外，在图8中，附接到信号名称的(2n)、(2n-1)等表示将要供应给第2N行、第2N-1行等的信号。例如，EM(2n)指示将要供应给第2N行的发光/初始化信号EM。
在图8中，「1H」指示一个水平扫描时段。图9A至图9F分别对应图8中的部分(A)至(F)。不同于数据电压Data，每个信号具有高电平电压或低电平电压。在示例性实施例中，既然晶体管是p型的，它在低电平电压被 施加到晶体管的栅极电极时被导通。将参照图9A至图9F，利用第2N行——它是位于中心的偶数编号的行——的像素电路110的操作来描述图8的部分(A)至(F)。参照图9A，ELVDD被供应给连接到第2N行的像素电路110的电源线E/NL2。首先，在与图9A相对应的部分中，由于高电平控制信号被供应给第2N行的像素电路110的栅极线GL2和GL3，因此第2N行的像素电路110的开关晶体管113和写控制晶体管112被截止。既然电源控制晶体管111响应于被施加到第2N行的像素电路110的发光控制线ECL的低电平信号EM而导通，ELVDD从电源线E/NL2被供应给驱动晶体管115。如果VMM被供应给第2N行的像素电路110的栅极线GL1，则电容元件114的电压被升压为与VMM一样，由此导通驱动晶体管115。在这种情况下，电流发光元件190发光，因为与电容元件114的电压相对应的电流被供应给电流发光元件190。
因为Vinit被供应给电源线E/NL1，所以第2N-1和2N+1行(它们是奇数编号的行)处的像素电路110被截止，而且第2N-1行处的像素电路110被初始化。
在与图9B相对应的部分期间，Vinit被供应给连接到第2N行的像素电路110的电源线E/NL2。第2N行的像素电路110的写控制晶体管112被截止，因为高电平控制信号被施加到第2N行的像素电路110的栅极线GL3。开关晶体管113被导通，因为低电平控制信号G2被施加到第2N行的像素电路110的栅极线GL2。既然电源控制晶体管111响应于被施加到第2N行的像素电路110的发光控制线ECL的低电平信号EM而导通，供应给电源线E/NL2的Vinit被提供给电容元件114。之后，VSS被供应给栅极线GL1，电容元件114的电压被初始化。
在第2N-1和2N+1行(它们是奇数编号的行)处的像素电路110中，ELVDD被供应给电源线E/NL1。在电源控制晶体管截止的情况下，数据电压被写入第2N-1行的像素电路110。不同于正在写入数据电压的第2N-1行的像素电路110，奇数编号的行中的像素电路110发光。
在与图9C和图9D相对应的部分中，ELVDD被供应给连接到第2N行的像素电路110的电源线E/NL2。然而，电源控制晶体管11响应于被施加到第2N行的像素电路110的发光控制线ECL的高电平信号EM而截止。数据线DL1上的Data1和数据线DL2上的Data2通过由从栅极线GL3提供的低 电平控制信号G3导通的写控制晶体管112，被分别供应给第2N行第K列处的像素电路110和第2N行第K+1列处的像素电路110。如上所述，由于第2N行的像素电路110的电容元件114的电压已经被初始化，因此由p型晶体管构成的驱动晶体管115在写入数据电压之前处于导通状态。另外，当第2N行的像素电路110的开关晶体管113响应于通过栅极线GL2提供的低电平控制信号而导通时，Data1和Data2被供应给相应像素电路110的电容元件114。也就是说，完成了数据电压的写入。电容元件114保持与将在每个显示单元处显示的灰度级相对应的电压。更具体地，电容元件114保持(Data1/Data2-Vth)的电压(Vth是驱动晶体管115的阈值电压)。除了第2N行的像素电路110外的偶数编号的行的像素电路110可以发光。
在第2N-1和2N+1行(它们是奇数编号的行)处的像素电路110中，Vinit被供应给电源线E/NL1。第2N+1行的像素电路110被初始化。
随后，如图9D所示，数据线DL1上的电压从VSS跃迁到VMM，第2N行的像素电路110的电容元件114的电压被升压为与(VMM-VSS)一样，并且驱动晶体管115的阈值电压的变化被校正。在第2N行第K列的像素电路110中，由电容元件114保持的电压Vgate从电压(Data1-Vth)升压为与电压(VMM-VSS)一样。在第2N行第K-1列的像素电路110中，由电容元件114保持的电压Vgate从电压(Data2-Vth)升压为与电压(VMM-VSS)一样。下面的等式(3)表示由此决定的电压Vgate。
Vgate＝Data-Vth+VMM-VSS (3)
在与图9E相对应的部分中，Vinit被供应给连接到第2N行的像素电路110的电源线E/NL2。第2N行的像素电路110的电源控制晶体管111、写控制晶体管112和开关晶体管113被截止，因为被供应给栅极线GL1至GL3的控制信号G1至G3都具有高电平。这意味着，第2N行的像素电路110被截止。另外，任意其它偶数编号的行的像素电路110可以被截止。
在与图9E相对应的部分中，ELVDD被提供给连接到第2N+1或2N-1行的像素电路110的电源线E/NL2。第2N+1行的像素电路110执行写入数据电压的操作，而奇数编号的行的像素电路110发光。
在与图9F相对应的部分中，ELVDD被施加到连接到第2N行的像素电路110的电源线E/NL2。这里，第2N行的像素电路110的电容元件114可以通过参照与图9C和图9D相对应的部分描述的操作，保持与将在显示单元处 显示的灰度级相对应的电压。因为低电平信号EM通过发光控制线ECL被供应，而且高电平控制信号被施加到栅极线GL3和GL2，所以第2N行的像素电路110的写控制晶体管112和开关晶体管113都被截止；另一方面，电源控制晶体管111被导通。因此，ELVDD通过第2N行的像素电路110的电源控制晶体管111被供应给驱动晶体管115的第一端子。既然供应给第2N行的像素电路110的驱动晶体管115的第一端子的ELVDD被设置为高于由电容元件114保持的电压(参照图5)，驱动晶体管115被导通，从而驱动晶体管115可以向电流发光元件190提供与由电容元件114保持的电压相对应的电流。第2N行的像素电路110的电流发光元件190发射具有与电流量相对应的亮度的光。此外，第2N+2行(它是偶数编号的行)的像素电路110执行写入数据电压的操作，而偶数编号的行的像素电路110发光。
在与图9F相对应的部分中，Vinit被供应给连接到第2N+1或2N-1行的像素电路110的电源线E/NL2。因此，所有奇数编号的行的像素电路110，包括第2N+1和2N-1行的像素电路110，被截止。
利用位于中心的第2N行的像素电路110的操作来描述根据本发明构思的实施例的电光学设备的操作的序列。在上述操作之后，与图9E和图9F相对应的状态被重复，直到下一数据电压被写入。
(第二实施例)
图10是示出根据本发明构思的第二实施例的与第2N-1至2N+1行的像素电路110相关联的信号的定时图。如图10所示，在低电平控制信号G3在任意一个水平时段被供应给第2N行的栅极线GL3、然后在接下来的一个水平时段(参照图10的循环)被供应给第2N行的栅极线GL3的情况下，2个水平时段中第2N行的栅极线GL2的控制信号的波形与2个水平时段中第2N-1行的栅极线GL3的控制信号的波形相同，从而可以共享第2N行的栅极线GL2的控制信号G2和第2N-1行的栅极线GL3的控制信号G3。这意味着，栅极驱动器20被简化。栅极线GL2和GL3被简化为一个栅极线。
低电平控制信号G3在任意一个水平时段被供应给第2N行的栅极线GL3然后在接下来的一个水平时段被供应给第2N行的栅极线GL3是没有问题的。由于偶数编号的行的像素电路110因供应Vinit而被截止，因此电流发光元件190不发光，即使数据电压通过由控制信号G3导通的写控制晶体管112被供给像素电路110。
(第三实施例)
图11是示意性地示出根据本发明构思的第三实施例的电光学设备10的框图。在多组电源线E/NL1和E/NL2中，在1个水平时段期间供应有ELVDD的电源线被连接到沿水平方向延伸的第一线LL1，而且在1个水平时段期间供应有Vinit的电源线被连接到沿水平方向延伸的第二线LL2。利用这种结构，例如，电源线可以以网格形状实现，并且有可能屏蔽串扰。这里，当根据流入连接到电源线的每个像素电路110的电流发光元件中的电流量而生成电源线之间的电压降的变化时，可能出现串扰。
在图12A示出了当在根据本发明构思的第一实施例的电光学设备10的整个屏幕的灰色背景上显示白色窗口的时候的图像。在图12B中，示出了当在根据本发明构思的第三实施例的电光学设备10的整个屏幕的灰色背景上显示白色窗口的时候的图像。在根据本发明构思的第一实施例的电光学设备10中，电源线E/NL仅沿纵向方向布置。因此，如果显示白色窗口，则上部和下部像素可能经历很大的电压降，从而使上部和下部像素与左和右像素相比变暗。同时，在根据本发明构思的第三实施例的电光学设备10中，由于电源线E/NL以网格形状布置，因此白色窗口的上缘和下缘是暗淡的，从而可能屏蔽形状上的串扰(不均匀)。另外，也可以组合本发明构思的第一至第三实施例。在这种情况下，组合的实施例可以具有与第一至第三实施例相同的效果。
(第四实施例)
图13是示意性地示出根据本发明构思的第四实施例的电子设备1-1的框图。图13所示的电子设备1-1与根据本发明构思的第一至第三实施例的电子设备相同，除了电源线E/NL的排列之外。在根据本发明构思的第一至第三实施例的电子设备1中，两个电源线被布置在像素100的两个相邻列之间。与此相比，根据本发明构思的第四实施例的电子设备1-1被实现为，使得一个电源线E/NL布置在像素100的两个相邻列之间。即，根据本发明构思的第四实施例的电子设备1-1被实现为，使得两个相邻列中的像素100连接到相同的电源线E/NL。
在本实施例中，电源线E/NL被布置在像素100的两个相邻列之间。然而，如果一个电源线E/NL按照像素100的每两个相邻列来布置，则排列并不限于像素100的两个相邻列的关系。只不过，在电源线E/NL布置在像素 100的两个相邻列之间的情况下，将每个像素100连接到电源线E/NL的线的长度变短，从而减少不必要的寄生电容。
图14是示意性地示出根据本发明构思的第四实施例的解多路复用器41-1的块的电路图。
解多路复用器41-1具有与电源线E/NL的两个列相对应的多个块，而且响应于在控制单元80的控制下供应的控制信号CLA1、CLA2、CLA3和CLA4来操作。如图16或图18所示，解多路复用器41-1响应于控制信号CLA1和CLA2将数据电压供应给数据线DL，并且响应于控制信号CLA3和CLA4将ELVDD或Vinit供应给一组电源线中的一个。另外，在图16和图18中，控制信号CLA1和CLA2被配置为使得在每个与一个水平扫描时段的四分之一相对应的部分被供应，由此可以减少用于在控制单元80和解多路复用器41-1之间传送数据电压的线的数量。
可以配置用于控制数据线DL1和DL2的控制信号CLA1和CLA2，以使得它们在每个与一个水平扫描时段的一半相对应的部分被供应。
图15是示意性地示出根据本发明构思的第四实施例的每个像素100的像素电路的电路图。像素电路110与根据本发明构思的第一到第三实施例的像素电路110基本相同地配置。
像素电路110连接到电源线E/NL、多个栅极线GL1、GL2和GL3、发光控制线ECL、数据线DL、以及低电势ELVSS。构成像素电路110的晶体管111、112、113和115、电容元件114以及电流发光元件190、电源线E/NL、栅极线GL1至GL3、发光控制线ECL、数据线DL以及低电势ELVSS与根据本发明构思的第一到第三实施例的那些组件基本相同地连接。因此，根据本发明构思的第四实施例的像素电路110的组件可以与根据本发明构思的第一到第三实施例的那些组件基本相同地操作。另外，高电势ELVDD、低电势ELVSS、初始化电压Vinit、供应给栅极线GL1的VSS和VMM、数据电压Data之间的关系与根据本发明构思的第一到第三实施例的电压关系基本相同。
图16是示出与第2N-1行到第2N+1行的像素电路110相关联的信号的定时的示图。在图16中，(A)至(E)指示第2N-1、2N行和2N+1行处的像素电路110的状态。这里，“2N”指示偶数。因此，第2N行是偶数编号的行，并且第2N+1和第2N-1行是奇数编号的行。如上所述，因为电源线可以 按像素电路110的每两个相邻列来布置，所以两个相邻列的像素电路110被连接到相同的电源线。另外，在图16中，附接到信号名称的(2n)、(2n-1)等表示将要供应给第2N行、第2N-1行等的信号。例如，EM(2n)指示将要供应给第2N行的发光控制信号EM。
在图16中，「1H」指示一个水平扫描时段。在第四实施例中，Vinit和ELVDD以与水平扫描时段的一半相对应的部分为单位，被交替供应给电源线E/NL。在图17A到图17E中，分别对应于图16的各部分。不同于数据电压Data，每个信号具有高电平电压或低电平电压。在示例性实施例中，既然晶体管是p型的，它在低电平电压被施加到晶体管的栅极电极时被导通。
将参照图17，利用以第2N行的像素电路110的操作为中心来描述图16的部分(A)至(F)。参照图17A，Vinit被供应给电源线E/NL。首先，由于高电平控制信号被供应给第2N行的像素电路110的栅极线GL3而且低电平控制信号和低电平EM信号被供应给栅极线GL2和发光控制线ECL，因此写控制晶体管112被截止而且开关晶体管113和电源控制晶体管111被导通。当栅极线GL1的电压从VMM跃迁到VSS时进行初始化。此外，第2N-1行的像素电路110的写控制晶体管112和开关晶体管113响应于施加到栅极线GL2和GL3的低电平控制信号而导通。此时，数据电压被写入电容元件114。
在与图17B相对应的部分期间，ELVDD被供应给电源线E/NL。另外，与灰度级相对应的电压被供应给数据线DL1和DL2，以使得数据电压在数据线DL1和DL2上被编程。此时，既然高电平控制信号和高电平EM信号被供应给第2N行的像素电路110的栅极线GL3和发光控制线ECL，电源控制晶体管111和写控制晶体管112都被截止。即，不进行写入数据电压和发光。在第2N-1和2N+1行的像素电路110中，低电平EM信号被供应给发光控制线ECL，并且高电平控制信号被施加到栅极线GL2和GL3。在这种情况下，电流被供应给电流发光元件，因为电源控制晶体管111被导通而且开关晶体管113和写控制晶体管112被截止。
与图17C和17D相对应的部分可以对应于一个水平扫描时段的一半，但是Vinit在一个水平扫描时段的一半期间被施加到电源线E/NL。首先，写控制晶体管112和开关晶体管113响应于施加到第2N行的像素电路110的栅极线GL3和GL2的低电平控制信号而导通，并且电源控制晶体管111响应于施加到发光控制线ECL的高电平EM信号而截止。利用这种状态，在与图17B 相对应的部分期间写入数据线DL1和DL2的数据电压被供应给电容元件114。在与图17D相对应的部分期间，供应给第2N行的像素电路110的栅极线GL3和GL2的控制信号跃迁到高电平，从而截止写控制晶体管112和开关晶体管113。在与图17C相对应的部分期间由电容元件114保持的电压被升压，因为栅极线GL1的电势从VSS跃迁到VMM。在第2N-1行的像素电路110中，写控制晶体管112和开关晶体管113响应于施加到栅极线GL3和GL2的高电平控制信号而截止。
在与图17的(3)和(4)相对应的部分期间，Vinit被供应给电容元件114，因为第2N+1行的像素电路110的电源控制晶体管111和开关晶体管113响应于施加到发光控制线ECL和栅极线GL2的低电平EM信号和低电平控制信号而导通。当栅极线GL1的电势从VMM跃迁到VSS时，电容元件114的电压被初始化。
在与图17的E相对应的部分期间，ELVDD被施加到电源线E/NL。另外，当与灰度级相对应的电压被供应给数据线DL1和DL2时，数据电压在数据线DL1和DL2上被编程。在第2N-1和2N行的像素电路110中，电源控制晶体管111响应于供应给发光控制线ECL的低电平EM信号而导通，而且开关晶体管113和写控制晶体管112响应于供应给栅极线GL2和GL3的高电平控制信号而截止。这个条件使得与电容元件114保持的电压相对应的电流能够被供应给电流发光元件。电源控制晶体管111和写控制晶体管112响应于施加到第2N+1行的像素电路110中的栅极线GL3和发光控制线ECL的高电平控制信号和高电平EM信号而截止。在这种情况下，可以不进行写入数据电压或发光。
利用以第2N行的像素电路110的操作为中心来描述根据本发明构思的实施例的电光学设备的操作的序列。在上述操作之后，与图17的E相对应的状态和截止状态被重复，直到下一数据电压被写入。利用上述控制方式，可以在一个水平时段之前进行初始化，而且可以确保写时段和足够的发光占空比。
(第五实施例)
将参照图18和图19描述本发明构思的第五实施例。除了每个信号的定时外，第五实施例与第四实施例相同。图18是示出根据本发明构思的第五实施例的与第2N-1至2N+1行的像素电路110相关联的每个信号的定时图。图 19A到19E指示第2N-1、2N行和2N+1行处的像素电路110的状态。这里，“2N”指示偶数。因此，第2N行是偶数编号的行，并且第2N+1和第2N-1行是奇数编号的行。如上所述，因为电源线可以按像素电路110的每两个相邻列来布置，所以两个相邻列的像素电路110被连接到相同的电源线。另外，在图18中，附接到信号名称的(2n)、(2n-1)等表示将要供应给第2N行、第2N-1行等的信号。例如，EM(2n)指示将要供应给第2N行的发光控制信号EM。
在图18，「1H」指示一个水平扫描时段。在第五实施例中，Vinit和ELVDD以与水平扫描时段的一半相对应的部分为单位，被交替供应给电源线E/NL。图19A到图19E分别对应于图18的部分(A)至(E)。不同于数据电压Data，每个信号具有高电平电压或低电平电压。在示例性实施例中，既然晶体管是p型的，它在低电平电压被施加到晶体管的栅极电极时被导通。
将参照图19，利用位于中心的第2N行的像素电路110的操作来描述图18的部分(A)至(E)。参照图19A，Vinit被供应给电源线E/NL。与灰度级相对应的电压在数据线DL1和DL2上被编程。因为高电平控制信号被供应给第2N行的像素电路110的栅极线GL3而且低电平控制信号和低电平EM信号被供应给栅极线GL2和发光控制线ECL，所以写控制晶体管112被截止而且开关晶体管113和电源控制晶体管111被导通。这个条件使得Vinit能够被供应给电容元件114。当第2N行的像素电路110的栅极线GL1的电压从VMM跃迁到VSS时进行初始化。此外，第2N-1和2N+1行的像素电路110的写控制晶体管112响应于施加到栅极线GL3的高电平控制信号而截止，而且第2N行的像素电路110的写控制晶体管112也如上所述被截止。此时，在与灰度级相对应的数据电压被写在数据线DL1和DL2上的同时，数据电压不被写入各行的像素电路110。
在与图19B和图19C相对应的部分期间，ELVDD被供应给电源线E/NL。首先，与图19B相对应的部分期间，写控制晶体管112和开关晶体管113响应于施加到第2N行的像素电路110的栅极线GL3和栅极线GL2的低电平控制信号而导通。此外，电源控制晶体管111被截止，因为高电平EM信号被供应给发光控制线ECL。经过在与图19A相对应的部分期间的初始化，驱动晶体管115具有比在数据线DL1和DL2上编程的数据电压低的栅极电压。因此，如果在与图19A相对应的部分期间写入每个数据线DL1/DL2的数据电压 被供应给驱动晶体管115的第二端子，则驱动晶体管115被导通。此时，写入每个数据线DL1/DL2的数据电压被供应给电容元件114。
在与图19D相对应的部分期间，Vinit被供应给电源线E/NL。此外，与灰度级相对应的数据电压在数据线DL1和DL2上被编程。在第2N和2N-1行的像素电路110中，写控制晶体管112和开关晶体管113响应于施加到栅极线GL3和栅极线GL2的高电平控制信号而截止。在第2N+1行的像素电路110中，写控制晶体管112被截止，因为高电平控制信号被供应给栅极线GL3。因此，在与灰度级相对应的数据电压被写入数据线DL1和DL2的同时，数据电压不被写入第2N-1、2N和2N+1行的像素电路110。另外，Vinit被供应给电容元件114，因为第2N+1行的像素电路110的电源控制晶体管111和开关晶体管113响应于施加到发光控制线ECL和栅极线GL2的低电平EM信号和低电平控制信号而导通。当栅极线GL1的电势从VMM跃迁到VSS时，电容元件114的电压被初始化。
在与图19E相对应的部分期间，ELVDD被供应给电源线E/NL。这时，电源控制晶体管111响应于施加到第2N-1和2N行的像素电路110的发光控制线ECL的低电平EM信号而导通，而且开关晶体管113和写控制晶体管112响应于施加到第2N-1和2N行的像素电路110的栅极线GL2和GL3的高电平控制信号而截止。在这种情况下，ELVDD被供应给驱动晶体管115的第一端子，从而驱动晶体管115被导通。这使得与电容元件114保持的电压相对应的电流能够被供应给电流发光元件。在第2N+1行的像素电路110中，由于高电平EM信号被供应给发光控制线ECL，因此电源控制晶体管111被截止。由于低电平控制信号被施加到栅极线GL3和GL2，因此写控制晶体管112和开关晶体管113被导通。此时，由于在与图19D相对应的部分期间执行的初始化，电容元件114保持的电压变得比写入每个数据线DL1和DL2的数据电压低。因此，如果在与图19D相对应的部分期间写入数据线DL1和DL2的数据电压被供应给驱动晶体管115的第二端子，则驱动晶体管115被导通，而且写入数据线DL1和DL2的数据电压被供应给电容元件114。如上所述，另外，可以不进行发光，因为电源控制晶体管111被截止。
利用以第2N行的像素电路110的操作为中心来描述根据本发明构思的第五实施例的电光学设备的操作的序列。在上述操作之后，与图19D和图19E相对应的状态被重复，直到下一数据电压被写入。利用上述控制方式，可以在一个水平时段之前进行初始化，而且可以确保写时段和足够的发光占空比。
(第六实施例)
图20是示意性地示出根据本发明构思的第六实施例的电光学设备10-1的框图。电源线E/NL连接到沿水平方向延伸的线。利用这种结构，例如，电源线以网格形状实现，并且有可能屏蔽串扰。这里，当根据流入连接到电源线的每个像素电路110的电流发光元件中的电流量而生成电源线之间的电压降的变化时，可能出现串扰。
另外，可以组合本发明构思的第四至第六实施例。在这种情况下，组合的实施例可以具有与第四至第六实施例相同的效果。
虽然已经参照示例性实施例描述了本发明构思，但是对于本领域技术人员显而易见的是，可以做出各种改变和修改而不脱离本发明的精神和范围。因此，应当理解，上述实施例不是限制性的，而是说明性的。
附图标记说明
1：电子设备 10：电光学设备 10-1：电光学设备
20：栅级线控制电路 30：发光控制电路 40：数据线控制电路
41：解多路复用器 80：控制单元 90：电源单元
100：像素 110：像素电路 111-113：晶体管
114：电容元件 190：电流发光元件

Claims (14)

1.一种电光学设备，包括：
按矩阵排列的多个像素电路；
一组电源线，沿y方向延伸并且包括布置在像素电路的两个相邻列之间的第一电源线和第二电源线，而且第一电压和第二电压被交替地施加到第一电源线和第二电源线；
多个数据线，沿y方向延伸并且传送数据电压；以及
多个栅极线，沿与y方向交叉的x方向延伸并且传送控制信号，
其中，所述多个像素电路中的每一个包括：
电流发光元件，发射具有与电流量相对应的亮度的光；
写控制晶体管，连接到所述多个数据线中的相应数据线，并且控制写入数据电压；
驱动晶体管，控制将被供应给电流发光元件的电流量；
电源控制晶体管，连接到第一电源线和第二电源线之一，并且控制供应第一电压或第二电压；
开关晶体管，连接在驱动晶体管的栅极和电源控制晶体管的源极或漏极之间，并且控制驱动晶体管的栅极电压；以及
电容元件，具有连接到驱动晶体管的栅极的一个端子以及连接到所述多个栅极线之一的另一端子，并且保持与灰度级相对应的电压，以及
其中，第一电源线和第二电源线分别连接到两个相邻列中的像素电路的偶数编号的行和奇数编号的行。
2.如权利要求1所述的电光学设备，其中，所述电容元件连接到传送第三电压和第四电压之一的第一栅极线，第四电压高于第三电压。
3.如权利要求1所述的电光学设备，还包括：
电源线控制电路，控制驱动所述一组电源线，以及
其中，所述电源线控制电路沿y方向布置。
4.如权利要求1所述的电光学设备，其中，所述写控制晶体管、驱动晶体管、电源控制晶体管和开关晶体管由第一传导类型的晶体管形成。
5.如权利要求4所述的电光学设备，其中，所述第一传导类型是p型。
6.如权利要求1所述的电光学设备，其中，所述数据电压之一低于电流发光元件的发光阈值电压。
7.如权利要求1到6其中之一所述的电光学设备，其中，所述一组电源线被设置为多个，
其中，多个电源线当中的、在第一时段期间被供应第一电压的电源线连接到沿x方向延伸的第一线，以及
其中，多个电源线当中的、在第一时段期间被供应第二电压的电源线连接到沿x方向延伸的第二线。
8.一种电光学设备的驱动方法，该电光学设备包括：按矩阵排列的多个像素电路；一组电源线，沿y方向延伸并且包括布置在像素电路的两个相邻列之间的第一电源线和第二电源线，而且第一电压和第二电压被交替地施加到第一电源线和第二电源线；多个数据线，沿y方向延伸并且传送数据电压；以及多个栅极线，沿与y方向交叉的x方向延伸并且传送控制信号，所述多个像素电路中的每一个包括：电流发光元件，发射具有与电流量相对应的亮度的光；写控制晶体管，连接到所述多个数据线中的相应数据线，并且控制写入数据电压；驱动晶体管，控制将被供应给电流发光元件的电流量；电源控制晶体管，连接到第一电源线和第二电源线之一，并且控制供应第一电压或第二电压；开关晶体管，连接在驱动晶体管的栅极和电源控制晶体管的源极或漏极之间，并且控制驱动晶体管的栅极电压；以及电容元件，具有连接到驱动晶体管的栅极的一个端子以及连接到所述多个栅极线之一的另一端子，并且保持与灰度级相对应的电压，而且第一电源线和第二电源线分别连接到两个相邻列中的像素电路的偶数编号的行和奇数编号的行，所述驱动方法包括：
将第一电压供应给第一电源线和第二电源线中的一个，并且将不同于第一电压的第二电压供应给第一电源线和第二电源线中的另一个；
在供应了第一电压的至少一个像素电路中，通过驱动晶体管将电流供应给电流发光元件；以及
在供应了第二电压的至少一个像素电路中，通过开关晶体管将第二电压供应给电容元件。
9.如权利要求8所述的驱动方法，还包括：
在供应了第一电压的至少一个像素电路中，通过写控制晶体管写入数据电压。
10.如权利要求8所述的驱动方法，还包括：
将第三电压和第四电压之一供应给与电容元件连接的栅极线，第四电压高于第三电压。
11.如权利要求8所述的驱动方法，其中，所述数据电压之一低于电流发光元件的发光阈值电压。
12.如权利要求8到11其中之一所述的驱动方法，其中，用于控制按矩阵排列的所述多个像素电路当中的、属于第2N行的像素电路的开关晶体管的栅极电压的控制信号以及用于控制第2N-1行的像素电路的写控制晶体管的栅极电压的控制信号被共享。
13.一种驱动电路的驱动方法，该驱动电路包括：多个像素电路；电源线，沿y方向延伸，布置在像素电路的两个相邻列之间，并且与两个相邻列中的像素电路连接；数据线，沿y方向延伸并且传送数据电压；以及多个栅极线，沿与y方向交叉的x方向延伸并且传送控制信号，每个像素电路包括：电流发光元件，发射具有与电流量相对应的亮度的光；写控制晶体管，控制写入输入数据；驱动晶体管，控制将被供应给电流发光元件的电流量；电源控制晶体管，控制供应电源电压；开关晶体管，连接在驱动晶体管的栅极和电源控制晶体管的源极或漏极之间；以及电容元件，具有连接到驱动晶体管的栅极的一个端子，所述驱动方法包括：
在第一电压被供应给电源线的第一时段期间，通过截止第2N行的像素电路的写控制晶体管来初始化由电容元件保持的电势；
在第一时段逝去之后第二电压被供应给电源线的第二时段期间，通过截止第2N行的像素电路的写控制晶体管来将预定的数据电压供应给数据线；
在第二时段逝去之后第一电压被供应给电源线的第三时段期间，通过写控制晶体管在第2N行的像素电路中写入预定的数据电压并且对写入的电压进行升压；以及
在第三时段逝去之后，通过驱动晶体管将电流供应给第2N行的像素电路的电流发光元件。
14.一种驱动电路的驱动方法，该驱动电路包括：多个像素电路；电源线，沿y方向延伸，布置在像素电路的两个相邻列之间，并且与两个相邻列中的像素电路连接；数据线，沿y方向延伸并且传送数据电压；以及多个栅极线，沿与y方向交叉的x方向延伸并且传送控制信号，每个像素电路包括：电流发光元件，发射具有与电流量相对应的亮度的光；写控制晶体管，控制写入输入数据；驱动晶体管，控制将被供应给电流发光元件的电流量；电源控制晶体管，控制供应电源电压；开关晶体管，连接在驱动晶体管的栅极和电源控制晶体管的源极或漏极之间；以及电容元件，具有连接到驱动晶体管的栅极的一个端子，所述驱动方法包括：
通过截止所有行的像素电路的写控制晶体管来利用与灰度级相对应的数据电压编程数据线以使得与灰度级相对应的数据电压被供应给数据线；以及
通过导通第2N行的像素电路的电源控制晶体管和开关晶体管来初始化由第2N行的像素电路的电容元件保持的电势，其中在第一电压被供应给电源线的第一时段执行编程和初始化。
CN201380035701.2A 2012-05-01 2013-04-23 电光学设备和驱动电光学设备的方法 Expired - Fee Related CN104620307B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012104982A JP2013231920A (ja) 2012-05-01 2012-05-01 電気光学装置およびその駆動方法
JP2012-104982 2012-05-01
PCT/JP2013/061954 WO2013164965A1 (ja) 2012-05-01 2013-04-23 電気光学装置およびその駆動方法

Publications (2)

Publication Number Publication Date
CN104620307A CN104620307A (zh) 2015-05-13
CN104620307B true CN104620307B (zh) 2017-02-22

Family

ID=49514365

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380035701.2A Expired - Fee Related CN104620307B (zh) 2012-05-01 2013-04-23 电光学设备和驱动电光学设备的方法

Country Status (5)

Country Link
US (1) US20150049130A1 (zh)
JP (1) JP2013231920A (zh)
KR (1) KR20150005922A (zh)
CN (1) CN104620307B (zh)
WO (1) WO2013164965A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102068263B1 (ko) * 2013-07-10 2020-01-21 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 구동 방법
JP6330215B2 (ja) * 2013-12-27 2018-05-30 株式会社Ｊｏｌｅｄ 表示装置、駆動方法および電子機器
CN108447447B (zh) * 2018-05-25 2023-08-08 南京微芯华谱信息科技有限公司 适用于共阳极的自发光电流型像素单元电路、驱动电流的产生方法
CN112513965A (zh) * 2018-07-31 2021-03-16 日亚化学工业株式会社 图像显示装置
CN111968576B (zh) 2020-08-21 2022-01-07 上海视涯技术有限公司 一种有机发光显示面板以及驱动方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7825878B2 (en) * 2004-05-21 2010-11-02 Global Oled Technology Llc Active matrix display device

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4000515B2 (ja) * 2002-10-07 2007-10-31 セイコーエプソン株式会社 電気光学装置、マトリクス基板、及び電子機器
JP4203659B2 (ja) * 2004-05-28 2009-01-07 カシオ計算機株式会社 表示装置及びその駆動制御方法
KR100666646B1 (ko) * 2005-09-15 2007-01-09 삼성에스디아이 주식회사 유기전계발광표시장치 및 유기전계발광표시장치의 구동방법
KR20080087355A (ko) * 2007-03-26 2008-10-01 삼성전자주식회사 발광 픽셀 및 상기 발광 픽셀의 구동 장치
JP4989309B2 (ja) * 2007-05-18 2012-08-01 株式会社半導体エネルギー研究所 液晶表示装置
JP4329867B2 (ja) * 2008-04-14 2009-09-09 カシオ計算機株式会社 表示装置
CN102089798B (zh) * 2008-08-07 2014-03-19 夏普株式会社 显示装置及其驱动方法
JP5439912B2 (ja) * 2009-04-01 2014-03-12 セイコーエプソン株式会社 電気光学装置及びその駆動方法並びに電子機器
JP5545804B2 (ja) * 2009-07-07 2014-07-09 グローバル・オーエルイーディー・テクノロジー・リミテッド・ライアビリティ・カンパニー 表示装置
JP5290923B2 (ja) * 2009-10-06 2013-09-18 キヤノン株式会社 固体撮像装置および撮像装置
US9001098B2 (en) * 2009-11-17 2015-04-07 Samsung Electronics Co., Ltd. Power supply and display apparatus having the same
KR101113451B1 (ko) * 2009-12-01 2012-02-29 삼성모바일디스플레이주식회사 유기 전계발광 표시장치
JP5232189B2 (ja) * 2010-03-11 2013-07-10 株式会社東芝 固体撮像装置
JP5627311B2 (ja) * 2010-06-21 2014-11-19 キヤノン株式会社 表示装置およびその駆動方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7825878B2 (en) * 2004-05-21 2010-11-02 Global Oled Technology Llc Active matrix display device

Also Published As

Publication number Publication date
CN104620307A (zh) 2015-05-13
JP2013231920A (ja) 2013-11-14
WO2013164965A1 (ja) 2013-11-07
US20150049130A1 (en) 2015-02-19
KR20150005922A (ko) 2015-01-15

Similar Documents

Publication Publication Date Title
CN103247256B (zh) 像素和使用该像素的有机发光二极管显示器
CN105225626B (zh) 有机发光二极管像素驱动电路、其显示面板及显示装置
CN100424746C (zh) 三角形像素电路、发光显示器和驱动电路
US9269297B2 (en) Electro-optical device
CN1329882C (zh) 图像显示装置和驱动方法
TWI508044B (zh) 顯示裝置及電子設備及顯示面板之驅動方法
CN103578424B (zh) 显示面板、显示装置和电子系统
US10804350B2 (en) Organic light-emitting display device
KR101195667B1 (ko) 화상 표시 장치
CN109389941A (zh) 有机发光显示设备
US9472140B2 (en) Drive circuit, optoelectronic device, electronic device, and drive method
CN109935210A (zh) 栅极驱动器以及包括该栅极驱动器的显示装置
CN104620307B (zh) 电光学设备和驱动电光学设备的方法
US10685605B2 (en) Display device including switching unit connected with data line
CN104217656B (zh) 显示设备
CN109427297B (zh) 栅极驱动器和包括该栅极驱动器的显示装置
JP6736276B2 (ja) 表示パネルおよび表示装置
CN109949747A (zh) 显示装置
KR101650460B1 (ko) 디스플레이 디바이스
CN109920378A (zh) 栅极驱动器和包括该栅极驱动器的显示装置
KR101348406B1 (ko) 구동회로 및 이를 포함하는 유기 이엘 디스플레이 장치
TWI832398B (zh) 顯示面板及包含該顯示面板的顯示裝置
KR102199215B1 (ko) 표시장치
US20180293938A1 (en) Display device and method of driving the same
US11056048B2 (en) Pixel and display device having the same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20170222

Termination date: 20180423

CF01 Termination of patent right due to non-payment of annual fee