KR101195667B1 - 화상 표시 장치 - Google Patents

화상 표시 장치 Download PDF

Info

Publication number
KR101195667B1
KR101195667B1 KR1020050094168A KR20050094168A KR101195667B1 KR 101195667 B1 KR101195667 B1 KR 101195667B1 KR 1020050094168 A KR1020050094168 A KR 1020050094168A KR 20050094168 A KR20050094168 A KR 20050094168A KR 101195667 B1 KR101195667 B1 KR 101195667B1
Authority
KR
South Korea
Prior art keywords
wiring
pixel circuits
wirings
circuit
pixel
Prior art date
Application number
KR1020050094168A
Other languages
English (en)
Other versions
KR20060052087A (ko
Inventor
히로시 가게야마
하지메 아끼모또
Original Assignee
파나소닉 액정 디스플레이 주식회사
가부시키가이샤 재팬 디스프레이 이스트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 파나소닉 액정 디스플레이 주식회사, 가부시키가이샤 재팬 디스프레이 이스트 filed Critical 파나소닉 액정 디스플레이 주식회사
Publication of KR20060052087A publication Critical patent/KR20060052087A/ko
Application granted granted Critical
Publication of KR101195667B1 publication Critical patent/KR101195667B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/12—Light sources with substantially two-dimensional radiating surfaces
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/043—Compensation electrodes or other additional electrodes in matrix displays related to distortions or compensation signals, e.g. for modifying TFT threshold voltage in column driver
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G09G2300/0866—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes by means of changes in the pixel supply voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

배선의 전압 강하에 기인하는 화질 불량을 개선하고, 특히 대형의 화상 표시 장치의 화질을 개선한다. 복수의 화소 회로(5)의 동작을 제어하기 위한 주사 회로(4)와, 주사 회로의 신호를 각 화소 회로에 전하기 위한 복수의 주사 배선과, 주사 배선과 교차하고, 각 화소 회로에 화상 신호 및 전원을 공급하기 위한 상호 평행하게 배치된 복수의 제1 및 제2 배선 SL1, SL2와, 제1 및 제2 배선에 화상 신호 및 전원을 공급하는 구동 회로(11)가, 글래스 기판(1) 상에 설치되고, 구동 회로는, 발광 소자(25)가 화상 신호에 따라 발광할 때에, 제1 및 제2 배선의 양방에 전원을 공급하는 회로 구성으로 한다.
배선, 전압 강하, 화질 불량, 구동 회로, 전원

Description

화상 표시 장치{IMAGE DISPLAY DEVICE}
도 1은 본 발명에 따른 화상 표시 장치의 제1 실시예의 구성을 도시하는 도면.
도 2는 도 1에 도시한 화소 회로의 구성도.
도 3은 도 1에 도시한 화소 회로의 구동 파형 및 내부 전압을 도시하는 도면.
도 4는 본 발명의 제1 실시예의 구동 회로와 주사 회로가 발생하는 파형을 도시하는 도면.
도 5는 제1 및 제2 실시예의 배선 SL1, SL2의 전압 강하와, 화소 회로 내의 노드 a의 전압과 TFT(21)의 Vgs(#1) ～ Vgs(#n)를 도시하는 도면.
도 6은 제1 실시예의 글래스 기판 상에 형성된 화소 회로의 제1 레이아웃을 도시하는 도면.
도 7은 도 6에 도시한 A-A'선을 따라 자른 부분의 단면도.
도 8은 제1 실시예의 글래스 기판 상에 형성된 화소 회로의 제2 레이아웃을 도시하는 도면.
도 9는 본 발명에 따른 화상 표시 장치의 제2 실시예의 구성을 도시하는 도면.
도 10은 제2 실시예의 드라이버 IC와 주사 회로가 발생하는 파형 및 신호의 파형을 도시하는 도면.
도 11은 제2 실시예의 글래스 기판 상에 형성된 화소 회로의 레이아웃을 도시하는 도면.
도 12는 제1 및 제2 실시예 중 어느 하나를 적용한 TV 또는 영상 모니터의 구조를 도시하는 도면.
도 13은 EL 소자를 사용한 종래의 화상 표시 장치의 구성을 도시하는 도면.
도 14는 종래예의 화상 표시 장치의 전원선과 신호선의 전압과, 화소 회로 내의 노드 a의 전압과 TFT(21)의 Vgs(#1) ～ Vgs(#n)를 도시하는 도면.
도 15는 전원선의 전압 강하에 의한 화질 불량(스미어)을 설명하기 위한 도면.
<도면의 주요 부분에 대한 부호의 설명>
1, 51, 91 : 글래스 기판
2, 52, 92 : 화상 표시 영역
3 : 구동 회로
4, 54, 94 : 주사 회로
5, 55, 95 : 화소 회로
6, 56, 96 : 리세트 신호선
7, 57, 97 : 점등 신호선
11, 53, 93 : 드라이버 IC
12 : 선택 스위치 회로
13, 14 : 인버터
15, 60, 98 : 전원 버스
21, 59 : P 채널 TFT
22, 23 : N 채널 TFT
24 : 캐패시터
25 : EL 소자
26 : 공통 전극
31, 31a, 31b, 32, 32a, 32b, 39 ～ 41 : 1층째의 금속막 배선
33, 34, 38, 47 : 2층째의 금속막 배선
35 ～ 37, 46 : 폴리실리콘막
42 : 컨택트홀
43 : 도전성 투명막
44 : 개구부
45 : 유기 EL층
58 : 배선
71 : 프레임
72 : 본 발명의 실시예의 화상 표시 장치
<특허 문헌1> 일본 특개2003-122301호 공보
본 발명은, 자발광형의 화상 표시 장치에 관한 것이다.
화소에 발광 소자를 사용한 화상 표시 장치로서, 일렉트로루미네센스(이하, EL이라고 함) 소자를 이용한 EL 디스플레이가 알려져 있다. 액티브 매트릭스형의 EL 디스플레이에서는, 신호나 전류를 전하는 배선을 매트릭스 형상으로 배선하고, 화소에는 EL 소자 외에, 능동 소자인 박막 트랜지스터(이하 TFT라고 함)로 형성한 화소 회로가 내장되어 있다. EL 소자의 발광 휘도의 제어는, EL 소자에 공급하는 전류를 제어함으로써 행해진다. 화소 회로가 전류를 제어하는 방법은, 예를 들면 특허 문헌 1에 개시되어 있다. 또한, 전류량에 비례하여 발광 휘도가 변화하는 EL 소자로서, 유기 EL 다이오드가 알려져 있다.
도 13은, EL 소자를 사용한 종래의 화상 표시 장치의 구성예이다. 글래스 기판(91)의 표면에는, 화상 표시 영역(92), 주사 회로(94)가 구성되어 있다. 화상 표시 영역(92)에는 매트릭스 형상으로 배열된 복수의 화소 회로(95), 복수의 리세트 신호선(96), 복수의 점등 신호선(97), 신호선 SL, 전원선 PL이 구성되어 있다. 리세트 신호선(96)은 1 행분의 화소 회로(95)의 리세트 신호 입력 r에, 점등 신호선(97)은 1 행분의 화소 회로(95)의 점등 신호 입력 i에 각각 접속되어 있다. 리세트 신호선(96) 및 점등 신호선(97)은, 주사 회로(94)의 출력 신호를, 1 행분의 화소 회로(95)에 전하는 기능을 한다. 신호선 SL은 1열분의 화소 회로(95)의 화상 신호 입력 S에, 전원선 PL은 1열분의 화소 회로(95)의 전원 입력 P에 각각 접속되어 있다.
글래스 기판(91) 상에는, 압착 기술에 의해 드라이버 IC(93)가 접착되어 있다. 드라이버 IC(93)는, 외부로부터 시리얼로 입력된 디지털 화상 신호를 전압 신호로 변환하여 출력 D(1) ～ D(x)에 출력하는 기능을 갖는다. 전원 버스(98)는 모든 전원선 PL에 접속되어, 외부로부터 입력되는 전원 전압 VDDex를 공급하고 있다. 주사 회로(94)는 TFT로 형성된 논리 회로로서, 모든 리세트 신호 배선(96) 및 점등 신호선(97)을 구동하는 기능을 갖는다.
화소 회로(95)의 구성은, 후술하는 본 발명의 실시예에서 사용하고 있는 화소 회로(5)와 동일하다. 화소 회로(5)의 상세한 구성과 동작의 설명은 실시예에서 설명하므로, 화소 회로(95)의 상세한 동작의 설명은 생략하고, 이하에 간단히 설명한다.
화소 회로(95)에의 기입 동작에 의해, 캐패시터(24)에는 신호 전압 Vdata와 TFT(21)의 임계값 전압의 절대값 Vth의 합의 전압(Vdata + Vth)이 기억된다. 화상을 표시할 때에는, 화소 회로의 화상 신호 입력 S를 일정하게, TFT(23)를 ON으로 한다. 그러면, TFT(21)의 게이트 - 소스 사이에는 (Vdata + Vth)의 전압이 발생하여, EL 소자(25)에 전류가 흐른다. EL 소자(25)에 흐르는 전류량은 화상 신호 전압 Vdata에 의해 제어되므로, 화소 회로(95)는 EL 소자(25)의 발광 휘도를 제어할 수 있다. 각 화소 회로(95)에 기입하는 화상 신호 전압 Vdata를 화상에 맞게 변화시킴으로써, 목적의 화상을 표시할 수 있다.
도 13에서, 화상을 표시하고 있을 때(점등 모드), 각 화소 회로(95) 내의 EL 소자(25)가 점등하기 때문에, 전원선 PL에는 큰 전류가 흐른다. 그렇게 하면 전원선 PL이 갖는 저항에 의해 전압 강하가 발생한다. 도 14에, 전원선 PL과 신호선 SL의 전압 강하와, 이들에 접속한 화소 회로(95) 내의 노드 a의 전압과 TFT(21)의 게이트 - 소스간 전압 Vgs(#1) ～ Vgs(#n)를 나타낸다. 횡축은 지면 세로 방향(y 방향), 종축은 전압을 나타내고 있다. 단, 도 14는, 설명을 알기 쉽게 하기 위해, Vdata가 모든 화소 회로에서 동일한 경우(일정한 밝기이고 또한 화상 표시 장치를 균일하게 빛나게 하는 경우)를 선택하여 도시하고 있다. 전원선 PL은 1열분의 화소 회로(95)의 전원 입력 P에 접속되어 있다. 그 때문에, EL 소자(25)가 발광하면, 전원선 PL에는 전압 강하 Vdrop가 발생한다. y 방향으로 진행됨에 따라, 전원선 PL의 전압은 강하하다. 한편, 신호선 SL은 1열분의 화소 회로(95)의 화상 신호 입력 S에 접속되어 있다.
신호선 SL에는 전류가 흐르지 않으므로, 신호선 SL에는 전압 강하가 발생하지 않는다. 1행째의 화소 회로(95) 내의 TFT(21)의 게이트 - 소스간 전압은, Vgs(#1) = (VDDex) - (VDDex - Vdata - Vth) = Vth + Vdata 이다. 한편, n 행째의 화소 회로(95) 내의 TFT(21)의 게이트 - 소스간 전압은, Vgs(#n) = (VDDex - Vdrop) - (VDDex - Vdata - Vth) = Vth + Vdata - Vdrop 이다. 즉, y 방향으로 진행됨에 따라, TFT(21)의 게이트 - 소스간 전압의 절대값은 Vdrop만큼 낮게 된다. 따라서, y 방향으로 진행됨에 따라 EL 소자(25)에 흐르는 전류가 감소하므로, 화면 의 상하에서 밝기가 상이하여, 화질 불량으로 된다.
또한, 도 15에 도시한 바와 같이 화상 표시 영역(92)에 흰 백그라운드에 검은 직사각형 BK(편의상, 사선으로 나타냄)를 표시한 경우, 라인 K의 전원선에서의 전압 강하 Vdrop은, 라인 J의 전압 강하보다 작아지기 때문에, 영역 k는 영역 j보다도 밝게 발광한다. 그 때문에, 라인 q 및 라인 q'의 위치에 밝기의 불연속성이 발생한다. 이것이 관측자에게 관측되면, 스미어라고 불리는 화질 불량으로 된다. 특히, 화상 표시 장치가 대형화되면, 배선 저항이 길어지기 때문에, 이상의 화질 불량은 보다 현저히 관측된다.
따라서, 본 발명의 목적은, 이상과 같은 전원 배선의 전압 강하에 기인하는 화질 불량을 개선한 화상 표시 장치를 제공하는 것에 있다.
본 명세서에서 개시되는 발명 중 대표적인 것의 일례를 나타내면, 이하와 같다. 즉, 본 발명에 따른 화상 표시 장치는, 기판 상에, 발광 소자와 상기 발광 소자의 발광 강도를 제어하는 회로 소자로 구성된 복수의 화소 회로가 매트릭스 형상으로 배치된 화상 표시 장치로서, 상기 복수의 화소 회로의 동작을 제어하기 위한 주사 회로와, 상기 주사 회로의 신호를 상기 복수의 화소 회로에 전하기 위한 복수의 주사 배선과, 상기 주사 배선과 교차하고, 상기 복수의 화소 회로에 화상 신호 및 전원을 공급하기 위한 복수의 상호 평행하게 배치된 제1 배선 및 복수의 제2 배선과, 상기 제1 배선 및 상기 제2 배선에 화상 신호 및 전원을 공급하는 구동 회로를 구비하고, 상기 구동 회로는, 상기 발광 소자가 상기 화상 신호에 따라 발광할 때에, 상기 제1 배선과 상기 제2 배선의 양방에 전원이 공급되는 것을 특징으로 하는 것이다.
이하, 본 발명에 따른 화상 표시 장치의 실시예에 대하여, 첨부 도면을 참조하면서 상세히 설명한다.
<실시예>
도 1에 본 발명에 따른 화상 표시 장치의 제1 실시예의 구성을 도시한다. 글래스 기판(1)의 표면에는, 화상 표시 영역(2), 구동 회로(3), 주사 회로(4)가 구성되어 있다. 화상 표시 영역(2)에는 매트릭스 형상으로 배열된 복수의 화소 회로(5), 복수의 리세트 신호선(6), 복수의 점등 신호선(7), 복수의 배선 SL1, SL2가 구성되어 있다. 리세트 신호선(6)은 1 행분의 화소 회로(5)의 리세트 신호 입력 r에, 점등 신호선(7)은 1 행분의 화소 회로(5)의 점등 신호 입력 i에 각각 접속되어 있다. 리세트 신호선(6) 및 점등 신호선(7)은, 주사 회로(4)의 출력 신호를, 1 행분의 화소 회로(5)에 전하는 기능을 한다. 배선 SL1, SL2는, 1열분의 화소 회로(5)의 화상 신호 입력 S 및 전원 입력 P에 접속되어 있다.
단, 홀수행(#1, #3, …)의 화소 회로(5)에서는 화상 신호 입력 S는 배선 SL1에, 전원 입력 P는 배선 SL2에 접속되고, 짝수행(#2, #4, …)의 화소 회로(5)에서는 화상 신호 입력 S는 배선 SL2에, 전원 입력 P는 배선 SL1에 접속되어 있다. 화소 회로(5)의 개수가 2 열 × 3 행 = 6개, 리세트 신호선과 점등 신호선의 개수가 3개, 배선 SL1, SL2의 개수가 2개인 이유는, 단순히 설명하기 쉽게 하기 위해서이다. 예를 들면, 화면의 해상도가 컬러 VGA(Video Graphics Array)인 경우, 화소 회로(5)의 열수는 1920열, 행수는 480행이고, 리세트 신호선과 점등 신호선의 개수는 480개, 배선 SL1, SL2의 개수는 각 1920개로 된다.
구동 회로(3)는, 글래스 기판(1) 상에 압착 기술에 의해 접착된 드라이버 IC(11), 선택 스위치 회로(12), 인버터(13, 14), 전원 버스(15)로 구성되어 있다. 선택 스위치 회로(12)와 인버터(13, 14)는 TFT로 형성되어 있다. 드라이버 IC(11)는, 외부로부터 시리얼로 입력된 디지털 화상 신호를 전압 신호로 변환하여 출력 D(1) ～ D(x)에 출력하는 기능을 갖는다. 전원 버스(15)에는, 외부로부터 전원 전압 VDDex가 공급되어 있다. 선택 스위치 회로(12)는, 드라이버 IC(11)의 출력 전압 신호와, 전원 버스(15)의 전원 전압 VDDex를 선택하는 기능을 갖는다. 인버터(13, 14)는, 외부로부터 입력되는 선택 스위치 회로(12)의 전환 신호 SS1 및 SS2를 논리 반전하는 기능을 갖는다. 주사 회로(4)는 TFT로 형성된 논리 회로로서, 모든 리세트 신호 배선(6) 및 점등 신호선(7)을 구동하는 기능을 갖는다.
화소 회로(5)는, P 채널 TFT(21), N 채널 TFT(22, 23), 캐패시터(24), EL 소자(25)로 구성되어 있다. 화소 회로(5)는, 화상 신호 입력 S, 전원 입력 P, 리세트 신호 입력 r, 점등 신호 입력 i, 및 공통 전극(26)을 통하여 외부의 회로와 접속되어 있다. 홀수행의 화소 회로(5)에서는, 화상 신호 입력 S 및 전원 입력 P는 SL1과 SL2에 각각 접속되어 있다. 짝수행의 화소 회로(5)에서는, 화상 신호 입력 S 및 전원 입력 P는 SL2와 SL1에 각각 접속되어 있다. 리세트 신호 입력 r은 리세트 신호선(6)에 접속되어 있다. 점등 신호 입력 i는 점등 신호선(7)에 접속되어 있다. 모든 화소 회로(5)의 공통 전극(26)은 상호 접속되고, 또한 외부의 접지 전 위에 접속되어 있다.
도 2에 화소 회로(5)의 회로도, 도 3에 화소 회로(5)의 구동 파형 및 화소 회로(5)의 내부 전압을 도시한다. 1 프레임(1FRM) 기간에서, 구동 파형은 기입 모드(WRT)와 점등 모드(ILMI)의 2개의 모드로 구성되어 있다. 기입 모드에서는, 소정의 화소 회로(5)에 데이터가 기입되는 "기입 시간 T"가 존재한다. 기입 시간 T에서는, 소정의 화소 회로(5)에 기입하는 화상 신호 전압 Vdata가 신호 입력 S에 공급된다. 또한, 화상 신호 전압 Vdata는, 전원 전압 VDD를 기준으로 하기 때문에, 신호 입력 S에 공급되는 전압은 VDD + Vdata로 된다. 화상 신호 전압 Vdata의 공급과 동기하여 리세트 신호 입력 r에 펄스가 공급된다. 또한, 리세트 펄스의 상승 부근에서, 리세트 펄스보다 짧은 폭을 가진 펄스가 점등 신호 입력 i에 공급된다. 전원 입력 P에는, 기입 시간 T에서, 전원 전압 VDD가 공급되어 있다. 점등 모드에서는, 점등 신호 입력 i만을 하이(H) 레벨로 한다. 또한, 신호 입력 S와 전원 입력 P에는, 전원 전압 VDD가 공급되고 있다. 이상의 구동 신호에 의해 화소 회로(5)는 다음과 같은 동작을 한다.
기입 시간 T의 시작에서는, 리세트 신호 입력 r이 하이(H) 레벨, 점등 신호 입력 i도 하이 레벨이므로, TFT(22, 23)가 온(ON)으로 되어, TFT(21, 23)를 통하여 EL 소자(25)에 전류가 흐른다.
이 때, TFT(21)의 드레인 d - 소스 s 사이에 전류가 흐르기 때문에, TFT(21)의 게이트 g - 소스 s간 전압의 절대값 Vgs는 Vth보다 높은 전압으로 된다. 여기서, Vth는 TFT(21)의 임계값 전압의 절대값을 나타내고 있다. 노드 a가 TFT(21)의 게이트 g에 접속하고 있기 때문에, 노드 a의 전압 Va는, VDD - Vth보다 낮은 전압으로 된다.
계속해서, 점등 신호 입력 i가 로우(L) 레벨로 되면, TFT(23)가 오프(OFF)로 되기 때문에, 노드 a와 EL 소자(25)가 전기적으로 분리된다. 노드 a의 전압은 TFT(21)를 통하여 전원 입력 P로부터 양의 전하가 공급되어 상승하지만, 그것에 수반하여, TFT(21)의 게이트 g - 소스 s간 전압의 절대값 Vgs가 감소한다. 이윽고, Vgs = Vth로 된 지점에서 TFT(21)의 드레인 d - 소스 s간에 전류가 거의 흐르지 않게 되어, 노드 a의 전압은 VDD - Vth로 안정된다. 이 때, 캐패시터(24) 좌측의 전극에는 신호 전압 VDD + Vdata, 우측의 전극에는 노드 a의 전압 VDD - Vth가 인가되므로, 캐패시터(24)의 전극간에는 Vdata + Vth의 전압이 발생한다.
기입 시간 T가 종료되면, 리세트 신호 입력 r이 로우 레벨로 되므로, 캐패시터(24)의 우측의 전극은 노드 a와 전기적으로 분리되어, 캐패시터(24)의 전극간 전압 Vdata + Vth는 보존된다.
다음으로, 점등 모드 ILMI에서는, 리세트 신호 입력 r이 로우 레벨로 되어 있으므로, TFT(22)는 OFF이고, 캐패시터(24)는 기입 모드 WRT에서 인가된 전압 Vdata + Vth를 유지하고 있다. 이 때, 캐패시터(24)는 기입 시간 T에서 인가된 전압 Vdata + Vth를 유지하고 있으므로, 노드 a는 VDD - Vdata - Vth의 전압으로 되어 있다. TFT(21)의 소스 s의 전압은 전원 전압 VDD, 게이트 g의 전압은 노드 a의 전압과 동일하기 때문에, 게이트 g - 소스 s간 전압의 절대값 Vgs = (VDD) - (VDD - Vdata - Vth) = Vth + Vdata로 된다. 점등 신호 입력 i가 하이 레벨로 되어 있 기때문에, TFT(23)는 ON이고, TFT(21)의 게이트 - 소스간 전압 Vgs에 따라 EL 소자(25)에 전류 iLED가 흐르는 것으로 된다. 화상 신호 전압 Vdata = 0V에서 Vgs = Vth로 되고, 전류 iLED = 0으로 되고, Vdata를 0V보다 높게 하면 전류 iLED를 균일하게 증가시킬 수 있다. 따라서 화소 회로(5)는, 화상 신호 전압 Vdata에 의해, EL 소자(25)에 흐르는 전류량을 제어하고, EL 소자(25)의 발광 휘도를 제어할 수 있다.
이상과 같이 화소 회로(5)를 제어하기 위해, 본 실시예의 구동 회로(3)와 주사 회로(4)는, 도 4에 도시하는 파형을 발생한다. 기입 모드 WRT에서, 드라이버 IC(11)의 출력 D(1) ～ D(x)는 화상 신호 전압 Vdata를 발생한다. T1 ～ Tn은 각 행의 화소 회로(5)에서의 기입 시간 T이고, T1 ～ Tn에 동기하여 출력 D(1) ～ D(x)은 화상 신호 전압 Vdata를 발생한다. 선택 스위치 회로(12)의 전환 신호선 SS1은 짝수행에 있는 화소 회로의 기입 시간(T2, T4, …)에서 하이 레벨로 되고, 절환 신호선 SS2는 홀수행에 있는 화소 회로의 기입 시간(T1, T3, …)에서 하이 레벨로 된다. 이것에 의해, 홀수행에 있는 화소 회로(5)의 기입 시간에서는, 배선 SL1에는 드라이버 IC로부터의 화상 신호 전압 Vdata가 공급되고, 배선 SL2에는 전원 전압 VDDex가 공급된다. 짝수행에 있는 화소 회로 기입 시간에서는, 배선 SL1에는 전원 전압 VDDex가, 배선 SL2에는 화상 신호 전압 Vdata가 공급된다.
주사 회로(4)의 출력 R(1) ～ R(n)과 I(1) ～ R(n)은, 대응하는 행의 기입 시간 T1 ～ Tn에서 각각 펄스를 발생한다. 이것에 의해, 각 행의 화소 회로(5)는, 대응하는 기입 기간 T1 ～ Tn에서, 전압 Vdata + Vth를 캐패시터(24)에 기입한다.
점등 모드 ILMI에서, 절환 신호선 SS1과 SS2는 로우 레벨(L)로, 주사 회로(4)의 출력 I(1) ～ I(n)는 하이 레벨(H)로 한다. 그러면, 배선 SL1과 SL2의 양방에 외부의 전원 전압 VDDex가 공급되고, 모든 화소 회로(5)의 전원 입력 P에 전류가 공급된다. 모든 화소 회로(5) 내의 TFT(23)는 온 상태이기 때문에, 모든 화소 회로(5)는 각 화소 회로(5)의 캐패시터(24)가 기억하고 있는 전압에 따라 EL 소자(25)의 발광 휘도를 제어한다. 따라서, 본 실시예의 화상 표시 장치는 드라이버 IC(11)가 출력한 화상 신호 전압에 대응시킨 화상을 표시한다.
화상을 표시하고 있을 때(점등 모드), 각 화소 회로(5) 내의 EL 소자(25)가 점등하기 때문에, 도 1의 배선 SL1 및 배선 SL2에는 큰 전류가 흐른다. 그렇게 하면 배선 SL1, SL2가 갖는 저항에 의해 전압 강하가 발생한다. 도 5에 배선 SL1의 전압 강하와, 배선 SL1, SL2에 접속된 화소 회로(5) 내의 노드 a의 전압과 TFT(21)의 게이트 - 소스간 전압 Vgs(#1) ～ Vgs(#n)를 나타낸다. 횡축은 도 1의 지면 세로 방향(y 방향), 종축은 전압을 나타내고 있다. 단, 도 5는, 설명을 알기 쉽게 하기 위해, Vdata가 모든 화소 회로에서 동일한 경우(일정한 밝기이고 또한 화상 표시 장치를 균일하게 빛나게 하는 경우)를 선택하여 도시하고 있다. 또한, 배선 SL2의 전압 강하는 배선 SL1과 동일한 정도로 되므로, 도 5에서는 배선 SL1만을 나타내고 있다.
배선 SL1은 짝수행의 화소 회로(5)의 전원 입력 P, 배선 SL2는 홀수행의 화소 회로(5)의 전원 입력 P에 접속하고 있다. 그 때문에, 통상의 영상을 표시한 경우, 배선 SL1과 SL2에는, 1열분의 EL 소자(25)를 발광하는 데 필요한 전류가, 거의 절반씩 흐른다. 따라서, 하나의 배선에 전류를 흘리고 있던 경우에 비하여 전압 강하 Vdrop가 경감된다. 또한, 배선 SL1과 SL2의 전압 강하 Vdrop은 동일한 정도 발생하여, 배선 SL1과 SL2의 전압은 y 방향의 위치가 동일하면 배선 SL1과 SL2의 전압은 동등하게 된다. 이 때문에, 화소 회로(5)의 전원 입력 P와 신호 입력 S의 전압은 동일한 전압, VDD = VDDex - Vdrop으로 된다. 이 때, TFT(21)의 게이트 - 소스간 전압의 절대값은, Vgs = (VDDex - Vdrop) - (VDDex - Vdrop - Vdata - Vth) = Vth + Vdata로 되어, 전압 강하 Vdrop에 영향받지 않게 된다.
따라서, 배선의 전압 강하에 영향을 받지 않고 EL 소자(25)에 흐르는 전류를 제어하고, EL 소자(25)의 발광 휘도를 제어할 수 있다. EL 소자의 발광 휘도가 배선에서의 전압 강하의 영향을 받지 않기 때문에, 도 15에 도시한 바와 같은 스미어 등의 화질 불량이 발생하기 어렵게 된다.
도 6에, 글래스 기판(1) 상에 형성된 화소 회로(5)의 제1 레이아웃도를 도시한다. 배선 SL1과 SL2는, 1층째의 금속막 배선(31, 32)으로 형성된다. 점등 신호 배선(7) 및 리세트 신호선(6)은, 2층째의 금속막 배선(33, 34)으로 형성된다. TFT(21)는 폴리실리콘막(35)과 2층째의 금속막 배선(38), TFT(22)는 폴리실리콘막(36)과 2층째의 금속막 배선(34), TFT(23)는 폴리실리콘막(37)과 2층째의 금속막 배선(33)의 오버랩부에 형성된다. 캐패시터(24)는 2층째의 금속 배선막(38)과 1층째의 금속 배선막(31 및 32)과의 오버랩부에 형성된다. 금속 배선층(39 ～ 41)은 서로 다른 층간을 접속하기 위한 배선이다. 복수의 컨택트홀(42)은 오버랩한 이층(異層)간을 접속하고 있다. 도전성 투명막(43) 상에는, 유기 EL 층이 성막되고, 개구부(44)를 피복하는 영역에서 전기적으로 접속하고 있다. 유기 EL 발광층 상에는 3층째의 금속막이 모든 화소 회로를 피복하는 영역에 증착되고, 공통 전극(26)을 형성하고 있다. 홀수행의 화소 회로(5)와 짝수행의 화소 회로(5)에서는 좌우대칭으로 레이아웃되어 있기 때문에, 홀수행의 화소 회로(5)에서는, 화상 신호 입력 S 및 전원 입력 P는 배선 SL1과 SL2에 각각 접속하고 있다. 또한, 짝수행의 화소 회로(5)에서는, 화상 신호 입력 S 및 전원 입력 P는 배선 SL2와 SL1에 각각 접속하고 있다.
도 6에서의 A-A'선을 따라 자른 부분의 단면 구조를 도 7에 도시한다. 글래스 기판(1) 상에 절연막(101)이 형성되어 있다. 그 위에는 폴리실리콘막(37)이 형성되어 있다. 그 위에 절연막(102)을 사이에 끼우고, 2층째의 금속 배선막(33, 34)이 형성되어 있다. 그 위에 절연막(103)을 사이에 끼우고, 1층째의 금속 배선막(39, 41)이 형성되어 있다. 그 위에 절연막(104)을 사이에 끼우고 도전성 투명막(43)이 형성되어 있다. 그 위에, 절연막(105)이 형성되어 있다. 절연막(105)의 개구부가 개구부(44)로 되고, 그 근변에 유기 EL 층(45)이 증착되어 있다. 또한, 그 위에 3층째의 금속 배선막이 증착되어, 공통 전극(26)으로 되어 있다. 컨택트홀(42)에서는, 절연막에 구멍이 형성되어, 금속 배선막이나 도전성 투명막이 컨택트하고 있다. 개구부(44)를 통하여 도전성 투명막(43)과 공통 전극(26) 사이에 전류가 흐르면, 유기 EL 층(45)은 발광한다. 발광은 글래스 기판(1)을 통하여 지면 하측 방향으로부터 관측할 수 있다. 또한, 도 7에서는 전자 수송층이나 정공 수송층 등 발광 특성에 관한 층은 유기 EL 층(45)에 통합되어 기술하고 있는 것으로 한 다.
도 8에, 글래스 기판(1) 상에 형성된 화소 회로(5)의 제2 레이아웃도를 도시한다. 1층째의 금속막 배선(39, 40, 41), 2층째의 금속막 배선(33, 34, 38), 폴리실리콘막(35, 36, 37), 컨택트홀(42), 도전성 투명막(43), 개구부(44), 유기 EL 발광층, 3층째의 금속막의 구성은, 도 6과 동일하다. 배선 SL1은 1층째의 금속막 배선(31a, 31b) 및 2층째의 금속막 배선(31c)으로 형성되고, 배선 SL2는 1층째의 금속막 배선(32a, 32b) 및 2층째의 금속막 배선(32c)으로 형성되고, 배선 SL1과 SL2는 화소 회로의 사이에서 배선이 상호 교차하는 구성, 즉 트위스트 페어 구조로 되어 있다. 제2 레이아웃에서는, 홀수행의 화소 회로와 짝수행 화소 회로의 레이아웃을 동일하게 할 수 있는 이점이 있다.
<제2 실시예>
도 9에, 본 발명에 따른 화상 표시 장치의 제2 실시예의 구성을 도시한다. 글래스 기판(51)의 표면에는, 화상 표시 영역(52), 주사 회로(54)가 구성되어 있다. 화상 표시 영역(52)에는 매트릭스 형상으로 배열된 복수의 화소 회로(55), 복수의 리세트 신호선(56), 복수의 점등 신호선(57), 배선 SL1, SL2가 구성되어 있다. 리세트 신호선(56)은 1 행분의 화소 회로(55)의 리세트 신호 입력 r에, 점등 신호선(57)은 1행분의 화소 회로(55)의 점등 신호 입력 i에 각각 접속되어 있다. 리세트 신호선(56) 및 점등 신호선(57)은, 주사 회로(54)의 출력 신호를, 1 행분의 화소 회로(55)에 전하는 기능을 한다. 배선 SL1은 1열분의 화소 회로(55)의 화상 신호 입력 S에, 배선 SL2는 1열분의 화소 회로(55)의 전원 입력 P에 각각 접속되어 있다. 화소 회로(55)의 개수가 2열 × 3행 = 6개, 리세트 신호선과 점등 신호선의 개수가 3개, 배선 SL1, SL2의 개수가 2개인 이유는, 단순히 설명하기 쉽게 하기 위해서이다. 예를 들면 화면의 해상도가 컬러 VGA인 경우, 화소 회로(55)의 열수는 1920열, 행수는 480행이고, 리세트 신호선(56)과 점등 신호선(57)의 개수는 480개, 배선 SL1, SL2의 개수는 각 1920개로 된다. 글래스 기판(51) 상에는, 압착 기술에 의해 드라이버 IC(53)가 접착되어 있다. 드라이버 IC(53)는, 외부로부터 시리얼로 입력된 디지털 화상 신호를 전압 신호로 변환하여 출력 D(1) ～ D(x)에 출력하는 기능을 갖는다.
전원 버스(60)는 모든 배선 SL2에 접속되어, 외부로부터 입력되는 전원 전압 VDDex를 배선 SL2에 공급하고 있다. 주사 회로(54)는 TFT로 형성된 논리 회로로서, 모든 리세트 신호 배선(56) 및 점등 신호선(57)을 구동하는 기능을 갖는다. 화소 회로(55) 사이에 복수의 P 채널 TFT(59)가 배치되어 있다. TFT(59)의 드레인과 소스는 각각 배선 SL1과 배선 SL2에 접속되어 있다. 모든 TFT(59)의 게이트는 신호선(58)에 접속되어, 외부로부터 입력되는 신호 ILM을 모든 TFT(59)의 게이트 전극에 전하는 기능을 갖는다.
화소 회로(55)의 회로 구성은 도 2와 동일하고, 제1 실시예에 기재한 화소 회로(5)와 동일하다. 그 때문에, 화소 회로(55)의 구동 파형 및 내부 전압은 도 3에 도시한 대로이며, 제1 실시예에 도시한 화소 회로(5)와 동일하다.
화소 회로(55)를 제어하기 위해, 본 실시예의 드라이버 IC(53)와 주사 회로(54)는 도 10에 도시하는 파형을 발생한다. 또한, 배선(58)에는 도 10에 도시하는 신호 ILM이 공급된다. 기입 모드 WRT에서, 드라이버 IC(11)의 출력 D(1) ～ D(x)는 화상 신호 전압 Vdata를 발생하여, 각각 복수의 배선 SL1에 공급된다. T1 ～ Tn은 각 행의 화소 회로(5)에서의 기입 시간 T이고, T1 ～ Tn에 동기하여 출력 D(1) ～ D(x)는 화상 신호 전압 Vdata를 발생한다. 주사 회로(54)의 출력 R(1) ～R(n)과 I(1) ～ R(n)은, 대응하는 행의 기입 시간 T1 ～ Tn에서 각각 펄스를 발생한다. 이것에 의해, 각 행의 화소 회로(55)는, 대응하는 기입 기간 T1 ～ Tn에서, 전압 Vdata + Vth를 캐패시터(24)에 기입한다. 신호 ILM은 하이(H) 레벨이므로, TFT(59)는 OFF이고, 배선 SL1과 SL2는 전기적으로 분리되어 있다. 점등 모드 ILMI 에서, 주사 회로의 출력 I(1) ～ I(n)를 하이 레벨로 하고, 신호 ILM을 로우(L) 레벨로 한다. 모든 화소 회로(55)의 TFT(23)는 ON이기 때문에, 모든 화소 회로(55)는 각 화소 회로의 캐패시터(24)가 기억하고 있는 전압에 따라 EL 소자(25)의 발광 휘도를 제어한다. 또한, TFT(59)는 ON이기 때문에, 배선 SL1과 SL2는 TFT(59)가 접속되는 부분마다 전기적으로 접속된 상태로 되어, 배선 SL1과 SL2의 양방을 통하여 EL 소자(25)에 전류가 공급된다.
화상을 표시하고 있을 때(점등 모드), 각 화소 회로(55) 내의 EL 소자(25)가 점등하기 때문에, 도 9의 배선 SL1 및 배선 SL2에는 큰 전류가 흐른다. 그렇게 하면 배선 SL1, SL2가 갖는 저항에 의해 전압 강하가 발생하여, 제1 실시예와 동일하게 Vdata가 모든 화소 회로(55)에서 동일한 경우로 하면, 도 5와 마찬가지의 특성을 얻을 수 있다. 배선 SL1과 배선 SL2의 전압 강하와, 이들에 접속된 화소 회로(55) 내의 노드 a의 전압과 TFT(21)의 게이트 - 소스간 전압 Vgs도 제1 실시예와 마찬가지의 특성이다.
배선 SL2는 화소 회로(55)의 전원 입력 P에 접속되어 있기 때문에, 배선 SL2에는 EL 소자(25)를 점등하기 위한 전류가 흐른다. 전술된 바와 같이, 점등 모드 ILMI에서는 TFT(59)에 의해 배선 SL1과 SL2는 전기적으로 접속되어 있기 때문에, 배선 SL1에도 거의 동량의 전류가 흐른다. 즉, 배선 SL1과 SL2에는, 1열분의 EL 소자(25)를 발광하는 데 필요한 전류가, 전류가 거의 절반씩 흐른다. 따라서, 종래예와 같이 하나의 배선에 전류를 흘리고 있던 경우에 비하여 전압 강하 Vdrop은 경감된다. 또한, 배선 SL1과 SL2의 전압 강하는 동일한 정도 발생하고, 배선 SL1과 SL2의 전압은 y 방향(도 9의 지면 세로 방향)의 위치가 동일하다면 배선 SL1과 SL2의 전압은 동일하지 않다. 이 때문에, 화소 회로(55)의 전원 입력 P와 신호 입력 S의 전압은 동일한 전압, VDD = VDDex - Vdrop으로 된다. 이 때, TFT(21)의 게이트 - 소스간 전압의 절대값은 Vgs = (VDDex - Vdrop) - (VDDex - Vdrop - Vdata - Vth) = Vth + Vdata로 되어, 전압 강하 Vdrop에 영향을 받지 않게 된다. 따라서, 본 실시예의 구성에서도 배선의 전압 강하에 영향을 받지 않고 EL 소자(25)에 흐르는 전류를 제어하고, EL 소자(25)의 발광 휘도를 제어할 수 있다.
따라서, EL 소자의 발광 휘도가 배선에서의 전압 강하의 영향을 받지 않기 때문에, 도 15에 도시한 바와 같은 스미어 등의 화질 불량이 발생하기 어렵게 된다.
도 11에, 글래스 기판(51) 상에 형성된 화소 회로(55)의 레이아웃도를 도시한다. 1층째의 금속막 배선(39, 40, 41), 2층째의 금속막 배선(33, 34, 38), 폴리 실리콘막(35, 36, 37), 컨택트홀(42), 도전성 투명막(43), 개구부(44), 유기 EL 발광층, 3층째의 금속막의 구성은, 제1 실시예의 도 6과 동일하다. 배선 SL1은 1층째의 금속막 배선(31)으로 형성되고, 배선 SL2는 1층째의 금속막 배선(32)으로 형성되어 있다. 배선(58)은 2층째의 금속막 배선(47)으로 형성되고, 배선 SL1과 SL2를 접속하는 TFT(59)는, 폴리실리콘막(46)과 2층째의 금속막 배선(47)의 오버랩부에 형성되어 있다.
도 12는, 제1 실시예 및 제2 실시예 중 어느 하나를 적용한 TV 또는 영상 모니터의 구조를 도시하고 있다. 프레임(71) 내부에 제1 및 제2 실시예에서 기재한 임의의 구성의 화상 표시 장치(72)가 탑재되어 있다. 도 12의 TV 또는 영상 모니터는, 배선의 전압 강하에 기인한 스미어 등의 화질 불량이 발생하기 어렵기 때문에, 양호한 TV 영상이나 PC 화면을 표시할 수 있다. 도 12의 화상 표시 장치가 대형인 경우, 배선 저항이 커지기 때문에 전압 강하가 커진다. 그러나, 종래예와 같이 EL 소자의 발광 휘도가 배선의 전압 강하의 영향을 받기 어렵기 때문에, 대형의 TV나 영상 모니터에서는, 본 발명의 구성은 특히 효과적이다.
본 발명에 따르면, EL 소자의 발광 휘도가 전원 배선의 전압 강하의 영향을 받지 않기 때문에, 스미어 등의 화질 불량이 발생하기 어렵게 된다. 또한, 본 발명을 적용한 TV나 모니터는 양호한 화상을 표시할 수 있다. 특히 배선의 전압 강하가 커지는 대형 TV나 대형 모니터에 대하여 효과적이다.

Claims (13)

  1. 기판 상에, 발광 소자와 상기 발광 소자의 발광 강도를 제어하는 회로 소자로 구성된 복수의 화소 회로가 매트릭스 형상으로 배치된 화상 표시 장치로서,
    상기 복수의 화소 회로의 동작을 제어하기 위한 주사 회로와,
    상기 주사 회로의 신호를 상기 복수의 화소 회로에 전하기 위한 복수의 주사 배선과,
    상기 주사 배선과 교차하고, 상기 복수의 화소 회로에 화상 신호 및 전원을 공급하기 위한 상호 평행하게 배치된 복수의 제1 배선 및 복수의 제2 배선과,
    상기 제1 배선 및 상기 제2 배선에 화상 신호 및 전원을 공급하는 구동 회로
    를 구비하고,
    상기 발광 소자가 상기 화상 신호에 따라 발광할 때에, 상기 구동 회로에 의해 상기 제1 배선과 상기 제2 배선의 양방에 전원이 공급되고,
    1열분의 상기 화소 회로의 일부에는 상기 제1 배선을 통하여 전원이 공급되고,
    상기 1열분의 상기 화소 회로의 나머지에는 상기 제2 배선을 통하여 전원이 공급되는 구성인 것을 특징으로 하는 화상 표시 장치.
  2. 기판 상에, 발광 소자와 상기 발광 소자의 발광 강도를 제어하는 회로 소자로 구성된 복수의 화소 회로가 매트릭스 형상으로 배치된 화상 표시 장치로서,
    상기 복수의 화소 회로의 동작을 제어하기 위한 주사 회로와,
    상기 주사 회로의 신호를 상기 복수의 화소 회로에 전하기 위한 복수의 주사 배선과,
    상기 주사 배선과 교차하고, 상기 복수의 화소 회로에 화상 신호 및 전원을 공급하기 위한 상호 평행하게 배치된 복수의 제1 배선 및 복수의 제2 배선과,
    상기 제1 배선 및 상기 제2 배선에 화상 신호 및 전원을 공급하는 구동 회로
    를 구비하고,
    상기 발광 소자가 상기 화상 신호에 따라 발광할 때에, 상기 구동 회로에 의해 상기 제1 배선과 상기 제2 배선의 양방에 전원이 공급되고,
    1열분의 상기 화소 회로 중 홀수행째의 화소 회로에는 상기 제1 배선을 통하여 전원이 공급되고,
    상기 1열분의 화소 회로 중 짝수행째의 화소 회로에는 상기 제2 배선을 통하여 전원이 공급되는 구성인 것을 특징으로 하는 화상 표시 장치.
  3. 기판 상에, 발광 소자와 상기 발광 소자의 발광 강도를 제어하는 회로 소자로 구성된 복수의 화소 회로가 매트릭스 형상으로 배치된 화상 표시 장치로서,
    상기 복수의 화소 회로의 동작을 제어하기 위한 주사 회로와,
    상기 주사 회로의 신호를 상기 복수의 화소 회로에 전하기 위한 복수의 주사 배선과,
    상기 주사 배선과 교차하고, 상기 복수의 화소 회로에 화상 신호 및 전원을 공급하기 위한 상호 평행하게 배치된 복수의 제1 배선 및 복수의 제2 배선과,
    상기 제1 배선 및 상기 제2 배선에 화상 신호 및 전원을 공급하는 구동 회로
    를 구비하고,
    상기 발광 소자가 상기 화상 신호에 따라 발광할 때에, 상기 구동 회로에 의해 상기 제1 배선과 상기 제2 배선의 양방에 전원이 공급되고,
    상기 화소 회로는 화상 신호 전압을 기억하기 위한 캐패시터를 구비하고,
    1열분의 상기 화소 회로의 일부의 화소 회로에서는 상기 캐패시터의 한 쪽의 전극이 상기 제2 배선에 접속되며,
    상기 1열분의 화소 회로 중 나머지 화소 회로에서는 상기 캐패시터의 한 쪽의 전극이 상기 제1 배선에 접속되어 있는 것을 특징으로 하는 화상 표시 장치.
  4. 기판 상에, 발광 소자와 상기 발광 소자의 발광 강도를 제어하는 회로 소자로 구성된 복수의 화소 회로가 매트릭스 형상으로 배치된 화상 표시 장치로서,
    상기 복수의 화소 회로의 동작을 제어하기 위한 주사 회로와,
    상기 주사 회로의 신호를 상기 복수의 화소 회로에 전하기 위한 복수의 주사 배선과,
    상기 주사 배선과 교차하고, 상기 복수의 화소 회로에 화상 신호 및 전원을 공급하기 위한 상호 평행하게 배치된 복수의 제1 배선 및 복수의 제2 배선과,
    상기 제1 배선 및 상기 제2 배선에 화상 신호 및 전원을 공급하는 구동 회로
    를 구비하고,
    상기 발광 소자가 상기 화상 신호에 따라 발광할 때에, 상기 구동 회로에 의해 상기 제1 배선과 상기 제2 배선의 양방에 전원이 공급되고,
    상기 화소 회로는 상기 발광 소자에 흐르는 전류를 제어하기 위한 박막 트랜지스터를 구비하고,
    1열분의 화소 회로 중 일부 화소 회로에서는 상기 박막 트랜지스터의 소스 전극이 상기 제1 배선에 접속되고,
    상기 1열분의 화소 회로 중 나머지 화소 회로에서는 상기 박막 트랜지스터의 소스 전극이 상기 제2 배선에 접속되어 있는 것을 특징으로 하는 화상 표시 장치.
  5. 제1항에 있어서,
    상기 구동 회로는, 전원과 화상 신호를 선택하고, 상기 제1 배선 및 상기 제2 배선에 공급하기 위한 선택 스위치 회로를 구비하고 있는 것을 특징으로 하는 화상 표시 장치.
  6. 제1항에 있어서,
    상기 제1 배선과 상기 제2 배선은 트위스트 페어 구조로 형성되어 있는 것을 특징으로 하는 화상 표시 장치.
  7. 제1항에 있어서,
    상기 화소 회로의 능동 소자는 박막 트랜지스터를 이용하여 형성되어 있는 것을 특징으로 하는 화상 표시 장치.
  8. 기판 상에, 발광 소자와 상기 발광 소자의 발광 강도를 제어하는 회로 소자로 구성된 복수의 화소 회로가 매트릭스 형상으로 배치된 화상 표시 장치로서,
    상기 복수의 화소 회로의 동작을 제어하기 위한 주사 회로와,
    상기 주사 회로의 신호를 상기 복수의 화소 회로에 전하기 위한 복수의 주사 배선과,
    상기 주사 배선과 교차하고, 상기 복수의 화소 회로에 화상 신호 및 전원을 공급하기 위한 상호 평행하게 배치된 복수의 제1 배선 및 복수의 제2 배선과,
    상기 제1 배선 및 상기 제2 배선에 화상 신호 및 전원을 공급하는 구동 회로와,
    상기 복수의 화소 회로의 사이에 배치되고, 상기 제1 배선과 상기 제2 배선의 사이를 접속하는 복수의 스위치 회로
    를 구비하고,
    상기 화소 회로는 신호 전압을 기억하기 위한 캐패시터와,
    상기 발광 소자에 흐르는 전류를 제어하기 위한 박막 트랜지스터를 구비하고,
    상기 캐패시터의 한 쪽의 전극이 상기 제1 배선에 접속되고,
    상기 박막 트랜지스터의 소스 전극이 상기 제2 배선에 접속되어 있는 것을 특징으로 하는 화상 표시 장치.
  9. 제8항에 있어서,
    상기 발광 소자가 상기 화상 신호에 따라 발광할 때에, 상기 스위치 회로가 온 상태로 되는 것을 특징으로 하는 화상 표시 장치.
  10. 제8항에 있어서,
    상기 스위치 회로는 하나의 박막 트랜지스터로 형성되고, 상기 박막 트랜지스터의 드레인 전극과 소스 전극이 각각 상기 제1 배선과 상기 제2 배선에 접속되어 있는 것을 특징으로 하는 화상 표시 장치.
  11. 제8항에 있어서,
    상기 화소 회로의 능동 소자는 박막 트랜지스터를 이용하여 형성되어 있는 것을 특징으로 하는 화상 표시 장치.
  12. 삭제
  13. 삭제
KR1020050094168A 2004-10-08 2005-10-07 화상 표시 장치 KR101195667B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2004-00295637 2004-10-08
JP2004295637A JP4846998B2 (ja) 2004-10-08 2004-10-08 画像表示装置

Publications (2)

Publication Number Publication Date
KR20060052087A KR20060052087A (ko) 2006-05-19
KR101195667B1 true KR101195667B1 (ko) 2012-10-30

Family

ID=36144763

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050094168A KR101195667B1 (ko) 2004-10-08 2005-10-07 화상 표시 장치

Country Status (5)

Country Link
US (1) US7652647B2 (ko)
JP (1) JP4846998B2 (ko)
KR (1) KR101195667B1 (ko)
CN (1) CN100407271C (ko)
TW (1) TW200614119A (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8681077B2 (en) * 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
JP4256888B2 (ja) 2006-10-13 2009-04-22 株式会社 日立ディスプレイズ 表示装置
TWI386887B (zh) * 2007-08-31 2013-02-21 Tpo Displays Corp 顯示裝置及電子系統
JP2009069421A (ja) * 2007-09-12 2009-04-02 Hitachi Displays Ltd 表示装置
JP2010060601A (ja) * 2008-09-01 2010-03-18 Sony Corp 画像表示装置及び画像表示装置の駆動方法
JP5329327B2 (ja) * 2009-07-17 2013-10-30 株式会社ジャパンディスプレイ 画像表示装置
JPWO2011108310A1 (ja) * 2010-03-02 2013-06-24 キヤノン株式会社 立体映像制御装置（３Ｄｉｍａｇｅｃｏｎｔｒｏｌａｐｐａｒａｔｕｓ）及び方法
KR101758297B1 (ko) * 2010-06-04 2017-07-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 전자 기기
CN103383835B (zh) * 2013-07-02 2015-09-09 京东方科技集团股份有限公司 一种像素电路、显示面板及显示装置
JP2015125366A (ja) * 2013-12-27 2015-07-06 株式会社ジャパンディスプレイ 表示装置
KR102157894B1 (ko) 2014-03-11 2020-09-22 삼성디스플레이 주식회사 액정표시패널
KR102330412B1 (ko) * 2014-04-25 2021-11-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 전자 부품, 및 전자 기기
WO2017094461A1 (ja) * 2015-12-01 2017-06-08 シャープ株式会社 画像形成素子
US11984070B2 (en) * 2019-12-13 2024-05-14 Beijing Boe Technology Development Co., Ltd. Display substrate and display device

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002049354A (ja) * 2000-05-08 2002-02-15 Semiconductor Energy Lab Co Ltd 自発光装置およびそれを用いた電気器具

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100204794B1 (ko) * 1996-12-28 1999-06-15 구본준 박막트랜지스터 액정표시장치
US6229508B1 (en) * 1997-09-29 2001-05-08 Sarnoff Corporation Active matrix light emitting diode pixel structure and concomitant method
JP4380954B2 (ja) * 2001-09-28 2009-12-09 三洋電機株式会社 アクティブマトリクス型表示装置
JP3899886B2 (ja) * 2001-10-10 2007-03-28 株式会社日立製作所 画像表示装置
JP2003330422A (ja) * 2002-05-17 2003-11-19 Hitachi Ltd 画像表示装置
JP4566528B2 (ja) * 2002-12-05 2010-10-20 シャープ株式会社 表示装置
JP2004341144A (ja) * 2003-05-15 2004-12-02 Hitachi Ltd 画像表示装置
JP2005148248A (ja) * 2003-11-13 2005-06-09 Tohoku Pioneer Corp 自発光表示装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002049354A (ja) * 2000-05-08 2002-02-15 Semiconductor Energy Lab Co Ltd 自発光装置およびそれを用いた電気器具

Also Published As

Publication number Publication date
CN1760961A (zh) 2006-04-19
TW200614119A (en) 2006-05-01
US20060077195A1 (en) 2006-04-13
JP4846998B2 (ja) 2011-12-28
KR20060052087A (ko) 2006-05-19
JP2006106522A (ja) 2006-04-20
TWI307489B (ko) 2009-03-11
CN100407271C (zh) 2008-07-30
US7652647B2 (en) 2010-01-26

Similar Documents

Publication Publication Date Title
KR101195667B1 (ko) 화상 표시 장치
JP3772889B2 (ja) 電気光学装置およびその駆動装置
US7982694B2 (en) Display apparatus and drive control method
US8344975B2 (en) EL display device with voltage variation reduction transistor
TWI431591B (zh) 影像顯示裝置
US10720102B2 (en) Driving method for display device
WO2011125105A1 (ja) 有機ｅｌ表示装置及びその制御方法
CN110047437B (zh) 一种像素电路、显示面板和显示面板的驱动方法
JP2010266848A (ja) Ｅｌ表示装置及びその駆動方法
KR101842721B1 (ko) 표시장치
US10810939B2 (en) Display device
JP6999382B2 (ja) 表示装置
US20160232843A1 (en) Display device
US20060262050A1 (en) Electroluminescent display device and data line drive circuit
US8207957B2 (en) Current controlled electroluminescent display device
JP2006091923A (ja) 電気光学装置および電子機器
JP2016057359A (ja) 表示装置、及びその駆動方法
US20110310137A1 (en) Image Display Device
US11270639B2 (en) Pixel circuit and display device
KR20150005922A (ko) 전기 광학 장치 및 그 구동 방법
JP5359073B2 (ja) 表示装置
JP2005181975A (ja) 画素回路、電気光学装置および電子機器
KR102045346B1 (ko) 표시패널 및 이를 포함하는 유기전계 발광표시장치
CN115731857A (zh) 显示面板和包含该显示面板的显示装置
KR20210083946A (ko) 발광표시장치 및 이의 구동방법

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150918

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160921

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170919

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20181001

Year of fee payment: 7