CN104617032A - 形成层间互连线结构的方法 - Google Patents
形成层间互连线结构的方法 Download PDFInfo
- Publication number
- CN104617032A CN104617032A CN201310542067.3A CN201310542067A CN104617032A CN 104617032 A CN104617032 A CN 104617032A CN 201310542067 A CN201310542067 A CN 201310542067A CN 104617032 A CN104617032 A CN 104617032A
- Authority
- CN
- China
- Prior art keywords
- dielectric layer
- interlayer dielectric
- substrate
- conductive layer
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
一种形成层间互连线结构的方法,包括:提供衬底;通过气溶胶喷射工艺在所述衬底上形成层间介质层;通过聚焦离子束处理,对层间介质层的部分区域进行掺杂,在所述层间介质层中形成间隔排列的掺杂区域;去除所述掺杂区域,以在所述层间介质层中形成露出衬底的开孔;在所述开孔中形成导电层。本发明的技术方案具有以下优点:通过聚焦离子束处理以形成所述介质区域和掺杂区域,省去了在所述掺杂区域上覆盖光刻胶的步骤,相应的,也就不存在蚀刻光刻胶的工艺,减少了对污染物的排放;同时,省去了蚀刻形成及层间介质层以形成开孔的步骤,也相应的避免了对半导体器件造成损伤。
Description
技术领域
本发明涉及半导体制造领域,具体涉及一种形成层间互连线结构的方法。
背景技术
半导体制造的后段工艺(BEOL)会形成金属互连线结构。但是,随着半导体技术的演进,半导体的特征尺寸逐步减小,相邻的金属互连线之间的距离变得越来越小,形成介质层后对介质层进行蚀刻的工艺难度增加。
参见图1为现有的制作层间互连线结构的流程图,包括:
步骤1,在衬底上形成介质层;
步骤2,在所述介质层上覆盖光刻胶;
步骤3,图形化所述光刻胶以暴露出部分介质层;
步骤4,蚀刻暴露出的介质层,以形成开孔;
步骤5,去除光刻胶;
步骤6,在所述介质层以及开孔沉积金属层;
步骤7,在所述金属层上覆盖光刻胶;
步骤8,图形化所述光刻胶以暴露出部分金属层;
步骤9,蚀刻暴露出的金属层,以形成金属导电插塞;
步骤10,去除光刻胶。
现有技术需要重复上述步骤,以形成层间互连线结构。上述步骤不仅繁杂,降低制造效率,且在对介质层进行蚀刻的步骤(步骤4)以及对金属层的蚀刻步骤(步骤9)中,容易产生等离子体损伤(Plasma Induced Damage,PID);且在步骤9的刻蚀步骤也容易对金属层中需要保留的部分造成腐蚀,严重影响半导体器件的性能。
另外,在步骤4以及步骤9中,对所述介质层或者金属层进行蚀刻,还有容易对下方衬底半导体器件的栅氧层造成损伤,影响栅氧层的完整性(GateOxide Integrity,GOI)。
因此,如何形成较为理想的层间互连线结构,成为本领域技术人员亟待解决的问题。
发明内容
本发明解决的问题是通过提供一种形成层间互连线结构的方法,以形成理想的层间互连线结构。
为解决上述问题,本发明提供一种形成层间互连线结构的方法,包括:
提供衬底;
通过气溶胶喷射工艺在所述衬底上形成层间介质层;
通过聚焦离子束处理,对层间介质层的部分区域进行掺杂,在所述层间介质层中形成间隔排列的掺杂区域;
去除所述掺杂区域,以在所述层间介质层中形成露出衬底的开孔;
在所述开孔中形成导电层。
可选的,在通过聚焦离子束形成介质区域和掺杂区域的步骤之前,还包括以下分步骤:
对所述衬底进行平坦化处理。
可选的,采用化学机械研磨的方式平坦化所述衬底。
可选的,通过聚焦离子束处理对层间介质层的部分区域进行掺杂的步骤包括:
通过所述聚焦离子束对所述层间介质层进行离子注入,在所述层间介质层中形成间隔排列的掺杂区域。
可选的,所述层间介质层为二氧化硅层或者氮化硅层。
可选的,对所述层间介质层进行离子注入的步骤包括:采用硼离子、砷离子或者磷离子对所述层间介质层进行离子注入。
可选的,在去除所述掺杂区域的步骤中,采用湿法蚀刻去除所述掺杂区域。
可选的,在形成导电层的步骤中,所述导电层采用铝作为材料。
可选的,在形成导电层的步骤中,采用激光直接成型的方法形成所导电层。
可选的,形成导电层包括以下分步骤:
通过激光照射所述开孔;
采用电镀的方法在所述开孔中形成所述导电层。
此外,本发明还提供一种形成层间互连线结构的方法,包括:
提供衬底;
通过聚焦离子束处理,在所述衬底表面形成层间介质层以及位于所述层间介质层中的导电层。
可选的,在进行聚焦离子束处理的步骤之前,对所述衬底进行平坦化处理。
可选的,所述层间介质层的材料为二氧化硅或者氮化硅。
可选的,所述导电层的材料为铝。
与现有技术相比,本发明的技术方案具有以下优点:
通过聚焦离子束处理以形成所述掺杂区域,省去了在所述掺杂区域上覆盖光刻胶的步骤,相应的,也就不存在蚀刻光刻胶的工艺,减少了对污染物的排放;同时,省去了蚀刻形成及层间介质层以形成开孔的步骤,也相应的避免了对半导体器件造成损伤。
进一步,湿法蚀刻具有较强的可是选择性,能够较为完全的去除所述掺杂区域,同时减小对周围的层间介质层的影响。
进一步,采用激光直接成型的方法形成所述导电层,能够缩短所述导电层的制作时间。
附图说明
图1是现有技术中形成形成层间互连线结构的方法的流程图。
图2是本发明形成层间互连线结构的方法在第一实施例的流程图。
图3至图7是图2中各个步骤的层间互连线结构的示意图。
图8是本发明形成层间互连线结构的方法在第二实施例中层间互连线结构的示意图。
具体实施方式
特征尺寸的减小使层间互连线结构的形成方法难度增加,部分工艺容易造成器件的损伤,从而难以形成理想的层间互连线结构。
3D打印技术能采用层层堆积(layer-by-layer)的方法形成物体结构,对于一些具有沟槽、空隙的结构,3D打印无需切割便可形成所需要的结构。基于3D打印技术能形成较为理想的层间互连线结构。
参见图2为本发明一种形成层间互连线结构的方法在一实施例的流程图,包括:
步骤S1,提供衬底;
步骤S2,通过气溶胶喷射工艺,在所述衬底上形成层间介质层;
步骤S3,进行聚焦离子束处理,对所述层间介质层进行掺杂,在所述层间介质层中形成间隔排列的掺杂区域
步骤S4,去除所述掺杂区域,以在所述层间介质层中形成开孔,并使所述开孔暴露出一部分衬底;
步骤S5,采用激光直接成型的方法在所述开孔中形成导电层。
通过上述步骤直接在衬底上形成上述掺杂区,并进行聚焦离子束处理,以选择性地去除所述掺杂区以形成上述开孔。相对于现有技术,无需覆盖光刻胶,在一定程度上提高了制作效率,同时也能够尽量减小因刻蚀而产生等离子体损伤或者对栅氧层的完整性造成影响。
另外,可直接在所述开孔中形成导电层,相对于现有技术,无需进行金属的图形化以及刻蚀步骤,避免了金属被腐蚀情况的发生。
为使本发明的上述目的、特征和优点能够更为明显易懂,下面结合附图对本发明的具体实施例做详细的说明。
参见图3,执行步骤S1,提供衬底100。所述衬底100可以是硅、锗、硅锗衬底,还可以是绝缘体上硅。此外,所述衬底100中还可以形成有半导体器件。
此步骤为本领域常用技术手段,本发明在此不作赘述,另外本发明对本步骤S1也不做任何限制。
另外,在本实施例中,在执行步骤S1之后,执行步骤S2之前,还包括以下步骤:
对所述衬底100进行化学机械研磨处理,以获得平坦的衬底100表面,为后续步骤提供制作条件。但是本发明对此不作任何限制。
参见图4,执行步骤S2,通过气溶胶喷射(Aerosol Jet)工艺,在所述衬底100上形成层间介质层110。
在采用3D打印技术中的气溶胶喷射工艺形成层间介质层110时,可以采用层层堆叠(layer by layer)的方式,这样的好处在于,所述层层堆叠的方式具有较好的灵活度,可以直接形成符合设计规格的、不同厚度的层间介质层110。此外,相对于现有的沉积的方式,气溶胶喷射方式的制作效率也更高。
所述层间介质层110用于作为层间互连线结构的隔离层。
另外,气溶胶喷射系统能够在较低的温度下形成本实施例的层间介质层110,相对于现有技术,所需温度更低,节约成本的同时也更加易于实施。
需要说明的是,所述层间介质层110采用非金属作为材料,但是,本发明对层间介质层110的材料不做限定,可以采用二氧化硅、氮化硅或者其它硅的氧化物等非金属材料。
参见图5,执行步骤S3,进行聚焦离子束(Focused Ion Beam,FIB)处理,对所述层间介质层110进行掺杂,以在所述层间介质层110中形成间隔排列的掺杂区域111;
采用聚焦离子束进行掺杂无需掩模,可直接在所述层间介质层110中形成掺杂区域111,相对于现有技术,省去了形成掩模(光刻胶)以及后续的图形化所述掩模的步骤,减小了发生等离子体损伤的几率,同时也提高了制作效率。另外,也减小了污染物的排放。
在本实施例中,掺杂的离子可以采用硼离子。但是,需要说明的是,本步骤旨在通过掺杂离子以形成与所述层间介质层110性质不同的掺杂区域111,以便于在后续的刻蚀步骤中选择性的去除,所以,本发明对采用何种离子进行掺杂不作任何限定,可根据不同的实际情况,采用其他离子(如磷离子或者砷离子等)进行所述离子掺杂。
所述掺杂区域111与后续形成的开孔的尺寸、形状和位置相对应,实际工艺中可以通过调节聚焦离子束的尺寸、形状和位置来实现对掺杂区域111的尺寸、形状和位置的控制。
参见图6,执行步骤S4,去除所述掺杂区域111,以在层间介质层110中形成多个相间隔的开孔112,并使所述开孔112露出一部分衬底100;
层间介质层110被掺杂之后的材料与未掺杂的层间介质层110的材料性能具有一定的差异。在本实施例中,采用选择性湿法蚀刻去除所述掺杂区域111,选择性湿法蚀刻可以对掺杂区域111的去除速率远大于对层间介质层110的去除速率,因而,能够较好地去除所述掺杂区域111,同时尽量避免对所述层间介质层110以及衬底100产生影响。
参见图7,执行步骤S5,采用激光直接成型(Laser Direct Structuring,LDS)的方法在所述开孔112中形成导电层113。
本实施例激光直接成型的具体工艺与现有技术相同在此不再赘述。
相对于现有的形成金属层、蚀刻金属层的制作方法,本实施例采用LDS开孔形成导电层113,无需任何蚀刻,不仅节省了工艺步骤,还防止所述导电层113因蚀刻造成腐蚀的情况,同时还在一定程度上避免了蚀刻过程对下方半导体部件造成损伤(如蚀刻容易影响到衬底100中栅氧层的完整性等)。
在本实施例中,所述导电层113采用铝作为材料。但是,本发明对此不作任何限制,还可以采用其它金属材料形成所述导电层113。
在本实施例中,形成导电层113包括以下分步骤:
步骤S51,通过激光照射所述开孔112;
开孔112的内壁以及开孔112的底部经过激光照射后被活化,所述活化后的内壁更加容易附着金属,有利于在后续分步骤中形成所述导电层113。
步骤S52,采用电镀的方法在所述开孔112中形成所述导电层113。
这样的好处在于,相对于现有技术,本发明能够更为快速的形成所述导电层113,有利于提升整个制作流程的效率。
需要说明的是,本实施例对激光直接成型中的各项参数不作任何限定,而是根据实际情况进行调整。
此外,本发明还提供另一种形成层间互连线结构的方法,参见图8,包括:
提供衬底200,所述衬底200中形成有半导体器件;
进行聚焦离子束处理,在所述衬底200表面形成相间排列的层间介质层210以及位于层间介质层210中的导电层213。
在本实施例中,所述层间介质层210采用二氧化硅作为材料。但是本发明对此不作限定,还可以采用其它材料(如氮化硅)形成所述层间介质层210。
所述导电层213采用铝作为材料,但是本发明对此不做限定,还可以采用其它金属(如铜)作为所述导电层213的材料。
在本实施例中,利用了聚焦离子束处理的精确定位,采用选择性材料蒸镀(Selective Deposition)的方式,直接在所述衬底200上进行氧化层(在本实施例中指层间介质层210)的沉积或金属(在本实施例中指导电层213)的沉积,以直接在指定的区域分别形成所述层间介质层210以及位于层间介质层210中的导电层213和介质区域210。
这样的好处在于,相对于现有技术来说,无需形对金属或者氧化层进行图形化处理,极大地节省了制作流程,同时也避免了现有的制作流程中因蚀刻等步骤对半导体器件造成的损伤、金属腐蚀或者栅氧层的损伤。
虽然本发明披露如上,但本发明并非限定于此。任何本领域技术人员,在不脱离本发明的精神和范围内,均可作各种更动与修改,因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (14)
1.一种形成层间互连线结构的方法,其特征在于,包括:
提供衬底;
通过气溶胶喷射工艺在所述衬底上形成层间介质层;
通过聚焦离子束处理,对层间介质层的部分区域进行掺杂,在所述层间介质层中形成间隔排列的掺杂区域;
去除所述掺杂区域,以在所述层间介质层中形成露出衬底的开孔;
在所述开孔中形成导电层。
2.如权利要求1所述的方法,其特征在于,在通过聚焦离子束形成介质区域和掺杂区域的步骤之前,还包括以下分步骤:
对所述衬底进行平坦化处理。
3.如权利要求2所述的方法,其特征在于,采用化学机械研磨的方式平坦化所述衬底。
4.如权利要求1所述的方法,其特征在于,通过聚焦离子束处理对层间介质层的部分区域进行掺杂的步骤包括:
通过所述聚焦离子束对所述层间介质层进行离子注入,在所述层间介质层中形成间隔排列的掺杂区域。
5.如权利要求4所述的方法,其特征在于,所述层间介质层为二氧化硅层或者氮化硅层。
6.如权利要求4所述的方法,其特征在于,对所述层间介质层进行离子注入的步骤包括:采用硼离子、砷离子或者磷离子对所述层间介质层进行离子注入。
7.如权利要求1所述的方法,其特征在于,在去除所述掺杂区域的步骤中,采用湿法蚀刻去除所述掺杂区域。
8.如权利要求1所述的方法,其特征在于,在形成导电层的步骤中,所述导电层采用铝作为材料。
9.如权利要求1所述的方法,其特征在于,在形成导电层的步骤中,采用激光直接成型的方法形成所导电层。
10.如权利要求9所述的方法,其特征在于,形成导电层包括以下分步骤:
通过激光照射所述开孔;
采用电镀的方法在所述开孔中形成所述导电层。
11.一种形成层间互连线结构的方法,其特征在于,包括:
提供衬底;
通过聚焦离子束处理,在所述衬底表面形成层间介质层以及位于所述层间介质层中的导电层。
12.如权利要求11所述的方法,其特征在于,在进行聚焦离子束处理的步骤之前,对所述衬底进行平坦化处理。
13.如权利要求11所述的方法,其特征在于,所述层间介质层的材料为二氧化硅或者氮化硅。
14.如权利要求11所述的方法,其特征在于,所述导电层的材料为铝。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310542067.3A CN104617032B (zh) | 2013-11-05 | 2013-11-05 | 形成层间互连线结构的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310542067.3A CN104617032B (zh) | 2013-11-05 | 2013-11-05 | 形成层间互连线结构的方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104617032A true CN104617032A (zh) | 2015-05-13 |
CN104617032B CN104617032B (zh) | 2019-09-27 |
Family
ID=53151422
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201310542067.3A Active CN104617032B (zh) | 2013-11-05 | 2013-11-05 | 形成层间互连线结构的方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN104617032B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108028227A (zh) * | 2015-07-02 | 2018-05-11 | 亮锐控股有限公司 | 表面安装器件及附接这种器件的方法 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5580419A (en) * | 1994-03-23 | 1996-12-03 | Trw Inc. | Process of making semiconductor device using focused ion beam for resistless in situ etching, deposition, and nucleation |
CN1385889A (zh) * | 2001-05-14 | 2002-12-18 | 世界先进积体电路股份有限公司 | 下埋式微细金属连线的制造方法 |
CN1961416A (zh) * | 2004-05-06 | 2007-05-09 | 微米技术有限公司 | 用于半导体结构的电连接的形成方法 |
CN1979773A (zh) * | 2005-11-30 | 2007-06-13 | 中国科学院半导体研究所 | 半导体硅衬底上氧化铝介电薄膜硅离子注入腐蚀方法 |
CN102376560A (zh) * | 2010-08-12 | 2012-03-14 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的制作方法 |
CN103050395A (zh) * | 2012-12-18 | 2013-04-17 | 深圳深爱半导体股份有限公司 | 半导体器件场氧化层的腐蚀方法 |
-
2013
- 2013-11-05 CN CN201310542067.3A patent/CN104617032B/zh active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5580419A (en) * | 1994-03-23 | 1996-12-03 | Trw Inc. | Process of making semiconductor device using focused ion beam for resistless in situ etching, deposition, and nucleation |
CN1385889A (zh) * | 2001-05-14 | 2002-12-18 | 世界先进积体电路股份有限公司 | 下埋式微细金属连线的制造方法 |
CN1961416A (zh) * | 2004-05-06 | 2007-05-09 | 微米技术有限公司 | 用于半导体结构的电连接的形成方法 |
CN1979773A (zh) * | 2005-11-30 | 2007-06-13 | 中国科学院半导体研究所 | 半导体硅衬底上氧化铝介电薄膜硅离子注入腐蚀方法 |
CN102376560A (zh) * | 2010-08-12 | 2012-03-14 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的制作方法 |
CN103050395A (zh) * | 2012-12-18 | 2013-04-17 | 深圳深爱半导体股份有限公司 | 半导体器件场氧化层的腐蚀方法 |
Non-Patent Citations (1)
Title |
---|
H .D.WANZENBOECK, A. LUGSTEIN, H. LANGFISCHER等: "ION BEAM INDUCED DEPOSITION OF DIELECTRIC NANOSTRUCTURES", 《EIGHTH INTERNATIONAL CONFERENCE ON DIELECTRIC MATERIALS》 * |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108028227A (zh) * | 2015-07-02 | 2018-05-11 | 亮锐控股有限公司 | 表面安装器件及附接这种器件的方法 |
CN108028227B (zh) * | 2015-07-02 | 2021-11-30 | 亮锐控股有限公司 | 表面安装器件及附接这种器件的方法 |
Also Published As
Publication number | Publication date |
---|---|
CN104617032B (zh) | 2019-09-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101992569B1 (ko) | 반복적인 셀프얼라인 패터닝 | |
TWI648782B (zh) | 處理基板的方法與形成三維裝置的方法 | |
US8404580B2 (en) | Methods for fabricating semiconductor devices | |
US20120264286A1 (en) | Methods of manufacturing semiconductor devices | |
CN102315158A (zh) | 形成半导体器件的接触孔的方法 | |
CN104900495A (zh) | 自对准双重图形化方法及鳍式场效应晶体管的制作方法 | |
JP5347342B2 (ja) | 半導体装置の製造方法 | |
CN103515300A (zh) | 金属互连工艺中形成空气间隙的制造方法 | |
US9493345B2 (en) | Method for manufacturing slanted copper nanorods | |
CN104009069B (zh) | 器件和用于制造器件的方法 | |
CN103377928B (zh) | 半导体结构的形成方法、晶体管的形成方法 | |
CN104617032A (zh) | 形成层间互连线结构的方法 | |
CN105006447A (zh) | 半导体器件的制造方法 | |
CN113178449A (zh) | 用于双重图案化工艺的临界尺寸控制 | |
CN104253041A (zh) | 非穿通型绝缘栅双极晶体管的制造方法 | |
US11018218B2 (en) | Narrow gap device with parallel releasing structure | |
CN107507769A (zh) | 一种刻蚀方法 | |
CN105374680A (zh) | 半导体结构的形成方法 | |
CN103811406A (zh) | 改善sonos器件自对准接触孔漏电的方法 | |
CN103377942A (zh) | 半导体结构的形成方法、晶体管的形成方法 | |
JP5754452B2 (ja) | 半導体装置の製造方法 | |
US8927425B1 (en) | Self-aligned patterning technique for semiconductor device features | |
CN103367145A (zh) | 一种沟槽型vdmos器件及其制造方法 | |
US8658498B1 (en) | Single mask spacer technique for semiconductor device features | |
CN104078410B (zh) | 自对准浅槽隔离的形成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |