CN104603929A - 用于制造目的在于随后的分离的结构的工艺 - Google Patents

用于制造目的在于随后的分离的结构的工艺 Download PDF

Info

Publication number
CN104603929A
CN104603929A CN201380046058.3A CN201380046058A CN104603929A CN 104603929 A CN104603929 A CN 104603929A CN 201380046058 A CN201380046058 A CN 201380046058A CN 104603929 A CN104603929 A CN 104603929A
Authority
CN
China
Prior art keywords
interface
substrate
separation
substrates
separating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201380046058.3A
Other languages
English (en)
Other versions
CN104603929B (zh
Inventor
D·朗德吕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Publication of CN104603929A publication Critical patent/CN104603929A/zh
Application granted granted Critical
Publication of CN104603929B publication Critical patent/CN104603929B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49815—Disassembling
    • Y10T29/49822—Disassembling by applying force

Abstract

本发明涉及一种用于通过组合至少两个衬底(S1，S2)制造一种结构的工艺(S)，这两个衬底中的至少一个衬底意在使用于电子、光学、光电及/或光伏应用，所述结构包含至少两个分离界面(I1，I2)与所述结构的主要面平行延伸，目的在于所述结构(S)沿着从所述界面中选择的一个界面(I1)分离，通过在所述衬底(S1，S2)之间插入刃(B)并且通过所述刃施加用于分开所述两个衬底的分离力，所述分离实施，其特征在于，其包含选择用于所述分离的界面(I1)的形成，使得所述界面比其它界面(I2)对应力腐蚀更敏感，也就是说，对所述分离力和能够破坏硅氧烷键(Si-O-Si)的液体出现在所述界面(I1)的共同作用更敏感。本发明也涉及一种用于分离一种结构(S)的工艺，该结构能够通过所述工艺获得。

Description

用于制造目的在于随后的分离的结构的工艺
技术领域
本发明涉及一种工艺，该工艺用于通过组合至少两个衬底制造一种结构，该两个衬底中至少一个衬底是意在用于电子、光学、光电及/或光伏应用，该结构的目的在于衬底随后沿着预定的分离界面分离。
背景技术
这种结构的一个特别的例子是可分离结构，其中分离界面是通过分子粘附力结合的实施所沿的界面。
表述“分子粘附力结合”意为，利用粘附力(主要是范德华力)，并且不使用粘合层，通过两个衬底的表面的紧密接触而结合。
不希望受限于此，然而可以认为可分离结构主要可以使用在四种不同的用途：
a)机械加固物的结合：为了防止在某些制造步骤中损坏或破坏弱衬底或薄层，可能需要在弱衬底或薄层上结合机械加固物，然后当加固物的存在不再需要时，能够去除这种机械加固物。
b)矫正不良结合：为了提高制造工艺的盈利率并且防止例如不良结合衬底的报废，分离能够使开始时没有正确结合的两个衬底分离，然后在清洁后再次结合。
c)临时的保护：在某些存储或运输衬底的步骤中，特别是在塑料盒中，为了避免任何污染的风险，临时地保护衬底的表面是有益的，特别是那些准备随后用于电子部件的制造的衬底。一种简单地解决方案包括结合两个衬底使得其待保护表面分别地互相结合，然后在其最后使用时分离这两个衬底。
d)层的双重转移：这包括在作用层和第一支持衬底(可选地由贵重材料制备)之间制造可逆的结合界面，然后通过分离所述可逆的结合界面，将作用层转移至第二最终衬底。
然而，在需要沿着非结合界面的界面，分离由两个组合的衬底形成的结构的情况下也可以应用。
例如，这种界面可以是在第一材料和第二材料之间的界面，两种材料可以已经通过增加第二材料至第一材料而相互结合，例如通过沉积、外延等等。
一种变形是，这种界面可以是例如形成在材料内并且由气泡、夹杂物等等的存在标记的弱区域。
沿着非结合界面的界面的分离可以特别地应用于将层从第一衬底转移至第二衬底。
所述待转移的层可以因此不通过结合至第一衬底形成，而是，例如可以通过外延或沉积在所述衬底形成，或者，可选地，可以是较厚层的一部分，其中其通过一层弱化该较厚层的气泡划定。
无关设想中的应用，有必要没有损坏、划伤或污染两个衬底的分别位于分离界面两边的表面，并且不破坏这两个衬底地，实施这种分离。
根据各种应用，这两个“待分离衬底”可以是两层一个衬底和相同的衬底或两层两个不同的衬底。
而且，待分离的结构的两个衬底的尺寸越大，或者他们的结合能越高，分离的实施越困难，特别是要没有损坏地实施时。
此外，从Maszara关于两个衬底之间的结合能的测量的研究我们知道(参见W.P Maszara,G.Goetz,A.Caviglia和J.B.McKitterick的文章：J.Appl Phys.64,(1988),4943)通过在两个衬底之间，在其结合界面引入薄刃，能够测量两个衬底之间的结合能。
Maszara确定了下述关系：
L = 3 Et 3 d 2 32 γ 4
其中d代表在两个结合的衬底之间插入的刃的厚度，t代表两个结合的衬底的每个的厚度，E代表沿着分离轴的杨氏模量，γ代表结合能，以及L代表在平衡中两个衬底之间的裂缝的长度。
上述关系式源自两个衬底具有相同的尺寸的假设。
基于前述关系，能够通过测量L来确定结合能γ。
“结合”能的定义基于这样的假设：分离两个衬底所需要的能量，或界面的断裂能(其是通过使用刃的方法实际测量的能量)等价于所述衬底的结合能。
实际上，在衬底分离的过程中，一部分能量不是在界面自身的断裂中消耗，而是在例如在界面处发生的材料的变形的其它现象中消耗。
在本文的余下部分中，界面的断裂能将因此表示为了沿所述界面分离两个衬底或层而提供的能量。
在这些待分离的衬底或层具有足够的刚性而无法通过刃分离的情况下，能够通过在其斜面边缘充分地将他们相互分开以使它们分离，这具有造成分离波的效果。
这个波从其启动所在的衬底边缘的地方，沿着分离界面，穿过这些衬底的整个表面传播。
当该由两个衬底组成的结构只包含一个分离界面时，在两个衬底之间的刃的插入以及在衬底上的分离力通过所述刃的施加，将具有沿所述界面分离衬底的效果。
然而，结构包含多于一个分离界面的状况经常遇到。
图1示意性地显示了这样的情况，其中结构S从第一衬底S1和第二衬底S2形成，并且包含分别具有断裂能γ1，γ2的两个分离界面I1，I2。
例如，衬底S1和S2可以已经沿着界面I2结合，同时界面I1是在支持物上材料的外延的过程中形成的界面，所述材料和支持物共同形成衬底S1。
如果能量γ2低于能量γ1，当刃B插入两个衬底S1、S2之间时，分离将会优先沿着具有最低的断裂能的界面I2发生。
然而，所期望实施的分离并不必须是沿着这个界面。
事实上，可以选择沿着具有较高断裂能的界面进行分离。
然而，插入刃的方法不能影响分离启动所沿的界面。
此外已知，使用被称作应力腐蚀的现象加速衬底的分离。
应力腐蚀包括结合刃的分离力和在分离界面液体的施加。
应力腐蚀部分地受益于当至少一个衬底由硅制备并且当界面包含氧化硅时，无论是自然氧化层或例如为了形成结合层或绝缘层而有意形成的氧化层。
这是因为这种界面包含硅氧烷(Si-O-Si)键，其会由通过液体提供的水分子破坏。
界面的断裂能因此显著降低。
在由M.Alexe和U.编辑的书《Wafer Bonding:Applicationsand Technology》Springer,2004中的由J.Bagdahn和M.Petzold所著的名为“Debonding of Wafer-Bonded Interfaces for Handling and TransferApplications”的第14章中描述了这种应力腐蚀现象并且提议了各种应用。
特别地，该文献特别设想了用于生产微电子机械系统(MEMS)的转移工艺，其中绝缘体上硅类型(SOI)的衬底结合至具有腔的硅衬底，然后SOI沿着硅薄层和隐埋氧化层之间的界面分离。
应力腐蚀使得所述界面的断裂能能够减少，即使由于用于强化界面的热处理，该界面初始时具有高于其它界面的能量。
然而，在硅薄层和SOI的隐埋氧化层之间具有比SOI和硅衬底之间的界面的断裂能高的断裂能的情况下，作者并未解释他们如何成功地沿这个第一界面开始分离。
相应的，这意味着这种工艺的具体实施并不明确。
本发明的一个目标是能够通过利用应力腐蚀，但是通过控制在这些各个界面之间分离一定会沿着发生的界面，分离包含数个界面的结构。
因此本发明的一个目标是解决上述问题，并且通过组合至少两个衬底，提供一种用于制造一种结构的工艺，所述结构包含至少两个分离界面，使得由应力腐蚀辅助的分离的发生所沿的界面能够选择。
发明内容
根据本发明，提供用于通过组合至少两个衬底制造一种结构的工艺，这两个衬底中的至少一个衬底意在使用在电子、光学、光电及/或光伏应用，该结构包含至少两个分离界面与所述结构的主要面平行延伸，目的在于所述结构沿着从所述界面中选择的一个界面分离，通过在所述衬底之间插入刃，并且通过所述刃施加用于分开这两个衬底的分离力，所述分离实施，所述工艺的特征在于，其包含选择用于分离的界面的形成，使得选择的界面比其它界面对应力腐蚀更敏感，也就是说，对所述分离力和能够破坏硅氧烷键(Si-O-Si)的液体出现在所述界面的共同作用更敏感。
在本文中，术语“衬底”包括单层或多层衬底，其外围具有斜面，刃可以置于斜面以便为了分开两个结合的衬底。此外，一个衬底可以自身包含一个或多个界面。
在本文中分离界面定义为两个层之间的物理边界，分离波可以沿着该分离界面传播。
应当理解讨论中的两个层可以由两种不同的材料制备，所述材料能够通过任何类型的将一种材料引至另一种材料上的方式(特别是外延、沉积、粘合)结合，或者可以形成通过弱区域划分(特别地包含气泡、夹杂物等等)的厚层上的两部分。
根据一个实施方案，所述选择的界面形成在两种材料之间，其中至少一种材料是氧化硅。
然后其它形成所述选择的界面的材料可以选自氧化硅或硅，可选地由自然氧化物覆盖。
根据一个实施方案，所述至少一个其它界面形成在两种不包含硅氧键的材料之间。
优选为，所述材料是金属。
例如，所述至少一个其它界面是铜/铜界面或钛/钛界面。
本发明的另一个主题涉及一种用于分离一种结构的工艺，该结构能够通过上述工艺制造，所述工艺包含在所述衬底之间插入刃，以及通过所述刃施加用于分开该两个衬底的分离力，所述工艺的特征在于促进所述界面的应力腐蚀的液体施加至该选择的界面。
根据一个实施方案，所述至少一个其它分离界面比选择的界面对应力腐蚀更不敏感，并且在刃在衬底之间插入之前，使所述界面与促进应力腐蚀的液体相接触。
例如，在分离之前和分离的过程中，结构淹没在浴中或促进应力腐蚀的液体喷射至该结构上。
根据一个实施方案，所述至少一个其它分离界面具有比选择的界面更高的断裂能；那么该分离包含：
-第一阶段，通过在所述两个衬底之间插入所述刃启动分离，所述阶段在促进应力腐蚀的液体不存在的情况下实施，
-第二阶段，继续所述分离，在分离过程中，使选择的界面与促进应力腐蚀的液体相接触。
为了分离，结构可以部分地淹没在促进应力腐蚀的液体的浴中，刃插入在该结构的上表面区域。
在继续分离的阶段的过程中，促进应力腐蚀的液体可以喷射在两个分开的衬底之间的空间中。
优选地，促进应力腐蚀的液体选自去离子水、乙醇、水蒸气、氨水和联氨。
附图说明
本发明的其它特征和优点将会从随后的细节描述显现，参考附图，其中：
-图1是包含两个组合的衬底并且具有两个分离界面的结构的截面图；
-图2A和图2B显示了结构沿界面的分离的两个步骤；
-图3显示了一个实施方案，其中待分离的结构部分地淹没在促进应力腐蚀的液体的浴中；
-图4显示了一个实施方案，其中促进应力腐蚀的液体喷射在分开的衬底之间的空间中；
-图5A和图5B显示了用于实施根据本发明的一个示例性实施方案的分离工艺的步骤。
具体实施方式
结构的制造
回到图1，通过图示，我们可以认为需要随后分离的结构包含两个分离界面I1和I2。
界面I1是期望在随后分离所述结构所沿的界面。
在该结构制造的过程中，确保界面I1对应力腐蚀是敏感的。
这种效果通过在界面I1的两侧的材料的选择获得，该材料促进应力腐蚀。
更特别地，在界面I1的两侧所选择的材料产生硅氧烷键，其能够在用于分离衬底S1和衬底S2的分离力的作用下由液体破坏。
包含这种硅氧烷键的界面是这样的界面，其特别地包含：二氧化硅(SiO2)，无论是自然的或有意形成在支持物上(通过沉积、氧化等等)；硅，当其由亲水性化学键组合；及/或硅氮氧化物。
只要在所述材料间存在硅氧烷键，在界面I1的两侧的材料可以是相同的或不同的。
用于产生包含硅氧烷键的界面存在非常多的方式，特别地包括粘合、氧化层沉积、硅的氧化、硅的氧等离子体处理、或者氧的注入工艺。
因此，界面I1可以是结合界面，也就是说，两种材料在其中一个衬底的制造过程中或者结构的制造过程中，沿着该界面通过分子粘附力结合。
例如，界面I1可以通过结合两层硅形成，每层硅由自然氧化层覆盖，通过该自然氧化层它们相接触。
一种变形是，界面I1可以通过结合一层可选地由自然氧化层覆盖的硅，和一层氧化硅形成。
可选地，界面I1可以通过不是结合的技术形成。
例如，界面I1可以通过弱化一层包含硅氧烷键的材料形成，例如通过离子注入或激光辐照。
此外，确保在结构的制造过程中，界面I2对应力腐蚀是不敏感的(或者总之所述界面比选择用于分离的界面I1对应力腐蚀更不敏感)，或者界面I2比界面I1具有更高的断裂能，而不管界面I2对应力腐蚀的敏感性。
材料对应力腐蚀的敏感程度可以通过测量在水(或者其它促进应力腐蚀的液体)存在的情况下的断裂能和该液体不存在的情况下的断裂能之间的差别来确定。
在第一种情况中，这种效果通过在界面I2的两侧选择材料来获得，该材料抑制应力腐蚀。
更具体地，相对于在界面I1的两侧的材料，在界面I2的两侧所选择的材料包含更少的硅氧烷键，硅氧烷键能够在用于分离衬底S1和衬底S2的分离力的作用下由液体破坏。
通常，避免在界面I2两侧使用包含硅原子和氧原子的材料。
在合适的材料之中，可以提到金属，因为金属的结合所基于的机制的化学组成不包含硅氧烷键。不过，不是金属的材料也可以适合用于界面I2的制造。
只要在材料间不存在硅氧烷键，在界面I2的两侧的材料可以是相同的或不同的。
界面I2可以是结合界面，也就是说，两种材料在其中一个衬底的制造过程中或者结构的制造过程中，沿着此界面通过分子粘附力结合。
例如，界面I2可以通过结合两个金属层形成，优选为同样的金属，例如两层铜层、两层钛层等等，或者可选地为两种不同的金属。界面I2也可以是硅层和金属层之间的界面。
两层硅层的疏水性结合也不会包含硅氧烷键。
可选地，界面I2可以通过不是结合的技术形成。
例如，界面I2可以通过弱化不包含硅氧烷键的一层材料形成。
自然地，结构可以包含多于两个分离界面。
在这种情况下，在结构的制造过程中，确保选择用于分离的界面是对应力腐蚀最敏感的界面，而不管所选择的界面和其它界面各自的断裂能。
可选地设计非是选择的界面的界面，以使得它(它们)对应力腐蚀是不敏感的，确保选择的界面I1的断裂能比其它分离界面的断裂能低，而不管所述其它界面对应力腐蚀的敏感性。
本领域的技术人员处于这样的位置，其估计界面的断裂能，并且随后选择合适的材料，或者甚至实施恰当的处理，以强化特别的界面。
结构的分离
参考图2A，分离包括在结构S的两个衬底S1、S2之间从其外围插入刃B，优选为刃是厚的。
术语厚应理解为指，为了防止损坏前部的面(即位于界面处的所述衬底的面)，刃使衬底能够相当大地分开，从而能够不接触到前部的面而实现衬底的物理分离。
此外，刃必须在衬底之间沿着与分离界面的平面平行的平面插入。
在分离过程中，衬底由支持物保持，为了防止衬底的任何断裂，该支持物布置为使得至少一个衬底能够变形。
因此，根据一个优选的实施方案，结构在分离装置中竖直放置，该分离装置在其下部包含结构保持部件并且在其上部包含分离部件，该分离部件能够竖直地直移，在保持部件的轴处包含刃。
保持部件包含凹槽，其具有底部和在所述底部的两边的倾斜的边缘。凹槽的底部足够的地宽，以不在其上施加压力地接收组合的结构，同时边缘足够地高以防止衬底在其分离后掉出。
刃在结构内部的方向的位移引起楔效应和结构的两部分的分开(见图2B)。
这种越过长度L的两部分的分开具有启动分离波的形成的效果。
在一个实施方案中，其中只有选择的分离界面对应力腐蚀是敏感的，其它界面对这种类型的腐蚀不敏感，最晚当刃插入时，使选择的界面在刃插入的区域中与促进应力腐蚀的液体相接触。
例如，结构可以完全地淹没在促进应力腐蚀的液体的浴中。
可选地，液体可以喷射(优选为连续地)在结构上，特别是在刃插入的区域。
因此，与通过刃产生的分离力相结合，液体具有在选择的界面破坏硅氧烷键的效果。
这具有实质上减少所述选择的界面的断裂能的效果，其它界面的断裂能不受液体的存在的影响。
因此，由于选择的界面的弱化，无论其它界面的断裂能怎样，分离优先沿着选择的界面启动并且继续进行。
在一个实施方案中，其中选择的界面对应力腐蚀是敏感的，同时具有最低的断裂能，相反地“干”分离会启动，即在刃插入区域不存在任何促进应力腐蚀的液体存在的情况下的分离，并且在使选择的界面与促进应力腐蚀的液体相接触之前到分离开始存在等待时间。
具体地说，在存在数个界面并且在刃插入区域不存在促进应力腐蚀的液体的情况下，分离沿着具有最低断裂能的界面启动，在这个特殊的例子中也就是所选择的界面。
如果在刃刚插入时，已经使选择的界面在刃插入区域与促进应力腐蚀的液体相接触，所述液体将具有降低其它可能也对应力腐蚀敏感的界面的结合能的效果，因此导致所述界面的断裂能的均等化。
另一方面，干启动能够避免这种均等化发生，并且沿着具有最低的断裂能的选择的界面启动分离。
一旦分离开始，使界面I1与促进应力腐蚀的液体相接触，使得能够通过降低所述界面的断裂能而促进和加速分离。
有利地，在分离过程中结构S保持在竖直位置。
这是因为该位置有利于接收用于沿界面I1的应力腐蚀的液体流。
在这种情况下，刃B优选为竖直取向，并且在所述结构的顶部引入，使得分离波向下移动，在其从刃的插入点移开时成为水平的。
根据一个实施方案，如图3所显示，结构部分地淹没在促进应力腐蚀的液体F的浴中；
因为刃B引入至结构的上表面部分，所以在刃插入地过程中，选择的界面I1不与液体相接触。
只有当刃充分地分开两个衬底时，液体能够渗入两个衬底之间的空间并且引起应力腐蚀。
根据另一个实施方案，如图4所显示，一旦刃B开始分开衬底，促进应力腐蚀的液体F喷射在两个衬底之间的空间中。
在促进应力腐蚀的液体中，可以提到而不限于去离子水、乙醇、水蒸气、氨水和联氨。
上述分离可以在所有尺寸的结构上获得。
特别地，所述结构可以包括大直径的衬底，例如具有300mm的直径。
示例性实施方案
参考图5A，通过(例如钛或铜)金属结合层M的辅助，SOI衬底S1结合至硅衬底S2。
尽管没有示出，每个衬底S1和S2都具有斜面，分离刃可以置于该斜面。
衬底S1相继地包含支持衬底S11，隐埋氧化硅层S12，(通常由术语“BOX”表示，是“Buried OXide”的首字母缩略语)，以及薄硅层S13。
在稳定化退火之后，硅层S13和金属层M之间的界面I2的断裂能非常高，也就是说比硅的破坏能更高，硅的破坏能具有2.5J/m2的量级。
此外，薄硅层S13和隐埋氧化层S12之间的界面I1的断裂能也非常高(大于2J/m2)。
应当注意界面I1不是通过结合，而是通过硅的热氧化获得的。
因为界面I1和界面I2的断裂能太高并且太接近于硅的破坏能，这种组合的任何机械开口(也就是说，例如，通过在不存在水或任何促进应力腐蚀的液体的情况下引入刃)将会导致衬底的断裂。
另一方面，在分离的过程中，当该组合结构淹没在水中，由于界面I1对应力腐蚀是敏感的，其断裂能急剧下降，但是I2对应力腐蚀是不敏感的，其断裂能不会急剧下降。
由于界面I1对应力腐蚀的敏感性，因而在所述界面I1获得容易的分离，因此引起SOI的薄层S13从其制造衬底S11转移至第二衬底S2(参见图5B)。

Claims (13)

1.用于通过组合至少两个衬底(S1，S2)制造一种结构的工艺(S)，这两个衬底中的至少一个衬底意在使用于电子、光学、光电及/或光伏应用，所述结构包含至少两个分离界面(I1，I2)与所述结构的主要面平行延伸，目的在于所述结构(S)沿着从所述界面中选择的一个界面(I1)分离，通过在所述衬底(S1，S2)之间插入刃(B)并且通过所述刃施加用于分开所述两个衬底的分离力，所述分离实施，其特征在于，其包含选择用于所述分离的界面(I1)的形成，使得所述界面比其它界面(I2)对应力腐蚀更敏感，也就是说，对所述分离力和能够破坏硅氧烷键(Si-O-Si)的液体出现在所述界面(I1)的共同作用更敏感。
2.根据权利要求1所述的工艺，其特征在于所述选择的界面(I1)形成在两种材料之间，其中至少一种材料是氧化硅。
3.根据权利要求2所述的工艺，其特征在于形成所述选择的界面(I1)的其它材料选自氧化硅或硅，可选地由自然氧化层覆盖。
4.根据权利要求1至3中的一项所述工艺，其特征在于所述至少一个其它界面(I2)形成在两种不包含硅氧烷键的材料之间。
5.根据权利要求4所述的工艺，其特征在于所述材料是金属。
6.根据权利要求4和5所述的工艺，其特征在于所述至少一个其它界面(I2)是铜/铜界面或钛/钛界面。
7.一种用于分离能够通过根据权利要求1至6中的一项所述的工艺获得的结构(S)的工艺，所述结构包含至少两个组合的衬底(S1，S2)，这两个衬底中的至少一个意在使用于电子、光学、光电及/或光伏应用，所述结构包含至少两个分离界面(I1，I2)，所述分离沿着从所述界面中选择的一个界面(I1)实施，所述工艺包含在所述衬底(S1，S2)之间插入刃(B)以及通过所述刃施加用于分离所述两个衬底的分离力，所述工艺的特征在于，促进所述界面(I1)的应力腐蚀的液体施加至所述选择的界面(I1)。
8.根据权利要求7所述的工艺，其特征在于所述至少一个其它分离界面(I2)比所述选择的界面(I1)对应力腐蚀更不敏感，并且在于，在所述刃在所述衬底之间插入之前，使所述界面(I1，I2)与促进应力腐蚀的液体相接触。
9.根据权利要求8所述的工艺，其特征在于在所述分离之前和分离的过程中，所述结构淹没在浴中或促进应力腐蚀的液体喷射至所述结构上。
10.根据权利要求9所述的工艺，其特征在于所述至少一个其它分离界面(I2)具有比所述选择的界面(I1)更高的断裂能，并且在于所述分离包含：
-第一阶段，通过在所述两个衬底之间插入所述刃(B)启动所述分离，所述阶段在促进应力腐蚀的液体不存在的情况下实施，
-第二阶段，继续所述分离，在所述分离过程中，使所述选择的界面(I1)与所述促进应力腐蚀的液体相接触。
11.根据权利要求10所述的工艺，其特征在于为了所述分离，所述结构部分地淹没在促进应力腐蚀的液体的浴中，并且所述刃插入在所述结构的上表面区域。
12.根据权利要求10和11所述的工艺，其特征在于在继续所述分离的阶段，促进应力腐蚀的液体喷射在所述两个分开的衬底之间的空间中。
13.根据权利要求8至12中的一项所述的工艺，其特征在于所述促进应力腐蚀的液体选自去离子水、乙醇、水蒸气、氨水和联氨。
CN201380046058.3A 2012-09-07 2013-09-03 用于制造目的在于随后的分离的结构的工艺 Active CN104603929B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR1258394 2012-09-07
FR1258394A FR2995445B1 (fr) 2012-09-07 2012-09-07 Procede de fabrication d'une structure en vue d'une separation ulterieure
PCT/IB2013/001906 WO2014037784A1 (fr) 2012-09-07 2013-09-03 Procédé de fabrication d'une structure en vue d'une séparation ultérieure

Publications (2)

Publication Number Publication Date
CN104603929A true CN104603929A (zh) 2015-05-06
CN104603929B CN104603929B (zh) 2017-12-15

Family

ID=47878138

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380046058.3A Active CN104603929B (zh) 2012-09-07 2013-09-03 用于制造目的在于随后的分离的结构的工艺

Country Status (6)

Country Link
US (1) US9607879B2 (zh)
EP (1) EP2893559B1 (zh)
JP (1) JP6155489B2 (zh)
CN (1) CN104603929B (zh)
FR (1) FR2995445B1 (zh)
WO (1) WO2014037784A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2995445B1 (fr) * 2012-09-07 2016-01-08 Soitec Silicon On Insulator Procede de fabrication d'une structure en vue d'une separation ulterieure
WO2015152158A1 (ja) * 2014-03-31 2015-10-08 株式会社Ｊｏｌｅｄ 積層体および積層体の剥離方法ならびに可撓性デバイスの製造方法
EP3586356B1 (de) * 2017-02-21 2023-11-08 EV Group E. Thallner GmbH Verfahren zum bonden von substraten

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1826433A (zh) * 2003-07-24 2006-08-30 S.O.I.Tec绝缘体上硅技术公司 外延生长层的制造方法
US20080242051A1 (en) * 2007-03-26 2008-10-02 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US20100282323A1 (en) * 1997-05-12 2010-11-11 Silicon Genesis Corporation Controlled process and resulting device
US20100289189A1 (en) * 2007-11-02 2010-11-18 President And Fellows Of Harvard College Production of free-standing solid state layers by thermal processing of substrates with a polymer
CN102084478A (zh) * 2008-08-06 2011-06-01 S.O.I.Tec绝缘体上硅技术公司 制造包括注入离子步骤以稳定粘接键合界面的结构的方法

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0165467B1 (ko) * 1995-10-31 1999-02-01 김광호 웨이퍼 디본더 및 이를 이용한 웨이퍼 디본딩법
US6460245B1 (en) * 1996-03-07 2002-10-08 Tessera, Inc. Method of fabricating semiconductor chip assemblies
US20070122997A1 (en) * 1998-02-19 2007-05-31 Silicon Genesis Corporation Controlled process and resulting device
JP4311702B2 (ja) * 1999-12-08 2009-08-12 キヤノン株式会社 複合部材の分離方法及び薄膜の製造方法
FR2823596B1 (fr) * 2001-04-13 2004-08-20 Commissariat Energie Atomique Substrat ou structure demontable et procede de realisation
US7075104B2 (en) * 2001-09-12 2006-07-11 Reveo, Inc. Microchannel plates and biochip arrays, and methods of making same
US7229847B2 (en) * 2002-03-15 2007-06-12 Lucent Technologies Inc. Forming electrical contacts to a molecular layer
US7235812B2 (en) * 2004-09-13 2007-06-26 International Business Machines Corporation Method of creating defect free high Ge content (>25%) SiGe-on-insulator (SGOI) substrates using wafer bonding techniques
JP5025145B2 (ja) * 2005-03-01 2012-09-12 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7651932B2 (en) * 2005-05-31 2010-01-26 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing antenna and method for manufacturing semiconductor device
US7598153B2 (en) * 2006-03-31 2009-10-06 Silicon Genesis Corporation Method and structure for fabricating bonded substrate structures using thermal processing to remove oxygen species
US9362439B2 (en) * 2008-05-07 2016-06-07 Silicon Genesis Corporation Layer transfer of films utilizing controlled shear region
US7897480B2 (en) * 2007-04-23 2011-03-01 International Business Machines Corporation Preparation of high quality strained-semiconductor directly-on-insulator substrates
EP1986230A2 (en) * 2007-04-25 2008-10-29 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing SOI substrate and method of manufacturing semiconductor device
JP2009076879A (ja) * 2007-08-24 2009-04-09 Semiconductor Energy Lab Co Ltd 半導体装置
US8101501B2 (en) * 2007-10-10 2012-01-24 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
FR2923079B1 (fr) 2007-10-26 2017-10-27 S O I Tec Silicon On Insulator Tech Substrats soi avec couche fine isolante enterree
JP5409033B2 (ja) * 2008-02-18 2014-02-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5205096B2 (ja) * 2008-03-25 2013-06-05 シャープ株式会社 半導体装置の製造方法及び半導体基板
FR2937797B1 (fr) 2008-10-28 2010-12-24 S O I Tec Silicon On Insulator Tech Procede de fabrication et de traitement d'une structure de type semi-conducteur sur isolant, permettant de deplacer des dislocations, et structure correspondante
FR2938118B1 (fr) 2008-10-30 2011-04-22 Soitec Silicon On Insulator Procede de fabrication d'un empilement de couches minces semi-conductrices
FR2938119B1 (fr) 2008-10-30 2011-04-22 Soitec Silicon On Insulator Procede de detachement de couches semi-conductrices a basse temperature
FR2941324B1 (fr) 2009-01-22 2011-04-29 Soitec Silicon On Insulator Procede de dissolution de la couche d'oxyde dans la couronne d'une structure de type semi-conducteur sur isolant.
FR2942073B1 (fr) 2009-02-10 2011-04-29 Soitec Silicon On Insulator Procede de realisation d'une couche de cavites
FR2942568B1 (fr) 2009-02-24 2011-08-05 Soitec Silicon On Insulator Procede de fabrication de composants.
FR2964193A1 (fr) 2010-08-24 2012-03-02 Soitec Silicon On Insulator Procede de mesure d'une energie d'adhesion, et substrats associes
FR2966283B1 (fr) 2010-10-14 2012-11-30 Soi Tec Silicon On Insulator Tech Sa Procede pour realiser une structure de collage
US20130216820A1 (en) * 2010-11-10 2013-08-22 3M Innovative Properties Company Hydrophobic fluorinated coatings
FR2972564B1 (fr) 2011-03-08 2016-11-04 S O I Tec Silicon On Insulator Tech Procédé de traitement d'une structure de type semi-conducteur sur isolant
US8501537B2 (en) 2011-03-31 2013-08-06 Soitec Methods for bonding semiconductor structures involving annealing processes, and bonded semiconductor structures formed using such methods
US8716105B2 (en) 2011-03-31 2014-05-06 Soitec Methods for bonding semiconductor structures involving annealing processes, and bonded semiconductor structures and intermediate structures formed using such methods
FR2977069B1 (fr) 2011-06-23 2014-02-07 Soitec Silicon On Insulator Procede de fabrication d'une structure semi-conductrice mettant en oeuvre un collage temporaire
FR2980280B1 (fr) 2011-09-20 2013-10-11 Soitec Silicon On Insulator Procede de separation d'une couche dans une structure composite
FR2984007B1 (fr) 2011-12-13 2015-05-08 Soitec Silicon On Insulator Procede de stabilisation d'une interface de collage situee au sein d'une structure comprenant une couche d'oxyde enterree et structure obtenue
FR2995445B1 (fr) * 2012-09-07 2016-01-08 Soitec Silicon On Insulator Procede de fabrication d'une structure en vue d'une separation ulterieure
FR2995447B1 (fr) * 2012-09-07 2014-09-05 Soitec Silicon On Insulator Procede de separation d'au moins deux substrats selon une interface choisie
US9406551B2 (en) * 2012-09-27 2016-08-02 Infineon Technologies Austria Ag Method for manufacturing a semiconductor substrate, and method for manufacturing semiconductor devices integrated in a semiconductor substrate
FR3029538B1 (fr) * 2014-12-04 2019-04-26 Soitec Procede de transfert de couche

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100282323A1 (en) * 1997-05-12 2010-11-11 Silicon Genesis Corporation Controlled process and resulting device
CN1826433A (zh) * 2003-07-24 2006-08-30 S.O.I.Tec绝缘体上硅技术公司 外延生长层的制造方法
US20080242051A1 (en) * 2007-03-26 2008-10-02 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US20100289189A1 (en) * 2007-11-02 2010-11-18 President And Fellows Of Harvard College Production of free-standing solid state layers by thermal processing of substrates with a polymer
CN102084478A (zh) * 2008-08-06 2011-06-01 S.O.I.Tec绝缘体上硅技术公司 制造包括注入离子步骤以稳定粘接键合界面的结构的方法

Also Published As

Publication number Publication date
US20150214098A1 (en) 2015-07-30
EP2893559B1 (fr) 2020-01-08
US9607879B2 (en) 2017-03-28
CN104603929B (zh) 2017-12-15
WO2014037784A1 (fr) 2014-03-13
FR2995445A1 (fr) 2014-03-14
JP6155489B2 (ja) 2017-07-05
FR2995445B1 (fr) 2016-01-08
EP2893559A1 (fr) 2015-07-15
JP2015527751A (ja) 2015-09-17

Similar Documents

Publication Publication Date Title
CN104620368B (zh) 用于沿选择的界面分离至少两个衬底的方法
US20060191627A1 (en) Process for cutting out a block of material and formation of a thin film
JP5258146B2 (ja) 同時注入により基板内に脆性領域を生成する方法
KR100769327B1 (ko) 두 웨이퍼 결합에 선행되는 열처리
TW457565B (en) Method for transferring a thin layer comprising a step of excess fragilization
TWI689630B (zh) 底部向上電解質通孔鍍覆方法
CN104603929A (zh) 用于制造目的在于随后的分离的结构的工艺
JP5587041B2 (ja) 薄層をその熱膨張率と異なる熱膨張率を有するターゲット基板上に移転する方法
EP2608252B1 (fr) Méthode de fabrication d'une structure souple par transfert de couches et stucture correspondante
KR20070051765A (ko) 이중이온주입후 박층의 카타스트로픽 이동 방법
KR20040051605A (ko) 미세 구성요소를 가지고 있는 박층의 제조방법
JP2005005708A (ja) 異質構造の製造方法
EP2538438A1 (fr) Procédé de fabrication d'une structure semi-conductrice mettant en oeuvre un collage temporaire
JP5912117B2 (ja) ポリマー基板上に、膜、例えば単結晶膜を形成する方法
KR101936183B1 (ko) 플랙서블 기판의 제조 방법 및 플랙서블 소자 제조 장치
JP7332618B2 (ja) ３次元集積構造の製作用のドナー基板を作製するための方法、およびそのような集積構造を作製するための方法
FR2995446A1 (fr) Procede de fabrication d'une structure comprenant au moins deux interfaces

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant