CN104584226B - 具有带有多电介质栅极堆叠体的ⅲ-ⅴ族材料有源区的非平面半导体器件 - Google Patents

具有带有多电介质栅极堆叠体的ⅲ-ⅴ族材料有源区的非平面半导体器件 Download PDF

Info

Publication number
CN104584226B
CN104584226B CN201380045132.XA CN201380045132A CN104584226B CN 104584226 B CN104584226 B CN 104584226B CN 201380045132 A CN201380045132 A CN 201380045132A CN 104584226 B CN104584226 B CN 104584226B
Authority
CN
China
Prior art keywords
dielectric layer
channel region
layer
grid
race
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201380045132.XA
Other languages
English (en)
Other versions
CN104584226A (zh
Inventor
G·杜威
M·拉多萨夫列维奇
R·皮拉里塞泰
B·舒-金
N·慕克吉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Priority to CN201810146657.7A priority Critical patent/CN108198852B/zh
Publication of CN104584226A publication Critical patent/CN104584226A/zh
Application granted granted Critical
Publication of CN104584226B publication Critical patent/CN104584226B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L29/42392—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor fully surrounding the channel, e.g. gate-all-around
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/408—Electrodes ; Multistep manufacturing processes therefor with an insulating layer with a particular dielectric or electrostatic property, e.g. with static charges or for controlling trapped charges or moving ions, or with a plate acting on the insulator potential or the insulator charges, e.g. for controlling charges effect or potential distribution in the insulating layer, or with a semi-insulating layer contacting directly the semiconductor surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/512—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being parallel to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/775—Field effect transistors with one dimensional charge carrier gas channel, e.g. quantum wire FET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y99/00—Subject matter not provided for in other groups of this subclass

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明描述了具有带有多电介质栅极堆叠体的Ⅲ‑Ⅴ族材料有源区的非平面半导体器件。例如，半导体器件包括设置在衬底上方的异质结构。异质结构包括具有沟道区的三维Ⅲ‑Ⅴ族材料体。源极和漏极材料区设置在所述三维Ⅲ‑Ⅴ族材料体上方。沟槽设置在所述源极和漏极材料区中，将源极区与漏极区分开，并且暴露所述沟道区的至少一部分。栅极堆叠体设置在所述沟槽中并且设置在所述沟道区的暴露的部分上。所述栅极堆叠体包括第一和第二电介质层以及栅极电极。

Description

具有带有多电介质栅极堆叠体的Ⅲ-Ⅴ族材料有源区的非平 面半导体器件
技术领域
本发明的实施例涉及半导体器件的领域，并且具体而言，涉及具有带有多电介质栅极堆叠体的Ⅲ-Ⅴ族材料有源区的半导体器件的领域。
背景技术
在过去的几十年里，集成电路中的特征的缩放已经是不断成长的半导体工业背后的驱动力。缩放到越来越小的特征使得能够增大半导体芯片的有效不动产上的功能单元的密度。例如，缩小晶体管尺寸允许芯片上包含的存储器或逻辑设备的数量增加，实现具有更大的容量的产品的制造。然而，对于越来越大容量的驱动并不是没有问题。对每个器件的性能进行最优化的必要性变得越发显著。
在诸如Ⅲ-Ⅴ族材料系统之类的外延生长的半导体异质结构中形成的半导体器件由于其低有效质量以及减小的杂质散射而在晶体管沟道中提供了格外高的载流子迁移率。这种器件提供了高驱动电流性能并且显示出用于未来的低功率、高速逻辑应用的前景。然而，在基于Ⅲ-Ⅴ族材料的器件的领域中仍然需要显著的改进。
另外，在集成电路器件的制造中，诸如三栅极晶体管之类的多栅极晶体管已经随着器件尺寸不断缩小而变得更普遍。已经尝试了很多不同技术来减小这种晶体管的结泄漏。然而，在结泄漏抑制的领域中仍然需要显著的改进。
附图说明
图1A示出了具有带有单个电介质栅极堆叠体的Ⅲ-Ⅴ族材料有源区的非平面半导体器件的截面图。
图1B是在100kHz到2MHz的频谱上的作为图1A的器件的VG的函数的C/A的曲线图。
图2示出了根据本发明的实施例的具有带有多电介质栅极堆叠体的Ⅲ-Ⅴ族材料有源区的非平面半导体器件的截面图。
图3示出了根据本发明的另一个实施例的具有带有多电介质栅极堆叠体的Ⅲ-Ⅴ族材料有源区的另一个非平面半导体器件的截面图。
图4示出了根据本发明的实施例的具有带有多电介质栅极堆叠体的Ⅲ-Ⅴ族材料有源区的非平面半导体器件的角视图。
图5A示出了根据本发明的实施例的基于纳米线的半导体结构的三维截面图。
图5B示出了根据本发明的实施例的沿a-a'轴截取的图5A的基于纳米线的半导体结构的截面沟道视图。
图5C示出了根据本发明的实施例的沿b-b'轴截取的图5A的基于纳米线的半导体结构的截面间隔体视图。
图6A-6E示出了根据本发明的实施例的表示制造具有带有多电介质栅极堆叠体的Ⅲ-Ⅴ族材料有源区的非平面半导体器件的方法中的各种操作的截面图。
图7示出了根据本发明的一种实施方式的计算设备。
具体实施方式
描述了具有带有多电介质栅极堆叠体的Ⅲ-Ⅴ族材料有源区的非平面半导体器件。在以下描述中，阐述了大量的具体细节，例如具体集成和材料方案(regime)，以提供对本发明的实施例的深入理解。对本领域技术人员来说将显而易见的是，可以在没有这些具体细节的情况下实践本发明的实施例。在其它实例中，为了不非必要地使本发明的实施例难以理解，没有详细描述诸如集成电路设计布局之类的公知的特征。此外，要理解的是，附图中所示的各种实施例是说明性的表示，并且未必是按比例绘制的。
本文中描述的一个或多个实施例涉及具有带有多电介质栅极堆叠体的Ⅲ-Ⅴ族材料有源区的非平面半导体器件。具体而言，描述了用于Ⅲ-Ⅴ族材料非平面晶体管的双氧化物/钝化特征。实施例可以覆盖用于制造具有双氧化物、Ⅲ-Ⅴ族沟道、低关断状态泄漏中的一个或多个的器件的方法，并且可以适用于基于非硅沟道构造的晶体管。
关于为本文中描述的一个或多个实施例提供背景，用于相关器件的过去的架构可以包括或调用基于Ⅲ-Ⅴ族材料的晶体管中的泄漏路径。泄漏路径可以在栅极电极下方并且通过更大带隙的底部势垒，因为更大带隙的材料与高k栅极电介质接触并且可能不与这种电介质兼容。与高k栅极电介质的这种接触可能导致大密度的界面陷阱并且实现了器件的栅极控制外部的传导路径，由此限制了Ⅲ-Ⅴ族晶体管的关断状态泄漏。在非平面晶体管结构中可能会增强这种问题。
作为常规方法的示例，图1A示出了具有带有单个电介质栅极堆叠体的Ⅲ-Ⅴ族材料有源区的非平面半导体器件的截面图。参考图1A，半导体器件100包括设置在衬底102上方的异质结构104。异质结构104包括具有沟道区108的三维Ⅲ-Ⅴ族材料体106。源极和漏极材料区110设置在三维Ⅲ-Ⅴ族材料体106上方。沟槽112设置在源极和漏极材料区110中，将源极区114与漏极区116分开，并暴露沟道区108的至少一部分。栅极堆叠体118设置在沟槽112中并且设置在沟道区108的暴露的部分上。栅极堆叠体118包括高k栅极电介质层122和栅极电极124。要理解的是，栅极堆叠体118包括沟道区下方的部分，在图1A中被标记为118A。异质结构104还包括顶部势垒层126和底部势垒层128。沟槽112还设置在顶部势垒层126中并且部分进入底部势垒层128中。像这样，栅极堆叠体118可以完全包围沟道区108，如图1A中所描绘的。
再次参考图1A，高k栅极电介质层122与高带隙底部势垒层128(例如，InAlAs)接触。因此可以产生界面状态140，并且界面状态140产生了从源极114到漏极116的不希望的泄漏路径142。这种泄漏路径142可能不利地增大器件100的关断状态泄漏。此外，提供这种薄的并且高电容的栅极电介质作为间隔体还导致高的寄生电容，并且可能导致电路中的较慢的晶体管操作(例如，较差的RF性能)。作为示例，图1B是在100kHz到2MHz的频谱上的作为器件100的VG的函数的C/A的曲线图150。如曲线图150中所示，对于现有器件的当前状态，观察到了高的Dit。
为解决以上问题，本文中描述的一个或多个实施例涉及用于向非平面Ⅲ-Ⅴ族半导体器件中引入双氧化物/钝化层的方法和所产生的器件。可以包括这种双氧化物/钝化层以减少晶体管沟道下方的界面状态产生。在一个实施例中，外部氧化物层具有低介电常数，因此如果外部氧化物层较薄，则其可以用于栅极堆叠体中或者也可以被用作间隔体氧化物。在实施例中，包括这种堆叠体产生了较小Dit，减小了寄生漏极关断状态泄漏，并且降低了寄生电容。此外，由于散射减小，可以实现沟道中的迁移率的改善。
在第一示例中，图2示出了根据本发明的实施例的具有带有多电介质栅极堆叠体的Ⅲ-Ⅴ族材料有源区的非平面半导体器件的截面图。
参考图2，半导体器件200包括设置在衬底202上方的异质结构204。异质结构204包括具有沟道区208的三维Ⅲ-Ⅴ族材料体206。源极和漏极材料区210设置在三维Ⅲ-Ⅴ族材料体206上方。具有宽度W1的沟槽212设置在源极和漏极材料区210中，将源极区214与漏极区216分开，并且暴露沟道区208的至少一部分。栅极堆叠体218设置在沟槽212中并且设置在沟道区208的暴露的部分上。
栅极堆叠体218包括第一电介质层220，其与沟槽212共形并且设置在沟道区208的外部部分而非内部部分上，如图2中所描绘的。不同的第二电介质层222与第一电介质层220共形，并且设置在沟道区208的内部部分上，同样如图2中所描绘的。栅极电极224设置在第二电介质层222上。尽管栅极电极224被描绘为T形，但是作为替代栅极电极224可以具有T部分，以减小电容效应。在实施例中，第一电介质层220具有大约在2-15纳米的范围内的厚度，并且第二电介质层222具有大约在0.5-3纳米的范围内的厚度。在一个这种实施例中，沟槽212具有大约在15-60纳米的范围内的宽度(W1)。要理解，栅极堆叠体218包括沟道区下方的部分，在图2中被标记为218A。
再次参考图2，在实施例中，异质结构204还包括设置在源极和漏极材料区210与三维Ⅲ-Ⅴ族材料体206之间的顶部势垒层226。沟槽212还设置在顶部势垒层226中。在实施例中，异质结构204还包括设置在衬底202与三维Ⅲ-Ⅴ族材料体206之间的底部势垒层228。在一个这种实施例中，沟槽212还部分地设置在底部势垒层228中，完全暴露沟道区208。在该实施例中，栅极堆叠体218完全包围沟道区208，如图2中所描绘的。
在第二示例中，两个电介质层都可以被包括在覆盖所有暴露的沟道的堆叠体中。例如，图3示出了根据本发明的另一个实施例的具有带有多电介质栅极堆叠体的Ⅲ-Ⅴ族材料有源区的另一个非平面半导体器件的截面图。
参考图3，半导体器件300包括设置在衬底202上方的异质结构204。异质结构204包括具有沟道区208的三维Ⅲ-Ⅴ族材料体206。源极和漏极材料区210设置在三维Ⅲ-Ⅴ族材料体206上方。具有宽度W2的沟槽312设置在源极和漏极材料区210中，将源极区214与漏极区216分开，并且暴露沟道区208的至少一部分。栅极堆叠体318设置在沟槽312中并且设置在沟道区208的暴露的部分上。要理解，栅极堆叠体318包括沟道区下方的部分，在图3中被标记为318A。
栅极堆叠体218包括第一电介质层220，其与沟槽312共形并且设置在沟道区208的暴露的部分上。不同的第二电介质层222与第一电介质层220共形，并且设置在第一电介质层220上，但不直接设置在沟道区208上。栅极电极224设置在第二电介质层222上。尽管时间电极被描绘为T形，但是栅极电极224可以替代地具有T部分，以减小电容效应。在实施例中，第一电介质层220具有大约在0.3-2纳米的范围内的厚度，并且第二电介质层222具有大约在0.5-3纳米的范围内的厚度。在一个这种实施例中，沟槽312具有大约在5-25纳米的范围内的宽度(W2)。
再次参考图2，在实施例中，异质结构204还包括设置在源极和漏极材料区210与三维Ⅲ-Ⅴ族材料体206之间的顶部势垒层226。沟槽312还设置在顶部势垒层226中。在实施例中，异质结构204还包括设置在衬底202与三维Ⅲ-Ⅴ族材料体206之间的底部势垒层228。在一个这种实施例中，沟槽312还部分地设置在底部势垒层228中，完全暴露沟道区208。在该实施例中，栅极堆叠体318完全包围沟道区208，如图3中所指示的。还要理解，图3的相似的特征表示可以与结合图2所描述的相同。
参考图2和3，在实施例中，第二电介质层222可以具有比第一电介质层220高的介电常数。在一个这种实施例中，第二电介质层222具有大于大约8的介电常数，并且第一电介质层220具有大约在4-8的范围内的介电常数。在另一个这种实施例中，第二电介质层222由例如但不限于如下材料的材料组成：钽硅氧化物(TaSiOx)、氧化铝(AlOx，具有大约8的介电常数)、氧化铪(HfO2，具有大于8的介电常数)、氧化锆(ZrO2，具有大于8的介电常数)和氧化镧(La2O3，具有大于8的介电常数)。第一电介质层由例如但不限于如下材料的材料组成：硅酸铝(AlSiOx，具有大约6的介电常数，其中改变AlSiOx中的Si含量可以使介电常数更高，例如高达7)、氮氧化硅(SiON，具有大约5.5的介电常数)、二氧化硅(SiO2，具有大约4的介电常数)和氮化硅(Si3N4，具有大约6-7的范围内的介电常数)。在实施例中，栅极电极224由例如但不限于如下材料的材料组成：金属氮化物、金属碳化物、金属硅化物、铪、锆、钛、钽、铝、钌、钯、铂、钴或镍。栅极电极堆叠体218还可以包括未描绘的电介质间隔体。
衬底202可以由适合于半导体器件制造的材料组成。在一个实施例中，衬底202是由可以包括但不限于以下材料的材料的单晶组成的体衬底：硅、锗、硅锗或Ⅲ-Ⅴ族化合物半导体材料。在另一个实施例中，衬底202包括具有顶部外延层的体层。在特定实施例中，体层由可以包括但不限于以下材料的材料的单晶组成：硅、锗、硅锗、Ⅲ-Ⅴ族化合物半导体材料或石英，而顶部外延层由可以包括但不限于以下材料的单晶层组成：硅、锗、硅锗或Ⅲ-Ⅴ族化合物半导体材料。在另一个实施例中，衬底202包括中间绝缘层上的顶部外延层，中间绝缘层位于下方的体层的上方。顶部外延层由可以包括但不限于以下材料的单晶层组成：硅(例如，以形成绝缘体上硅(SOI)半导体衬底)、锗、硅锗或Ⅲ-Ⅴ族化合物半导体材料。绝缘体层由可以包括但不限于二氧化硅、氮化硅或氮氧化硅的材料组成。下方的体层由可以包括但不限于以下材料的单晶组成：硅、锗、硅锗、Ⅲ-Ⅴ族化合物半导体材料或石英。衬底202还可以包括掺杂剂杂质原子。
异质结构204包括一个或多个结晶半导体层的堆叠体，例如具有设置于其上的底部势垒层228的合成缓冲层(未示出)。合成缓冲层可以由适合于提供特定晶格结构的结晶材料组成，可以在该晶格结构上形成具有可忽略的位错的底部势垒层。例如，根据本发明的实施例，合成缓冲层用于通过晶格常数梯度将半导体异质结构204的暴露的生长表面从衬底202的晶格结构改变为与其上的高质量、低缺陷层的外延生长更兼容的晶格结构。在一个实施例中，合成缓冲层用于为外延生长提供更适合的晶格常数，而不是衬底202的不兼容的晶格常数。在实施例中，衬底202由单晶硅组成，并且合成缓冲层逐渐变化为由具有大约1微米的厚度的InAlAs层组成的底部势垒层。在替代的实施例中，省略了合成缓冲层，因为衬底202的晶格常数适合于用于量子阱半导体器件的底部势垒层228的生长。
底部势垒层228可以由适合于限制其上形成的量子阱中的波函数的材料组成。根据本发明的实施例，底部势垒层228具有与合成缓冲层的顶部晶格常数适当匹配的晶格常数，例如，二者晶格常数足够相似以致可以忽略底部势垒层228中的位错形成。在一个实施例中，底部势垒层228由具有大约10纳米的厚度的大约In0.65Al0.35As的层组成。在特定实施例中，由大约In0.65Al0.35As的层组成的底部势垒层228用于N型半导体器件中的量子限制。在另一个实施例中，底部势垒层228由具有大约10纳米的厚度的大约In0.65Al0.35Sb的层组成。在特定实施例中，由大约In0.65Al0.35Sb的层组成的底部势垒层228用于P型半导体器件中的量子限制。
三维Ⅲ-Ⅴ族材料体206可以由适合于以低阻力传播波函数的材料组成。根据本发明的实施例，三维Ⅲ-Ⅴ族材料体206具有与异质结构204的底部势垒层228的晶格常数适当匹配的晶格常数，例如，二者晶格常数足够相似以致可以忽略三维Ⅲ-Ⅴ族材料体206中的位错形成。在实施例中，三维Ⅲ-Ⅴ族材料体206由Ⅲ族(例如硼、铝、镓或铟)和Ⅴ族(例如氮、磷、砷或锑)元素组成。在一个实施例中，三维Ⅲ-Ⅴ族材料体206由InAs或InSb组成。三维Ⅲ-Ⅴ族材料体206可以具有适合于传播波函数的相当大部分的厚度，例如，适合于禁止波函数的重要部分进入异质结构204的底部势垒层228或形成在三维Ⅲ-Ⅴ族材料体206上的顶部势垒层(例如，势垒层226)。在实施例中，三维Ⅲ-Ⅴ族材料体206具有大约在50-100埃的范围内的厚度(高度)。宽度(如图所示的进入页面的尺寸)可以具有大约相同的尺寸，提供了三维线型特征。
顶部势垒层226可以由适合于限制其下形成的Ⅲ-Ⅴ族材料体/沟道区中的波函数的材料组成。根据本发明的实施例，顶部势垒层226具有与沟道区206的晶格常数适当匹配的晶格常数，例如，二者晶格常数足够相似以致可以忽略顶部势垒层226中的位错形成。在一个实施例中，顶部势垒层226由例如但不限于N型InGaAs的材料的层组成。源极和漏极材料区210可以是掺杂的Ⅲ-Ⅴ族材料区，由与顶部势垒层226相同或相似的材料形成这种较重掺杂的结构。在其它实施例中，除了掺杂的差异之外，源极和漏极材料区210的成分与顶部势垒层226的材料不同。
半导体器件200或300可以是包含栅极、沟道区和一对源极/漏极区的半导体器件。在实施例中，半导体器件200或300是例如但不限于MOS-FET或微机电系统(MEMS)的器件。在一个实施例中，半导体器件200或300是平面或三维MOS-FET，并且是隔离的器件或是多个嵌套器件中的一个器件。如对于典型集成电路所领会的，可以在单个衬底上制造N和P沟道晶体管以形成CMOS集成电路。此外，可以制造附加互连线路以将这种器件集成到集成电路中。
可以将上述器件视为基于沟槽的器件，其中栅极包裹Ⅲ-Ⅴ族材料层的堆叠体的沟槽内的沟道区。然而，例如在基于三栅极或FIN-FET的MOS-FET中，其它器件可以包括突出的Ⅲ-Ⅴ族沟道区。例如，图4示出了根据本发明的实施例的具有带有多电介质栅极堆叠体的Ⅲ-Ⅴ族材料有源区非平面半导体器件的角视图。
参考图4，半导体器件400包括设置在衬底202上方的异质结构404。异质结构404包括底部势垒层228。具有沟道区208的三维Ⅲ-Ⅴ族材料体206设置在底部势垒层228上方。栅极堆叠体218被设置为包围沟道区208的至少一部分。在实施例中，从图4的视角不能看到的是，栅极堆叠体完全包围沟道区208。栅极堆叠体218包括栅极电极224和双栅极电介质层220/222，例如结合图2和3所描述的双栅极电介质层。栅极堆叠体还可以包括电介质间隔体460。
源极区和漏极区414/416可以形成在未被栅极堆叠体218包围的三维Ⅲ-Ⅴ族材料体206的部分中或上。此外，那些区中也可以包括顶部势垒层。同样，可以包括隔离区470。尽管图4中将隔离区470描绘为在某种程度上与底部势垒层228的底部对齐，但是要理解，隔离区470的深度可以变化。同样，尽管图4将隔离区470描绘为在某种程度上与底部势垒层228的顶部对齐，但是要理解，隔离区470的高度可以变化。还要理解，图4的相似的特征表示可以与结合图2所描述的相同。
在另一方面中，图5A示出了根据本发明的实施例的基于Ⅲ-Ⅴ族材料纳米线的半导体结构的三维截面图。图5B示出了沿a-a'轴截取的图5A的基于Ⅲ-Ⅴ族材料纳米线的半导体结构的截面沟道视图。图5C示出了沿b-b'轴截取的图5A的基于Ⅲ-Ⅴ族材料纳米线的半导体结构的截面间隔体视图。
参考图5A，半导体器件500包括设置在衬底202上方的一个或多个垂直堆叠的Ⅲ-Ⅴ族材料纳米线(550组)。本文中的实施例以单线器件和多线器件为目标。作为示例，出于说明的目的而示出了具有纳米线550A、550B和550C的基于三个纳米线的器件。为便于描述，将纳米线550A用作示例，其中描述仅集中于纳米线的其中之一上。要理解，在描述一个纳米线的属性的情况下，基于多个纳米线的实施例可以具有与纳米线中的每条纳米线相同的属性。
至少第一纳米线550A包括Ⅲ-Ⅴ族材料沟道区208。Ⅲ-Ⅴ族材料沟道区208具有长度(L)。参考图5B，Ⅲ-Ⅴ族材料沟道区208还具有与长度(L)正交的周界。参考图5A和5B，栅极电极堆叠体218包围每个纳米线550的沟道区中的每个沟道区的整个周界，包括Ⅲ-Ⅴ族材料沟道区208。栅极电极堆叠体218包括栅极电极以及设置在沟道区与栅极电极(未单独示出)之间的栅极电介质层。Ⅲ-Ⅴ族材料沟道区208和额外的纳米线550B和550C的沟道区是分立的，因为它们被栅极电极堆叠体218完全包围，而没有任何中间材料，例如下面的衬底材料或上覆的沟道制造材料。因此，在具有多个纳米线550的实施例中，纳米线的沟道区也是彼此分立的，如图5B中所描绘的。参考图5A-5C，底部势垒层228设置在衬底202上方。底部势垒层228还设置在一个或多个纳米线550下方。在实施例中，Ⅲ-Ⅴ族材料沟道区208被栅极电极218完全包围，如图5B中所描绘的。
再次参考图5A，纳米线550中的每个纳米线在沟道区的任一侧上(包括Ⅲ-Ⅴ族材料沟道区208的任一侧上)还包括设置在纳米线中或上的源极区和漏极区214和216。在实施例中，源极区和漏极区214/216是嵌入的源极区和漏极区，例如，纳米线的至少一部分被去除并且被替换为源极/漏极材料区。然而，在另一个实施例中，源极区和漏极区214/216由一个或多个纳米线550的部分组成或至少包括一个或多个纳米线550的部分。
一对接触部570设置在源极区/漏极区214/216上方。在实施例中，半导体器件500还包括一对间隔体540。间隔体540设置在栅极电极堆叠体218与一对接触部570之间。如上所述，在至少一些实施例中，沟道区和源极/漏极区被制成分立的。然而，并非纳米线550的所有区都需要、或甚至能够被制成分立的。例如，参考图5C，纳米线550A-550C在间隔体540之下的位置处不是分立的。在一个实施例中，纳米线550A-550C的堆叠体具有位于其间的中间半导体材料580。在一个实施例中，底部纳米线550A仍然与底部缓冲层228的一部分接触，该部分在其它情况下是凹陷的以形成栅极堆叠体218(图5B)。因此，在实施例中，间隔体540中的一个或二者之下的多个垂直堆叠的纳米线550的一部分不是分立的。
要理解，图5A-5C的相似特征指示可以与结合图2所描述的相同。同样，尽管上述器件500针对单个器件，但是也可以形成包括设置在同一衬底上或上方的NMOS和PMOS基于纳米线的器件的CMOS架构。在实施例中，可以将纳米线550的大小设置为线或带，并且可以具有方形或圆形拐角。
在实施例中，在围绕纳米线550形成的宽沟槽中形成栅极堆叠体218。在一个这种实施例中，栅极堆叠体包括设置在沟道区中的每个沟道区的外部部分而非内部部分上的第一电介质层。不同的第二电介质层与第一电介质层共形并且设置在沟道区中的每个沟道区的内部部分上。栅极电极设置在第二电介质层上。在特定的这种实施例中，第一电介质层具有大约在2-15纳米的范围内的厚度，并且第二电介质层具有大约在0.5-3纳米的范围内的厚度。
在另一个实施例中，在围绕纳米线550形成的窄沟槽中形成栅极堆叠体218。在一个这种实施例中，栅极堆叠体包括设置在沟道区中的每个沟道区上的第一电介质层。不同的第二电介质层与第一电介质层共形并且设置在第一电介质层上，但不设置在沟道区中的每个沟道区上。栅极电极设置在第二电介质层上。在特定的这种实施例中，第一电介质层具有大约在0.1-2纳米的范围内的厚度，并且第二电介质层具有大约在0.5-3纳米的范围内的厚度。
在另一方面中，提供了制造基于Ⅲ-Ⅴ族材料的半导体结构的方法。例如，图6A-6E示出了根据本发明的实施例的表示制造具有带有多电介质栅极堆叠体的Ⅲ-Ⅴ族材料有源区的非平面半导体器件的方法中的各种操作的截面图。还要理解，图6A-6E的相似特征表示可以与结合图2和3所描述的相同。
参考图6A，在衬底202上方形成底部势垒层228。然后在底部势垒层228上形成Ⅲ-Ⅴ族材料层并且将其图案化，以形成具有沟道区208的三维材料体206。替代地，可以在结合图6C所描述的沟槽形成之后或在在沟槽形成期间形成Ⅲ-Ⅴ族材料层。
参考图6B，在三维材料体206上方(或在未被图案化的情况下，在Ⅲ-Ⅴ族材料层上方)形成异质结构690，其可以包括顶部势垒层226和源极和漏极材料区210。
参考图6C，将沟槽612形成在异质结构690中并且部分进入底部势垒层228中，暴露了沟道区208。在实施例中，通过干法或湿法蚀刻工艺来形成沟槽612。
参考图6D，将双电介质堆叠体220/222形成在沟槽612中并且包围沟道区208。然后参考图6E，在双电介质堆叠体220/222上形成栅极电极224。
再次参考图6E，可以将沟槽612形成为相对宽的沟槽或相对窄的沟槽，如结合图2和3所描述的。图6A-6E中所描绘的工艺流程通常表示窄沟槽和其中形成的特定双电介质堆叠体的制造。在另一个实施例中，可以形成宽沟槽，并且然后利用双栅极堆叠体的第一电介质层来将其完全填充。然后可以将第一电介质层图案化并且在其上形成第二电介质层。
因此，本文中所描述的一个或多个实施例以与双栅极电介质堆叠体集成的Ⅲ-Ⅴ族材料有源区布置为目标。尽管以上关于非平面和栅极全包围器件的益处进行了描述，但是对于没有栅极包围特征的平面器件也可以实现这些益处。因此，可以包括这种布置以形成基于Ⅲ-Ⅴ族材料的晶体管，例如平面器件、基于鳍状物或三栅极的器件以及栅极全包围器件，包括基于纳米线的器件。本文中所描述的实施例对金属氧化物半导体场效应晶体管(MOSFET)中的结隔离可能有效。要理解，可以通过例如但不限于化学气相沉积(CVD)或分子束外延(MBE)或其它相似工艺的技术来执行诸如本文中所描述的Ⅲ-Ⅴ族材料层之类的材料的形成。
图7示出了根据本发明的一种实施方式的计算设备700。计算设备700容纳板702。板702可以包括许多部件，包括但不限于处理器704和至少一个通信芯片706。处理器704物理和电耦合到板702。在一些实施方式中，至少一个通信芯片706也物理和电耦合到板702。在其它实施方式中，通信芯片706是处理器704的一部分。
取决于其应用，计算装置700可以包括其它部件，所述其它部件可以或可以不与板702物理和电耦合。这些其它部件包括但不限于：易失性存储器(例如，DRAM)、非易失性存储器(例如，ROM)、闪速存储器、图形处理器、数字信号处理器、加密处理器、芯片集、天线、显示器、触摸屏显示器、触摸屏控制器、电池、音频编解码器、视频编解码器、功率放大器、全球定位系统(GPS)设备、罗盘、加速度计、陀螺仪、扬声器、照相机、以及大容量存储设备(例如，硬盘驱动器、光盘(CD)、数字多功能盘(DVD)等)。
通信芯片706可以实现用于来往于计算设备700的数据传输的无线通信。术语“无线”及其衍生词可以用于描述电路、设备、系统、方法、技术、通信信道等，其可以通过使用调制的电磁辐射而经由非固态介质传送数据。术语并不暗示相关联的设备不包含任何线路，尽管在一些实施例中相关联的设备可能不包含任何线路。通信芯片706可以实施多种无线标准或协议中的任何一种，所述多种无线标准或协议包括但不限于Wi-Fi(IEEE802.11族)、WiMAX(IEEE 802.16族)、IEEE 802.20、长期演进(LTE)、Ev-DO、HSPA+、HSDPA+、HSUPA+、EDGE、GSM、GPRS、CDMA、TDMA、DECT、蓝牙、及其衍生物、以及被指定为3G，4G，5G和更高代的任何其它无线协议。计算设备700可以包括多个通信芯片706。例如，第一通信芯片706可以专用于较短范围的无线通信，例如，Wi-Fi和蓝牙，并且第二通信芯片706可以专用于较长范围的无线通信，例如，GPS、EDGE、GPRS、CDMA、WiMAX、LTE、Ev-DO等。
计算装置700的处理器704包括封装在处理器704内的集成电路管芯。在本发明的一些实施方式中，处理器的集成电路管芯包括一个或多个器件，例如根据本发明的实施方式构建的MOS-FET晶体管。术语“处理器”可以指处理来自寄存器和/或存储器的电子数据以将这些电子数据转换成可以存储在寄存器和/或存储器中的其它电子数据的任何设备或设备的一部分。
通信芯片706还包括封装在通信芯片706内的集成电路管芯。根据本发明的另一种实施方式，通信芯片的集成电路管芯包括一个或多个器件，例如根据本发明的实施方式构建的MOS-FET晶体管。
在其它实施方式中，计算设备700内容纳的另一个部件可以包含集成电路管芯，其包括一个或多个器件，例如根据本发明的实施方式构建的MOS-FET晶体管。
在各种实施方式中，计算设备700可以是膝上型电脑、上网本、笔记本电脑、超极本、智能电话、平板电脑、个人数字助理(PDA)、超级移动PC、移动电话、台式电脑、服务器、打印机、扫描仪、监视器、机顶盒、娱乐控制单元、数字照相机、便携式音乐播放器或数字录像机。在其它实施方式中，计算设备700可以是处理数据的任何其它电子设备。
因此，本发明的实施例包括具有带有多电介质栅极堆叠体的Ⅲ-Ⅴ族材料有源区的非平面半导体器件。
在实施例中，半导体器件包括设置在衬底上方的异质结构。异质结构包括具有沟道区的三维Ⅲ-Ⅴ族材料体。源极和漏极材料区设置在三维Ⅲ-Ⅴ族材料体上方。沟槽设置在源极和漏极材料区中，将源极区与漏极区分开，并且暴露沟道区的至少一部分。栅极堆叠体设置在沟槽中并且设置在沟道区的暴露的部分上。栅极堆叠体包括第一电介质层，其与沟槽共形并且设置在沟道区的外部部分而非内部部分上。不同的第二电介质层与第一电介质层共形并且设置在沟道区的内部部分上。栅极电极设置在第二电介质层上。
在一个实施例中，第二电介质层具有比第一电介质层高的介电常数。
在一个实施例中，第二电介质层具有大于大约8的介电常数，并且第一电介质层具有大约在4-8的范围内的介电常数。
在一个实施例中，第二电介质层由例如但不限于如下材料的材料组成：钽硅氧化物(TaSiOx)、氧化铝(AlOx)、氧化铪(HfO2)、氧化锆(ZrO2)或氧化镧(La2O3)，并且第一电介质层由例如但不限于如下材料的材料组成：硅酸铝(AlSiOx)、氮氧化硅(SiON)、二氧化硅(SiO2)或氮化硅(Si3N4)。
在一个实施例中，第一电介质层具有大约在2-15纳米的范围内的厚度，并且第二电介质层具有大约在0.5-3纳米的范围内的厚度。
在一个实施例中，异质结构还包括设置在源极和漏极材料区与三维Ⅲ-Ⅴ族材料体之间的顶部势垒层。沟槽也设置在顶部势垒层中。
在一个实施例中，异质结构还包括设置在衬底与三维Ⅲ-Ⅴ族材料体之间的底部势垒层。
在一个实施例中，沟槽还部分设置在底部势垒层中，完全暴露沟道区。栅极堆叠体完全包围沟道区。
在实施例中，半导体器件包括设置在衬底上方的多个Ⅲ-Ⅴ族材料纳米线的垂直布置。栅极堆叠体设置在Ⅲ-Ⅴ族材料纳米线中的每个纳米线的沟道区上并且将其完全包围。栅极堆叠体包括设置在沟道区中的每个沟道区的外部部分而非内部部分上的第一电介质层。不同的第二电介质层与第一电介质层共形并且设置在沟道区中的每个沟道区的内部部分上。栅极电极设置在第二电介质层上。源极和漏极区在栅极堆叠体的任一侧上包围Ⅲ-Ⅴ族材料纳米线中的每个纳米线的部分。
在一个实施例中，半导体结构还包括设置在源极和漏极区与Ⅲ-Ⅴ族材料纳米线中的每个纳米线之间的顶部势垒层。
在一个实施例中，半导体结构还包括设置在衬底与最底部Ⅲ-Ⅴ族材料纳米线之间的底部势垒层。栅极堆叠体的底部部分设置在底部势垒层上。
在一个实施例中，第二电介质层具有比第一电介质层高的介电常数。
在一个实施例中，第二电介质层具有大于大约8的介电常数，并且第一电介质层具有大约在4-8的范围内的介电常数。
在一个实施例中，第二电介质层由例如但不限于如下材料的材料组成：钽硅氧化物(TaSiOx)、氧化铝(AlOx)、氧化铪(HfO2)、氧化锆(ZrO2)或氧化镧(La2O3)，并且第一电介质层由例如但不限于如下材料的材料组成：硅酸铝(AlSiOx)、氮氧化硅(SiON)、二氧化硅(SiO2)或氮化硅(Si3N4)。
在一个实施例中，第一电介质层具有大约在2-15纳米的范围内的厚度，并且第二电介质层具有大约在0.5-3纳米的范围内的厚度。
在实施例中，半导体器件包括设置在衬底上方的异质结构。异质结构包括具有沟道区的三维Ⅲ-Ⅴ族材料体。源极和漏极材料区设置在三维Ⅲ-Ⅴ族材料体上方。沟槽设置在源极和漏极材料区中，将源极区与漏极区分开，并且暴露沟道区的至少一部分。栅极堆叠体设置在沟槽中并且设置在沟道区的暴露的部分上。栅极堆叠体包括第一电介质层，其与沟槽共形并且设置在沟道区的暴露的部分上。不同的第二电介质层与第一电介质层共形并且设置在第一电介质层上而非沟道区上。栅极电极设置在第二电介质层上。
在一个实施例中，第二电介质层具有比第一电介质层高的介电常数。
在一个实施例中，第二电介质层具有大于大约8的介电常数，并且第一电介质层具有大约在4-8的范围内的介电常数。
在一个实施例中，第二电介质层由例如但不限于如下材料的材料组成：钽硅氧化物(TaSiOx)、氧化铝(AlOx)、氧化铪(HfO2)、氧化锆(ZrO2)或氧化镧(La2O3)，并且第一电介质层由例如但不限于如下材料的材料组成：硅酸铝(AlSiOx)、氮氧化硅(SiON)、二氧化硅(SiO2)或氮化硅(Si3N4)。
在一个实施例中，第一电介质层具有大约在0.3-2纳米的范围内的厚度，并且第二电介质层具有大约在0.5-3纳米的范围内的厚度。
在一个实施例中，异质结构还包括设置在源极和漏极材料区与三维Ⅲ-Ⅴ族材料体之间的顶部势垒层。沟槽还设置在顶部势垒层中。
在一个实施例中，异质结构还包括设置在衬底与三维Ⅲ-Ⅴ族材料体之间的底部势垒层。
在一个实施例中，沟槽还部分设置在底部势垒层中，完全暴露沟道区。栅极堆叠体完全包围沟道区。
在实施例中，半导体器件包括设置在衬底上方的多个Ⅲ-Ⅴ族材料纳米线的垂直布置。栅极堆叠体设置在Ⅲ-Ⅴ族材料纳米线中的每个纳米线的沟道区上并且将其完全包围。栅极堆叠体包括设置在沟道区中的每个沟道区上的第一电介质层。不同的第二电介质层与第一电介质层共形并且设置在第一电介质层上，而非设置在沟道区中的每个沟道区上。栅极电极设置在第二电介质层上。源极和漏极区在栅极堆叠体的任一侧上包围Ⅲ-Ⅴ族材料纳米线中的每个纳米线的部分。
在一个实施例中，半导体结构还包括设置在源极和漏极区与Ⅲ-Ⅴ族材料纳米线中的每个纳米线之间的顶部势垒层。
在一个实施例中，半导体结构还包括设置在衬底与最底部Ⅲ-Ⅴ族材料纳米线之间的底部势垒层。栅极堆叠体的底部部分设置在底部势垒层上。
在一个实施例中，第二电介质层具有比第一电介质层高的介电常数。
在一个实施例中，第二电介质层具有大于大约8的介电常数，并且第一电介质层具有大约在4-8的范围内的介电常数。
在一个实施例中，第二电介质层由例如但不限于如下材料的材料组成：钽硅氧化物(TaSiOx)、氧化铝(AlOx)、氧化铪(HfO2)、氧化锆(ZrO2)或氧化镧(La2O3)，并且第一电介质层由例如但不限于如下材料的材料组成：硅酸铝(AlSiOx)、氮氧化硅(SiON)、二氧化硅(SiO2)或氮化硅(Si3N4)。
在一个实施例中，第一电介质层具有大约在0.3-2纳米的范围内的厚度，并且第二电介质层具有大约在0.5-3纳米的范围内的厚度。

Claims (35)

1.一种半导体器件，包括：
异质结构，其设置在衬底上方并且包括具有沟道区的三维Ⅲ-Ⅴ族材料体，并且所述异质结构还包括设置在所述衬底与所述三维Ⅲ-Ⅴ族材料体之间的底部半导体势垒层；
源极和漏极材料区，其设置在所述三维Ⅲ-Ⅴ族材料体上方；
沟槽，其设置在所述源极和漏极材料区中，将源极区与漏极区分开，所述沟槽还至少部分地设置在所述底部半导体势垒层中并且完全暴露所述沟道区；以及
栅极堆叠体，其设置在所述沟槽中并且设置在所述沟道区上，并且所述栅极堆叠体完全包围所述沟道区，所述栅极堆叠体包括：
第一电介质层，其与所述沟槽共形并且设置在所述沟道区的外部部分上，但不设置在内部部分上；
不同的第二电介质层，其与所述第一电介质层共形并且设置在所述沟道区的所述内部部分上，其中，所述第二电介质层具有比所述第一电介质层高的介电常数；以及
栅极电极，其设置在所述第二电介质层上。
2.根据权利要求1所述的半导体器件，其中，所述第二电介质层具有大于8的介电常数，并且所述第一电介质层具有在4-8的范围内的介电常数。
3.根据权利要求1所述的半导体器件，其中，所述第二电介质层包括选自由以下材料组成的组中的材料：钽硅氧化物、氧化铝、氧化铪、氧化锆和氧化镧，并且所述第一电介质层包括选自由以下材料组成的组中的材料：硅酸铝、氮氧化硅、二氧化硅和氮化硅。
4.根据权利要求1所述的半导体器件，其中，所述第一电介质层具有在2-15纳米的范围内的厚度，并且所述第二电介质层具有在0.5-3纳米的范围内的厚度。
5.根据权利要求1所述的半导体器件，所述异质结构还包括：
设置在所述源极和漏极材料区与所述三维Ⅲ-Ⅴ族材料体之间的顶部势垒层，其中，所述沟槽也设置在所述顶部势垒层中。
6.一种半导体器件，包括：
设置在衬底上方的多个Ⅲ-Ⅴ族材料纳米线的垂直布置；
栅极堆叠体，其设置在所述Ⅲ-Ⅴ族材料纳米线中的每个纳米线的沟道区上并且完全包围所述沟道区，所述栅极堆叠体包括：
第一电介质层，其设置在所述沟道区中的每个沟道区的外部部分上，但不设置在内部部分上；
不同的第二电介质层，其与所述第一电介质层共形并且设置在所述沟道区中的每个沟道区的所述内部部分上，其中，所述第二电介质层具有比所述第一电介质层高的介电常数；以及
栅极电极，其设置在所述第二电介质层上；
底部势垒层，其设置在所述衬底与最底部Ⅲ-Ⅴ族材料纳米线之间，其中，所述栅极堆叠体的底部部分设置在所述底部势垒层上；以及
源极和漏极区，其在所述栅极堆叠体的任一侧上包围所述Ⅲ-Ⅴ族材料纳米线中的每个纳米线的部分。
7.根据权利要求6所述的半导体器件，还包括：
设置在所述源极和漏极区与所述Ⅲ-Ⅴ族材料纳米线中的每个纳米线之间的顶部势垒层。
8.一种半导体器件，包括：
异质结构，其设置在衬底上方并且包括具有沟道区的三维Ⅲ-Ⅴ族材料体，并且所述异质结构还包括设置在所述衬底与所述三维Ⅲ-Ⅴ族材料体之间的底部半导体势垒层；
源极和漏极材料区，其设置在所述三维Ⅲ-Ⅴ族材料体上方；
沟槽，其设置在所述源极和漏极材料区中，将源极区与漏极区分开，所述沟槽还至少部分地设置在所述底部半导体势垒层中并且完全暴露所述沟道区；以及
栅极堆叠体，其设置在所述沟槽中并且设置在所述沟道区上，并且所述栅极堆叠体完全包围所述沟道区，所述栅极堆叠体包括：
第一电介质层，其与所述沟槽共形并且设置在所述沟道区的暴露的部分上；
不同的第二电介质层，其与所述第一电介质层共形并且设置在所述第一电介质层上，但不设置在所述沟道区上，其中，所述第二电介质层具有比所述第一电介质层高的介电常数；以及
栅极电极，其设置在所述第二电介质层上。
9.根据权利要求8所述的半导体器件，其中，所述第二电介质层具有大于8的介电常数，并且所述第一电介质层具有在4-8的范围内的介电常数。
10.根据权利要求8所述的半导体器件，其中，所述第二电介质层包括选自由以下材料组成的组中的材料：钽硅氧化物、氧化铝、氧化铪、氧化锆和氧化镧，并且所述第一电介质层包括选自由以下材料组成的组中的材料：硅酸铝、氮氧化硅、二氧化硅和氮化硅。
11.根据权利要求8所述的半导体器件，其中，所述第一电介质层具有在0.3-2纳米的范围内的厚度，并且所述第二电介质层具有在0.5-3纳米的范围内的厚度。
12.根据权利要求8所述的半导体器件，所述异质结构还包括：
设置在所述源极和漏极材料区与所述三维Ⅲ-Ⅴ族材料体之间的顶部势垒层，其中，所述沟槽也设置在所述顶部势垒层中。
13.一种半导体器件，包括：
设置在衬底上方的多个Ⅲ-Ⅴ族材料纳米线的垂直布置；
栅极堆叠体，其设置在所述Ⅲ-Ⅴ族材料纳米线中的每个纳米线的沟道区上并且完全包围所述沟道区，所述栅极堆叠体包括：
第一电介质层，其设置在所述沟道区中的每个沟道区上；
不同的第二电介质层，其与所述第一电介质层共形并且设置在所述第一电介质层上，但不设置在所述沟道区中的每个沟道区上，其中，所述第二电介质层具有比所述第一电介质层高的介电常数；以及
栅极电极，其设置在所述第二电介质层上；以及
源极和漏极区，其在所述栅极堆叠体的任一侧上包围所述Ⅲ-Ⅴ族材料纳米线中的每个纳米线的部分。
14.根据权利要求13所述的半导体器件，还包括：
设置在所述源极和漏极区与所述Ⅲ-Ⅴ族材料纳米线中的每个纳米线之间的顶部势垒层；以及
设置在所述衬底与最底部Ⅲ-Ⅴ族材料纳米线之间的底部势垒层，其中，所述栅极堆叠体的底部部分设置在所述底部势垒层上。
15.一种半导体器件，包括：
半导体衬底，其包括第一半导体材料；
所述半导体衬底上方的第二层，所述第二层包括与所述第一半导体材料不同的第二半导体材料；
所述第二层上方的纳米线，所述纳米线包括与所述第二半导体材料不同的第三材料，所述纳米线具有沟道区；
朝向所述沟道区的第一侧并且具有顶部的源极区，所述源极区的顶部位于所述纳米线的顶部的上方；
朝向所述沟道区的第二侧的漏极区，所述沟道区的所述第二侧与所述第一侧相对，所述漏极区具有顶部，所述漏极区的顶部位于所述纳米线的所述顶部的上方；
第一栅极电介质层，其围绕所述纳米线的所述沟道区；
第二栅极电介质层，其围绕所述纳米线的所述沟道区，所述第二栅极电介质层位于所述第一栅极电介质层上并且通过所述第一栅极电介质层而与所述纳米线的所述沟道区分开，所述第二栅极电介质层具有比所述第一栅极电介质层高的介电常数；
栅极电极，其围绕所述纳米线的所述沟道区，所述栅极电极通过所述第一栅极电介质层和所述第二栅极电介质层而与所述纳米线的所述沟道区分开；以及
其中，在所述第二层中设置沟槽从而所述第一栅极电介质层、所述第二栅极电介质层和所述栅极电极的位于所述纳米线的所述沟道区的下侧上的部分延伸到所述第二层的顶表面的下方。
16.根据权利要求15所述的器件，其中，所述第一栅极电介质层在垂直于从所述源极区延伸到所述漏极区的线所截取的第一截面中完全包围所述纳米线，并且所述第一栅极电介质层在穿过所述纳米线并且平行于所述衬底的顶表面所截取的第二截面中不完全包围所述纳米线。
17.根据权利要求16所述的器件，其中，所述第一截面中的所述纳米线的周界具有非圆形形状。
18.根据权利要求15所述的器件，其中，所述第二栅极电介质层具有大于8的介电常数，并且所述第一栅极电介质层具有7或更小的介电常数。
19.根据权利要求18所述的器件，所述第二栅极电介质层包括选自由以下材料组成的组中的材料：钽硅氧化物、氧化铝、氧化铪、氧化锆和氧化镧，并且所述第一栅极电介质层包括选自由以下材料组成的组中的材料：硅酸铝、氮氧化硅、二氧化硅和氮化硅。
20.根据权利要求18所述的器件，其中，所述第一栅极电介质层具有2到15纳米之间的厚度，包括2和15纳米，并且所述第二栅极电介质层具有0.5到3纳米之间的厚度，包括0.5和3纳米。
21.根据权利要求15所述的器件，其中，所述纳米线的所述第三材料包括来自周期表的Ⅲ族的元素，并且还包括来自周期表的Ⅴ族的元素。
22.根据权利要求21所述的器件，其中，所述第三材料包括InxAs1-x。
23.根据权利要求21所述的器件，其中，所述第三材料包括InxSb1-x。
24.根据权利要求15所述的器件，其中，所述第二栅极电介质层的位于所述纳米线的所述沟道区的下侧的下方的部分延伸到所述第二层的所述顶表面的下方，并且所述栅极电极的位于所述纳米线的所述沟道区的下侧的下方的部分延伸到所述第二层的所述顶表面的下方。
25.根据权利要求15所述的器件，其中，所述纳米线具有高度和宽度，并且所述高度与所述宽度大致相同。
26.根据权利要求15所述的器件，还包括位于所述纳米线上方并且位于所述源极和所述漏极下方的第三层。
27.一种半导体器件，包括：
半导体衬底，其包括第一半导体材料；
隔离区，其位于所述衬底的部分上，但不完全覆盖所述衬底；
衬底延伸区，其中未由隔离区覆盖的所述衬底的部分向上延伸穿过所述隔离区的底表面；
至少部分地位于所述半导体衬底的所述衬底延伸区上方的第二层，所述第二层的至少一部分位于所述隔离区的所述底表面上方并且位于所述隔离区的顶表面下方，所述第二层包括与所述第一半导体材料不同的第二半导体材料；
所述第二层上方的源极区，所述源极区具有顶部；
所述第二层上方的漏极区，所述漏极区具有顶部，所述漏极区与所述源极区横向间隔开；
所述第二层上方的沟道材料区，所述沟道材料区具有沿着从所述源极区延伸到所述漏极区的第一轴测量的长度，所述沟道材料区具有沿着从所述衬底向上延伸的第二轴测量的高度，所述沟道材料区具有沿着实质上垂直于所述第一轴和所述第二轴的第三轴测量的宽度，所述长度大于所述高度并且大于所述宽度，所述沟道材料区包括与所述第二半导体材料不同的第三材料，所述沟道材料区具有沟道区，所述沟道材料区具有顶部，所述沟道材料区的所述顶部位于所述源极区的所述顶部下方，并且位于所述漏极区的所述顶部下方；
第一栅极电介质层，其围绕所述沟道材料区的所述沟道区；
第二栅极电介质层，其围绕所述沟道材料区的所述沟道区，所述第二栅极电介质层位于所述第一栅极电介质层上并且通过所述第一栅极电介质层而与所述沟道材料区的所述沟道区分开，所述第二栅极电介质层具有比所述第一栅极电介质层高的介电常数；
栅极电极，其围绕所述沟道材料区的所述沟道区，所述栅极电极通过所述第一栅极电介质层和所述第二栅极电介质层而与所述沟道材料区的所述沟道区分开；以及
其中，在所述第二层中设置沟槽从而所述第一栅极电介质层的一部分延伸到所述沟道材料区的所述沟道区的底部下方并且延伸到所述第二层的顶表面下方，所述第二栅极电介质层的一部分延伸到所述沟道材料区的所述沟道区的所述底部下方并且延伸到所述第二层的所述顶表面下方，并且所述栅极电极的一部分延伸到所述沟道材料区的所述沟道区的所述底部下方并且延伸到所述第二层的所述顶表面下方。
28.根据权利要求27所述的器件，其中，所述沟道材料区包括Ⅲ-Ⅴ族材料。
29.根据权利要求28所述的器件，其中，所述第三材料包括选自由InxAs1-x和InxSb1-x组成的组中的材料。
30.根据权利要求27所述的器件，其中，所述第一栅极电介质层在垂直于从所述源极区延伸到所述漏极区的线所截取的第一截面中完全包围所述沟道材料区，并且所述第一栅极电介质层在穿过所述沟道材料区并且平行于所述衬底的顶表面所截取的第二截面中不完全包围所述沟道材料区。
31.根据权利要求27所述的器件，其中，所述第二栅极电介质层包括选自由以下材料组成的组中的材料：钽硅氧化物、氧化铝、氧化铪、氧化锆和氧化镧，并且所述第一栅极电介质层包括选自由以下材料组成的组中的材料：硅酸铝、氮氧化硅、二氧化硅和氮化硅。
32.一种半导体器件，包括：
设置在衬底上方的多个Ⅲ-Ⅴ族材料纳米线的垂直布置；
栅极堆叠体，其设置在所述Ⅲ-Ⅴ族材料纳米线中的每个纳米线的沟道区上并且完全包围所述沟道区，所述栅极堆叠体包括：
第一电介质层，其设置在所述沟道区中的每个沟道区的外部部分上，但不设置在内部部分上；
不同的第二电介质层，其与所述第一电介质层共形并且设置在所述沟道区中的每个沟道区的内部部分上，其中，所述第二电介质层具有比所述第一电介质层高的介电常数；以及
栅极电极，其设置在所述第二电介质层上；
半导体层，其设置在所述衬底与最底部Ⅲ-Ⅴ族材料纳米线之间，其中，所述栅极堆叠体的底部部分设置在所述半导体层上；以及
源极区和漏极区，其在所述栅极堆叠体的任一侧上设置在所述Ⅲ-Ⅴ族材料纳米线中的每个纳米线中或上。
33.根据权利要求32所述的半导体器件，其中，所述第二电介质层具有大于8的介电常数，并且所述第一电介质层具有在4-8的范围内的介电常数。
34.根据权利要求32所述的半导体器件，其中，所述第二电介质层包括选自由以下材料组成的组中的材料：钽硅氧化物、氧化铝、氧化铪、氧化锆和氧化镧，并且所述第一电介质层包括选自由以下材料组成的组中的材料：硅酸铝、氮氧化硅、二氧化硅和氮化硅。
35.根据权利要求32所述的半导体器件，其中，所述第一电介质层具有在2-15纳米的范围内的厚度，并且所述第二电介质层具有在0.5-3纳米的范围内的厚度。
CN201380045132.XA 2012-09-27 2013-06-12 具有带有多电介质栅极堆叠体的ⅲ-ⅴ族材料有源区的非平面半导体器件 Active CN104584226B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810146657.7A CN108198852B (zh) 2012-09-27 2013-06-12 具有带有多电介质栅极堆叠体的ⅲ-ⅴ族材料有源区的非平面半导体器件

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/629,154 US8823059B2 (en) 2012-09-27 2012-09-27 Non-planar semiconductor device having group III-V material active region with multi-dielectric gate stack
US13/629,154 2012-09-27
PCT/US2013/045507 WO2014051738A1 (en) 2012-09-27 2013-06-12 Non-planar semiconductor device having group iii-v material active region with multi-dielectric gate stack

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201810146657.7A Division CN108198852B (zh) 2012-09-27 2013-06-12 具有带有多电介质栅极堆叠体的ⅲ-ⅴ族材料有源区的非平面半导体器件

Publications (2)

Publication Number Publication Date
CN104584226A CN104584226A (zh) 2015-04-29
CN104584226B true CN104584226B (zh) 2018-12-11

Family

ID=50338011

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201810146657.7A Active CN108198852B (zh) 2012-09-27 2013-06-12 具有带有多电介质栅极堆叠体的ⅲ-ⅴ族材料有源区的非平面半导体器件
CN201380045132.XA Active CN104584226B (zh) 2012-09-27 2013-06-12 具有带有多电介质栅极堆叠体的ⅲ-ⅴ族材料有源区的非平面半导体器件

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201810146657.7A Active CN108198852B (zh) 2012-09-27 2013-06-12 具有带有多电介质栅极堆叠体的ⅲ-ⅴ族材料有源区的非平面半导体器件

Country Status (6)

Country Link
US (5) US8823059B2 (zh)
EP (3) EP2901485B1 (zh)
KR (2) KR101731737B1 (zh)
CN (2) CN108198852B (zh)
TW (1) TWI614896B (zh)
WO (1) WO2014051738A1 (zh)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107039515B (zh) * 2011-12-19 2021-05-25 英特尔公司 高电压场效应晶体管
US8823059B2 (en) * 2012-09-27 2014-09-02 Intel Corporation Non-planar semiconductor device having group III-V material active region with multi-dielectric gate stack
US8796751B2 (en) 2012-11-20 2014-08-05 Micron Technology, Inc. Transistors, memory cells and semiconductor constructions
US8896101B2 (en) * 2012-12-21 2014-11-25 Intel Corporation Nonplanar III-N transistors with compositionally graded semiconductor channels
US9224849B2 (en) * 2012-12-28 2015-12-29 Taiwan Semiconductor Manufacturing Company, Ltd. Transistors with wrapped-around gates and methods for forming the same
US8969145B2 (en) * 2013-01-19 2015-03-03 International Business Machines Corporation Wire-last integration method and structure for III-V nanowire devices
US9006842B2 (en) 2013-05-30 2015-04-14 Taiwan Semiconductor Manufacturing Company, Ltd. Tuning strain in semiconductor devices
US9349850B2 (en) 2013-07-17 2016-05-24 Taiwan Semiconductor Manufacturing Company, Ltd. Thermally tuning strain in semiconductor devices
KR102514481B1 (ko) * 2013-09-27 2023-03-27 인텔 코포레이션 Iii-v족 재료 능동 영역과 그레이딩된 게이트 유전체를 갖는 반도체 디바이스
US9048303B1 (en) 2014-01-30 2015-06-02 Infineon Technologies Austria Ag Group III-nitride-based enhancement mode transistor
US9337279B2 (en) 2014-03-03 2016-05-10 Infineon Technologies Austria Ag Group III-nitride-based enhancement mode transistor
JP2015207651A (ja) * 2014-04-21 2015-11-19 日本電信電話株式会社 半導体装置
US9306019B2 (en) * 2014-08-12 2016-04-05 GlobalFoundries, Inc. Integrated circuits with nanowires and methods of manufacturing the same
JP2016058449A (ja) * 2014-09-05 2016-04-21 住友電気工業株式会社 半導体装置
WO2016105396A1 (en) * 2014-12-23 2016-06-30 Intel Corporation Diffusion tolerant iii-v semiconductor heterostructures and devices including the same
US10497814B2 (en) 2014-12-23 2019-12-03 Intel Corporation III-V semiconductor alloys for use in the subfin of non-planar semiconductor devices and methods of forming the same
JP6591168B2 (ja) 2015-02-04 2019-10-16 株式会社東芝 半導体装置及びその製造方法
KR20170018718A (ko) 2015-08-10 2017-02-20 삼성전자주식회사 비정질 합금을 이용한 투명 전극 및 그 제조 방법
US10770458B2 (en) 2015-09-25 2020-09-08 Intel Corporation Nanowire transistor device architectures
US9425291B1 (en) 2015-12-09 2016-08-23 International Business Machines Corporation Stacked nanosheets by aspect ratio trapping
CN109313726B (zh) * 2015-12-30 2023-07-11 谷歌有限责任公司 使用电介质减薄来减少量子设备中的表面损耗和杂散耦合
US10886408B2 (en) * 2016-09-29 2021-01-05 Intel Corporation Group III-V material transistors employing nitride-based dopant diffusion barrier layer
JP6851804B2 (ja) 2016-12-14 2021-03-31 住友電気工業株式会社 半導体装置
CN106847910B (zh) * 2017-03-09 2020-07-07 复旦大学 一种GaN基半导体器件及其制备方法
CN107039884B (zh) * 2017-05-03 2019-07-12 中国科学院上海微系统与信息技术研究所 一种基于张应变Ge纳米线的有源区结构及激光器
CN109390400A (zh) * 2017-08-08 2019-02-26 中芯国际集成电路制造(上海)有限公司 环栅场效应晶体管及其形成方法
US11670686B2 (en) * 2017-09-26 2023-06-06 Intel Corporation III-N nanostructures formed via cavity fill
KR20200135684A (ko) 2019-05-24 2020-12-03 삼성전자주식회사 활성 영역과 반도체 층 사이의 배리어 층을 포함하는 반도체 소자
US11658233B2 (en) 2019-11-19 2023-05-23 Wolfspeed, Inc. Semiconductors with improved thermal budget and process of making semiconductors with improved thermal budget
US11569361B2 (en) 2020-12-31 2023-01-31 International Business Machines Corporation Nanosheet transistors with wrap around contact
US11908702B2 (en) 2021-08-19 2024-02-20 Taiwan Semiconductor Manufacturing Co., Ltd. Gate structures in semiconductor devices
US11581416B1 (en) * 2021-08-19 2023-02-14 Taiwan Semiconductor Manufacturing Co., Ltd. Gate structures in semiconductor devices

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102034863A (zh) * 2009-09-28 2011-04-27 中芯国际集成电路制造(上海)有限公司 半导体器件、含包围圆柱形沟道的栅的晶体管及制造方法
CN102656695A (zh) * 2009-12-07 2012-09-05 英特尔公司 基于量子阱的半导体器件

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6891227B2 (en) * 2002-03-20 2005-05-10 International Business Machines Corporation Self-aligned nanotube field effect transistor and method of fabricating same
US6921700B2 (en) * 2003-07-31 2005-07-26 Freescale Semiconductor, Inc. Method of forming a transistor having multiple channels
KR100612415B1 (ko) 2004-04-09 2006-08-16 삼성전자주식회사 올 어라운드된 채널 영역을 갖는 트랜지스터 및 그 제조방법
KR100528486B1 (ko) 2004-04-12 2005-11-15 삼성전자주식회사 불휘발성 메모리 소자 및 그 형성 방법
US7067868B2 (en) 2004-09-29 2006-06-27 Freescale Semiconductor, Inc. Double gate device having a heterojunction source/drain and strained channel
US20080121932A1 (en) * 2006-09-18 2008-05-29 Pushkar Ranade Active regions with compatible dielectric layers
KR100594327B1 (ko) * 2005-03-24 2006-06-30 삼성전자주식회사 라운드 형태의 단면을 가지는 나노와이어를 구비한 반도체소자 및 그 제조 방법
KR100755367B1 (ko) * 2005-06-08 2007-09-04 삼성전자주식회사 실린더형 게이트를 갖는 나노-라인 반도체 소자 및 그제조방법
US7354831B2 (en) * 2005-08-08 2008-04-08 Freescale Semiconductor, Inc. Multi-channel transistor structure and method of making thereof
JP5065616B2 (ja) * 2006-04-21 2012-11-07 株式会社東芝 窒化物半導体素子
KR100801063B1 (ko) 2006-10-02 2008-02-04 삼성전자주식회사 게이트 올 어라운드형 반도체 장치 및 그 제조 방법
WO2010064706A1 (ja) * 2008-12-04 2010-06-10 日本電気株式会社 半導体装置
US7893492B2 (en) * 2009-02-17 2011-02-22 International Business Machines Corporation Nanowire mesh device and method of fabricating same
US8115235B2 (en) * 2009-02-20 2012-02-14 Intel Corporation Modulation-doped halo in quantum well field-effect transistors, apparatus made therewith, and methods of using same
US7943530B2 (en) * 2009-04-03 2011-05-17 International Business Machines Corporation Semiconductor nanowires having mobility-optimized orientations
JP4991814B2 (ja) * 2009-09-16 2012-08-01 株式会社東芝 半導体装置およびその製造方法
JP5537555B2 (ja) * 2009-09-29 2014-07-02 株式会社東芝 半導体装置
TWI419324B (zh) * 2009-11-27 2013-12-11 Univ Nat Chiao Tung 具有三五族通道及四族源汲極之半導體裝置及其製造方法
US8173993B2 (en) 2009-12-04 2012-05-08 International Business Machines Corporation Gate-all-around nanowire tunnel field effect transistors
US8227833B2 (en) * 2009-12-23 2012-07-24 Intel Corporation Dual layer gate dielectrics for non-silicon semiconductor devices
US8193523B2 (en) * 2009-12-30 2012-06-05 Intel Corporation Germanium-based quantum well devices
US8519479B2 (en) * 2010-05-12 2013-08-27 International Business Machines Corporation Generation of multiple diameter nanowire field effect transistors
US8445337B2 (en) * 2010-05-12 2013-05-21 International Business Machines Corporation Generation of multiple diameter nanowire field effect transistors
US8536563B2 (en) * 2010-09-17 2013-09-17 International Business Machines Corporation Nanowire field effect transistors
US8575653B2 (en) * 2010-09-24 2013-11-05 Intel Corporation Non-planar quantum well device having interfacial layer and method of forming same
US8753942B2 (en) * 2010-12-01 2014-06-17 Intel Corporation Silicon and silicon germanium nanowire structures
CN102569399A (zh) * 2011-11-29 2012-07-11 中国科学院微电子研究所 源漏自对准的mos器件及其制作方法
US9484447B2 (en) * 2012-06-29 2016-11-01 Intel Corporation Integration methods to fabricate internal spacers for nanowire devices
US8823059B2 (en) * 2012-09-27 2014-09-02 Intel Corporation Non-planar semiconductor device having group III-V material active region with multi-dielectric gate stack

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102034863A (zh) * 2009-09-28 2011-04-27 中芯国际集成电路制造(上海)有限公司 半导体器件、含包围圆柱形沟道的栅的晶体管及制造方法
CN102656695A (zh) * 2009-12-07 2012-09-05 英特尔公司 基于量子阱的半导体器件

Also Published As

Publication number Publication date
US20160240612A1 (en) 2016-08-18
US9018680B2 (en) 2015-04-28
CN104584226A (zh) 2015-04-29
EP2901485A1 (en) 2015-08-05
TWI614896B (zh) 2018-02-11
US20140084343A1 (en) 2014-03-27
EP3035387B1 (en) 2018-05-16
WO2014051738A1 (en) 2014-04-03
KR20170048608A (ko) 2017-05-08
CN108198852B (zh) 2021-12-28
US10074718B2 (en) 2018-09-11
KR101951131B1 (ko) 2019-02-21
US20140332852A1 (en) 2014-11-13
TW201421690A (zh) 2014-06-01
US20150221762A1 (en) 2015-08-06
US9653548B2 (en) 2017-05-16
KR20150034221A (ko) 2015-04-02
US9343574B2 (en) 2016-05-17
US20170221990A1 (en) 2017-08-03
CN108198852A (zh) 2018-06-22
EP3998637A1 (en) 2022-05-18
EP2901485B1 (en) 2021-12-29
EP3035387A1 (en) 2016-06-22
KR101731737B1 (ko) 2017-04-28
US8823059B2 (en) 2014-09-02
EP2901485A4 (en) 2016-06-01

Similar Documents

Publication Publication Date Title
CN104584226B (zh) 具有带有多电介质栅极堆叠体的ⅲ-ⅴ族材料有源区的非平面半导体器件
US11894465B2 (en) Deep gate-all-around semiconductor device having germanium or group III-V active layer
US9691843B2 (en) Common-substrate semiconductor devices having nanowires or semiconductor bodies with differing material orientation or composition
CN104584189B (zh) 包含具有低带隙包覆层的沟道区的非平面半导体器件
CN105556676B (zh) 具有ⅲ-ⅴ族材料有源区和渐变栅极电介质的半导体器件
CN104584224B (zh) 具有锗有源层及其下方的寄生漏电屏障层的半导体器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant