CN104465586A - 一种新型圆片级封装结构及其工艺方法 - Google Patents

一种新型圆片级封装结构及其工艺方法 Download PDF

Info

Publication number
CN104465586A
CN104465586A CN201410828528.8A CN201410828528A CN104465586A CN 104465586 A CN104465586 A CN 104465586A CN 201410828528 A CN201410828528 A CN 201410828528A CN 104465586 A CN104465586 A CN 104465586A
Authority
CN
China
Prior art keywords
substrate
disk
product
salient point
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410828528.8A
Other languages
English (en)
Other versions
CN104465586B (zh
Inventor
梁志忠
王亚琴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JCET Group Co Ltd
Original Assignee
Jiangsu Changjiang Electronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangsu Changjiang Electronics Technology Co Ltd filed Critical Jiangsu Changjiang Electronics Technology Co Ltd
Priority to CN201410828528.8A priority Critical patent/CN104465586B/zh
Publication of CN104465586A publication Critical patent/CN104465586A/zh
Application granted granted Critical
Publication of CN104465586B publication Critical patent/CN104465586B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

本发明涉及一种新型圆片级封装结构及其工艺方法，所述结构包括基板（1），所述基板（1）正面倒装有芯片（2），所述芯片（2）正面设置有金属凸点（3），所述金属凸点（3）与基板（1）之间通过锡球（4）相连接，所述芯片（2）正面与基板（1）之间设置有底部填充胶（5），所述芯片（2）背面包封有塑封料（6），所述基板（1）背面电镀有金属层（7）。本发明一种新型圆片级封装结构及其工艺方法，圆片上的图面设计与引线框的图面完全对应，实现整片圆片倒装于引线框，再进行圆片的切割分离以及封装，实现单颗芯片尺寸等同于引线框单颗Unit的晶圆级封装。

Description

一种新型圆片级封装结构及其工艺方法
技术领域
本发明涉及一种新型圆片级封装结构及其工艺方法，属于半导体封装技术领域。
背景技术
现有的圆片级封装，先对圆片进行划片，将完成划片后分离的芯片正面粘贴在载板上，再对载板粘贴芯片的一侧进行塑封，去除载板，露出芯片正面，对芯片正面电极进行Fanout 重布线制作金属线路与产品电性的输出。圆片划片后单颗芯片排列粘贴在载板上进行包封、制作Fanout金属线路，一方面芯片排列对位的效率低，而且分离芯片排列对位容易产生位移偏差，这将造成后续芯片正面Fanout金属线路的偏移；由于圆片Fanout封装在封装厂进行，但是对于封装厂进行Fanout工艺涉及的密间距线路制作，难度比较高，容易出现线路短路、线路剥离的问题，良率偏低。
发明内容
本发明的目的在于克服上述不足，提供一种新型圆片级封装结构及其工艺方法，圆片上的图面设计与引线框的图面完全对应，实现整片圆片倒装于引线框，再进行圆片的切割分离以及封装，实现单颗芯片尺寸等同于引线框单颗Unit的晶圆级封装。
本发明的目的是这样实现的：一种新型圆片级封装结构，它包括基板，所述基板正面倒装有芯片，所述芯片正面设置有金属凸点，所述金属凸点与基板之间通过锡球相连接，所述芯片正面与基板之间设置有底部填充胶，所述芯片背面包封有塑封料，所述基板背面电镀有金属层。
一种新型圆片级封装结构的工艺方法，所述方法包括以下步骤：
步骤一、取一圆片，圆片正面线路设计完全对应于引线框图面，单颗芯片尺寸等同于封装尺寸；
步骤二、在圆片正面电极上制作金属凸点；
步骤三、在金属凸点上制作锡球；
步骤四、圆片通过金属凸点上的锡球倒装于基板，基板单颗产品尺寸等同于单颗芯片尺寸；
步骤五、将完成倒装的圆片与基板放入回流焊设备进行回流焊；
步骤六、对完成回流焊的产品进行正面切割，切至基板正面，切穿圆片；
步骤七、对完成圆片切割的切割槽内注入底部填充胶，利用毛细现象填充芯片与基板之间空白区；
步骤八、对完成底部填充胶填充后的产品进行塑封；
步骤九、对完成塑封后的产品进行基板背面电镀；
步骤十、对完成电镀的产品进行切割，分离单个产品。
所述圆片正面线路可以根据引线框图面进行Fanout设计；
所述引线框图面可以根据圆片正面线路进行匹配设计。
与现有技术相比，本发明具有以下有益效果：
1、芯片重布线制作与封装分别由各自擅长的晶圆FAB厂与封装厂完成，产品良率比较高；
2、引线框单颗Unit尺寸等同于单独的芯片尺寸，不仅最大化地利用了金属引线框，而且可以缩小产品尺寸，提高引线框的利用率，降低材料成本；
3、整片圆片一次倒装完成、大大提高了生产效率，降低了生产成本。
附图说明
图1为本发明一种新型圆片级封装结构的结构示意图。
图2~图11为本发明一种新型圆片级封装结构工艺方法的各工序示意图。
其中：
基板1
芯片2
金属凸点3
锡球4
底部填充胶5
塑封料6
金属层7。
具体实施方式
参见图1，本发明一种新型圆片级封装结构，它包括基板1，所述基板1正面倒装有芯片2，所述芯片2正面设置有金属凸点3，所述金属凸点3与基板1之间通过锡球4相连接，所述芯片2正面与基板1之间设置有底部填充胶5，所述芯片2背面包封有塑封料6，所述基板1背面电镀有金属层7。
其工艺方法如下：
步骤一、参见图2，取一圆片，圆片正面线路设计完全对应于引线框图面，单颗芯片尺寸等同于封装尺寸；
步骤二、参见图3，在圆片正面电极上制作金属凸点；
步骤三、参见图4，在金属凸点上制作锡球；
步骤四、参见图5，圆片通过金属凸点上的锡球倒装于基板，基板单颗产品尺寸等同于单颗芯片尺寸；
步骤五、参见图6，将完成倒装的圆片与基板放入回流焊设备进行回流焊；
步骤六、参见图7，对完成回流焊的产品进行正面切割，切至基板正面，切穿圆片；
步骤七、参见图8，对完成圆片切割的切割槽内注入底部填充胶，利用毛细现象填充芯片与基板之间空白区；
步骤八、参见图9，对完成底部填充胶填充后产品进行塑封；
步骤九、参见图10，对完成塑封后的产品进行基板背面电镀；
步骤十、参见图11，对完成电镀的产品进行切割，分离单个产品。
所述圆片正面线路可以根据引线框图面进行Fanout设计；
所述引线框图面可以根据圆片正面线路进行匹配设计。

Claims (3)

1.一种新型圆片级封装结构，其特征在于：它包括基板（1），所述基板（1）正面倒装有芯片（2），所述芯片（2）正面设置有金属凸点（3），所述金属凸点（3）与基板（1）之间通过锡球（4）相连接，所述芯片（2）正面与基板（1）之间设置有底部填充胶（5），所述芯片（2）背面包封有塑封料（6），所述基板（1）背面电镀有金属层（7）。
2.一种新型圆片级封装结构的工艺方法，其特征在于所述方法包括以下步骤：
步骤一、取一圆片，圆片正面线路设计完全对应于引线框图面，单颗芯片尺寸等同于封装尺寸；
步骤二、在圆片正面电极上制作金属凸点；
步骤三、在金属凸点上制作锡球；
步骤四、圆片通过金属凸点上的锡球倒装于基板，基板单颗产品尺寸等同于单颗芯片尺寸；
步骤五、将完成倒装的圆片与基板放入回流焊设备进行回流焊；
步骤六、对完成回流焊的产品进行正面切割，切至基板正面，切穿圆片；
步骤七、对完成圆片切割的切割槽内注入底部填充胶，利用毛细现象填充芯片与基板之间空白区；
步骤八、对完成底部填充胶填充后产品进行塑封；
步骤九、对完成塑封后的产品进行基板背面电镀；
步骤十、对完成电镀的产品进行切割，分离单个产品。
3.根据权利要求2所述的一种新型圆片级封装结构的工艺方法，其特征在于：所述圆片正面线路根据引线框图面进行Fanout设计或引线框图面根据圆片正面线路进行匹配设计。
CN201410828528.8A 2014-12-26 2014-12-26 一种圆片级封装结构及其工艺方法 Active CN104465586B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410828528.8A CN104465586B (zh) 2014-12-26 2014-12-26 一种圆片级封装结构及其工艺方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410828528.8A CN104465586B (zh) 2014-12-26 2014-12-26 一种圆片级封装结构及其工艺方法

Publications (2)

Publication Number Publication Date
CN104465586A true CN104465586A (zh) 2015-03-25
CN104465586B CN104465586B (zh) 2018-07-10

Family

ID=52911398

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410828528.8A Active CN104465586B (zh) 2014-12-26 2014-12-26 一种圆片级封装结构及其工艺方法

Country Status (1)

Country Link
CN (1) CN104465586B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107801320A (zh) * 2017-09-22 2018-03-13 郑州云海信息技术有限公司 一种组件与印刷电路板之间的封装结构及其制造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060281225A1 (en) * 2005-06-09 2006-12-14 Ming Sun Wafer level bumpless method of making a flip chip mounted semiconductor device package
KR100891649B1 (ko) * 2002-08-08 2009-04-02 삼성테크윈 주식회사 반도체 패키지 제조방법
CN102263070A (zh) * 2011-06-13 2011-11-30 西安天胜电子有限公司 一种基于基板封装的wlcsp封装件
CN103050465A (zh) * 2012-12-12 2013-04-17 华天科技（西安）有限公司 一种带有铜柱的晶圆减薄的单芯片封装件及其制作工艺
CN103325696A (zh) * 2012-03-21 2013-09-25 矽品精密工业股份有限公司 晶圆级半导体封装件的制法及其晶圆级封装基板的制法
CN103400767A (zh) * 2013-08-06 2013-11-20 江苏长电科技股份有限公司 先蚀后封芯片倒装凸点三维系统级金属线路板及工艺方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100891649B1 (ko) * 2002-08-08 2009-04-02 삼성테크윈 주식회사 반도체 패키지 제조방법
US20060281225A1 (en) * 2005-06-09 2006-12-14 Ming Sun Wafer level bumpless method of making a flip chip mounted semiconductor device package
CN102263070A (zh) * 2011-06-13 2011-11-30 西安天胜电子有限公司 一种基于基板封装的wlcsp封装件
CN103325696A (zh) * 2012-03-21 2013-09-25 矽品精密工业股份有限公司 晶圆级半导体封装件的制法及其晶圆级封装基板的制法
CN103050465A (zh) * 2012-12-12 2013-04-17 华天科技（西安）有限公司 一种带有铜柱的晶圆减薄的单芯片封装件及其制作工艺
CN103400767A (zh) * 2013-08-06 2013-11-20 江苏长电科技股份有限公司 先蚀后封芯片倒装凸点三维系统级金属线路板及工艺方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107801320A (zh) * 2017-09-22 2018-03-13 郑州云海信息技术有限公司 一种组件与印刷电路板之间的封装结构及其制造方法

Also Published As

Publication number Publication date
CN104465586B (zh) 2018-07-10

Similar Documents

Publication Publication Date Title
CN105428331A (zh) 一种基于载体的扇出2.5d/3d封装结构
CN105762084A (zh) 倒装芯片的封装方法及封装装置
CN104241217A (zh) 一种芯片背面裸露的扇出型封装结构及制造方法
US20200251352A1 (en) Quad Flat No Lead Package And Method Of Making
CN103985692A (zh) Ac-dc电源电路的封装结构及其封装方法
CN104538378A (zh) 一种圆片级封装结构及其工艺方法
CN104465551A (zh) 机械压合方式实现电性和散热的封装结构及工艺方法
CN104465586A (zh) 一种新型圆片级封装结构及其工艺方法
CN204375738U (zh) 圆片级封装结构
CN204375730U (zh) 一种圆片级封装结构
CN103606539A (zh) 一种基于框架采用开孔优化技术的扁平封装件及其制作工艺
CN204088305U (zh) 新型高密度可堆叠封装结构
CN203871320U (zh) Ac-dc电源电路的封装结构
CN204375729U (zh) 一种新型圆片级封装结构
CN104617052A (zh) 一种采用预置胶膜工艺封装的智能卡模块及其封装方法
CN103985693A (zh) 无刷直流电机集成驱动电路的封装结构及其封装方法
CN104617002A (zh) 一种半导体封装方法及结构
CN204216033U (zh) 引线框架、半导体封装体
CN204361085U (zh) 金属引线框高导热倒装片封装结构
CN105489741A (zh) 一种led倒装芯片的压模封装工艺
CN203826369U (zh) 一种半导体引线框架
CN104465585A (zh) 圆片级封装结构及其工艺方法
CN204067351U (zh) 双芯片封装体
CN104465602A (zh) 利用框架封装重布线的倒装pip封装结构及其制造方法
CN204375739U (zh) 利用框架封装重布线的倒装pip封装结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant