CN104465551A - 机械压合方式实现电性和散热的封装结构及工艺方法 - Google Patents

机械压合方式实现电性和散热的封装结构及工艺方法 Download PDF

Info

Publication number
CN104465551A
CN104465551A CN201410823378.1A CN201410823378A CN104465551A CN 104465551 A CN104465551 A CN 104465551A CN 201410823378 A CN201410823378 A CN 201410823378A CN 104465551 A CN104465551 A CN 104465551A
Authority
CN
China
Prior art keywords
photoresistance film
pin
chip
heat
heat dissipation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410823378.1A
Other languages
English (en)
Other versions
CN104465551B (zh
Inventor
郭小伟
龚臻
薛海冰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JCET Group Co Ltd
Original Assignee
Jiangsu Changjiang Electronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangsu Changjiang Electronics Technology Co Ltd filed Critical Jiangsu Changjiang Electronics Technology Co Ltd
Priority to CN201410823378.1A priority Critical patent/CN104465551B/zh
Publication of CN104465551A publication Critical patent/CN104465551A/zh
Application granted granted Critical
Publication of CN104465551B publication Critical patent/CN104465551B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

本发明涉及一种机械压合方式实现电性和散热的封装结构及工艺方法，所述结构包括引脚（1），所述引脚（1）上通过锡球（2）倒装有芯片（3），所述芯片（3）上设置有散热框架（4），所述散热框架（4）四侧向下设置有卡爪（5），所述引脚（1）、芯片（3）和散热框架（4）之间以及散热框架（4）外围均包封有塑封料（6）。一种机械压合方式实现电性和散热的封装结构及工艺方法，它能够解决传统带散热片封装的高成本及易失效的问题。

Description

机械压合方式实现电性和散热的封装结构及工艺方法
技术领域
本发明涉及一种机械压合方式实现电性和散热的封装结构及工艺方法，属于半导体封装技术领域。
背景技术
传统带散热片的四面扁平无引脚封装主要为以下结构：
在封装上面贴上金属散热片，散热片和封装通过粘结物质相连（如图3所示）。
上述传统的封装结构存在以下缺点：
传统的带散热片的封装，封装和散热片通过粘结物质相连，粘结物质的散热性能对封装的散热能力有影响，同时粘接物质、金属散热片和封装之间如果有分层，会导致热量无法散发，可能导致元器件失效。
发明内容
本发明的目的在于克服上述不足，提供一种机械压合方式实现电性和散热的封装结构及工艺方法，它能够解决传统带散热片封装的高成本及易失效的问题。
本发明的目的是这样实现的：一种机械压合方式实现电性和散热的封装结构，它包括引脚，所述引脚上通过锡球倒装有芯片，所述芯片上设置有散热框架，所述散热框架四侧向下设置有卡爪，所述引脚、芯片和散热框架之间以及散热框架外围均包封有塑封料。
所述卡爪底部与引脚底部齐平。
一种机械压合方式实现电性和散热的封装结构的工艺方法，所述方法包括如下步骤：
步骤一、取金属基板
步骤二、贴光阻膜作业
在金属基板正面及背面分别贴上可进行曝光显影的光阻膜；
步骤三、金属基板正面及背面去除部分光阻膜
利用曝光显影设备将步骤二完成贴光阻膜作业的金属基板正面及背面进行图形曝光、显影与去除部分图形光阻膜，以露出金属基板背面后续需要进行蚀刻的区域；
步骤四、蚀刻
在步骤三中金属基板正面及背面去除部分光阻膜的区域进行化学蚀刻，形成相应的引脚；
步骤五、去除光阻膜
去除金属基板表面的光阻膜；
步骤六、装片
在步骤三形成的引脚上进行倒装芯片的安装；
步骤七、回流焊
通过回流焊使芯片和步骤四形成的引脚进行互联；
步骤八、散热片冲压
取一散热片对其进行冲压，得到四侧分别形成卡爪结构的上层散热片框架；
步骤九、环氧树脂塑封
把步骤八得到的上层散热片框架放进塑封模具之后，再把步骤七形成的产品一并放入塑封模具，堆叠，然后进行环氧树脂塑封保护；
步骤十、电镀抗氧化金属层
在步骤九塑封后金属基板表面裸露在外的金属表面进行抗氧化金属层电镀；
步骤十一、成品切割
把完成电镀的框架进行切割，形成单颗产品。
与现有技术相比，本发明具有以下有益效果：
1、通过散热框架卡爪与塑封料的咬合，实现电性和散热的封装芯片和散热片直接接触，可以有更好的散热效果和电性能；
2、通过散热框架卡爪与塑封料的咬合，实现散热框架与芯片直接结合，省掉了粘结剂，大大降低了封装的成本；
3、散热框架四侧冲压形成的卡爪可以实现芯片的接地电性功能。
附图说明
图1为本发明一种机械压合方式实现电性和散热的封装结构的示意图。
图2为图1中散热框架的立体结构示意图。
图3为传统带散热片的四面扁平无引脚封装结构的示意图。
其中：
引脚1
锡球2
芯片3
散热框架4
卡爪5
塑封料6
金属散热片7
粘结物质8。
具体实施方式
参见图1、图2，本发明一种机械压合方式实现电性和散热的封装结构，它包括引脚1，所述引脚1上通过锡球2倒装有芯片3，所述芯片3上设置有散热框架4，所述散热框架4四侧向下设置有卡爪5，所述引脚1、芯片3和散热框架4之间以及散热框架4外围均包封有塑封料6。
所述卡爪5底部与引脚1底部齐平。
其工艺方法如下：
步骤一、取金属基板
步骤二、贴光阻膜作业
在金属基板正面及背面分别贴上可进行曝光显影的光阻膜；
步骤三、金属基板正面及背面去除部分光阻膜
利用曝光显影设备将步骤二完成贴光阻膜作业的金属基板正面及背面进行图形曝光、显影与去除部分图形光阻膜，以露出金属基板背面后续需要进行蚀刻的区域；
步骤四、蚀刻
在步骤三中金属基板正面及背面去除部分光阻膜的区域进行化学蚀刻，形成相应的引脚；
步骤五、去除光阻膜
去除金属基板表面的光阻膜；
步骤六、装片
在步骤三形成的引脚上进行倒装芯片的安装；
步骤七、回流焊
通过回流焊使芯片和步骤四形成的引脚进行互联；
步骤八、散热片冲压
取一散热片对其进行冲压，得到四侧分别形成卡爪结构的上层散热片框架；
步骤九、环氧树脂塑封
把步骤八得到的上层散热片框架放进塑封模具之后，再把步骤七形成的产品一并放入塑封模具，堆叠，然后进行环氧树脂塑封保护；
步骤十、电镀抗氧化金属层或披覆抗氧化剂
在步骤九塑封后金属基板表面裸露在外的金属表面进行抗氧化金属层电镀，如金、镍金、镍钯金、锡或是被覆抗氧化剂；
步骤十一、成品切割
把完成电镀的框架进行切割，形成单颗产品。

Claims (3)

1.一种机械压合方式实现电性和散热的封装结构，其特征在于：它包括引脚（1），所述引脚（1）上通过锡球（2）倒装有芯片（3），所述芯片（3）上设置有散热框架（4），所述散热框架（4）四侧向下设置有卡爪（5），所述引脚（1）、芯片（3）和散热框架（4）之间以及散热框架（4）外围均包封有塑封料（6）。
2.根据权利要求1所述的一种机械压合方式实现电性和散热的封装结构，其特征在于：所述卡爪（5）底部与引脚（1）底部齐平。
3.一种机械压合方式实现电性和散热的封装结构的工艺方法，其特征在于所述方法包括如下步骤：
步骤一、取金属基板
步骤二、贴光阻膜作业
在金属基板正面及背面分别贴上可进行曝光显影的光阻膜；
步骤三、金属基板正面及背面去除部分光阻膜
利用曝光显影设备将步骤二完成贴光阻膜作业的金属基板正面及背面进行图形曝光、显影与去除部分图形光阻膜，以露出金属基板背面后续需要进行蚀刻的区域；
步骤四、蚀刻
在步骤三中金属基板正面及背面去除部分光阻膜的区域进行化学蚀刻，形成相应的引脚；
步骤五、去除光阻膜
去除金属基板表面的光阻膜；
步骤六、装片
在步骤三形成的引脚上进行倒装芯片的安装；
步骤七、回流焊
通过回流焊使芯片和步骤四形成的引脚进行互联；
步骤八、散热片冲压
取一散热片对其进行冲压，得到四侧分别形成卡爪结构的上层散热片框架；
步骤九、环氧树脂塑封
把步骤八得到的上层散热片框架放进塑封模具之后，再把步骤七形成的产品一并放入塑封模具，堆叠，然后进行环氧树脂塑封保护；
步骤十、电镀抗氧化金属层
在步骤九塑封后金属基板表面裸露在外的金属表面进行抗氧化金属层电镀；
步骤十一、成品切割
把完成电镀的框架进行切割，形成单颗产品。
CN201410823378.1A 2014-12-26 2014-12-26 机械压合方式实现电性和散热的封装结构及工艺方法 Active CN104465551B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410823378.1A CN104465551B (zh) 2014-12-26 2014-12-26 机械压合方式实现电性和散热的封装结构及工艺方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410823378.1A CN104465551B (zh) 2014-12-26 2014-12-26 机械压合方式实现电性和散热的封装结构及工艺方法

Publications (2)

Publication Number Publication Date
CN104465551A true CN104465551A (zh) 2015-03-25
CN104465551B CN104465551B (zh) 2017-12-01

Family

ID=52911376

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410823378.1A Active CN104465551B (zh) 2014-12-26 2014-12-26 机械压合方式实现电性和散热的封装结构及工艺方法

Country Status (1)

Country Link
CN (1) CN104465551B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105098030A (zh) * 2015-06-17 2015-11-25 苏州迈瑞微电子有限公司 一种ic封装方法及其封装结构
CN105428330A (zh) * 2015-10-30 2016-03-23 杰群电子科技（东莞）有限公司 一种半导体器件及其制造方法
CN107731764A (zh) * 2017-09-30 2018-02-23 长电科技（宿迁）有限公司 一种半导体封装结构
CN107749408A (zh) * 2017-09-30 2018-03-02 长电科技（宿迁）有限公司 一种弹性导热件露出封装结构

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1549337A (zh) * 2003-05-09 2004-11-24 华泰电子股份有限公司 防止半导体封装件中散热片溢胶的散热片装置
US20050023670A1 (en) * 2003-07-31 2005-02-03 Renesas Technology Corp. Semiconductor device and a method of manufacturing the same
CN1622319A (zh) * 2003-11-27 2005-06-01 矽统科技股份有限公司 晶片散热元件
US20070200250A1 (en) * 2004-08-24 2007-08-30 Infineon Technologies Ag Semiconductor Device with a Semiconductor Chip Using Lead Technology and Method of Manufacturing the Same
CN101834163A (zh) * 2010-04-29 2010-09-15 南通富士通微电子股份有限公司 一种半导体倒装焊封装散热改良结构

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1549337A (zh) * 2003-05-09 2004-11-24 华泰电子股份有限公司 防止半导体封装件中散热片溢胶的散热片装置
US20050023670A1 (en) * 2003-07-31 2005-02-03 Renesas Technology Corp. Semiconductor device and a method of manufacturing the same
CN1622319A (zh) * 2003-11-27 2005-06-01 矽统科技股份有限公司 晶片散热元件
US20070200250A1 (en) * 2004-08-24 2007-08-30 Infineon Technologies Ag Semiconductor Device with a Semiconductor Chip Using Lead Technology and Method of Manufacturing the Same
CN101834163A (zh) * 2010-04-29 2010-09-15 南通富士通微电子股份有限公司 一种半导体倒装焊封装散热改良结构

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105098030A (zh) * 2015-06-17 2015-11-25 苏州迈瑞微电子有限公司 一种ic封装方法及其封装结构
CN105428330A (zh) * 2015-10-30 2016-03-23 杰群电子科技（东莞）有限公司 一种半导体器件及其制造方法
WO2017071418A1 (zh) * 2015-10-30 2017-05-04 杰群电子科技（东莞）有限公司 半导体器件及其制造方法
CN107731764A (zh) * 2017-09-30 2018-02-23 长电科技（宿迁）有限公司 一种半导体封装结构
CN107749408A (zh) * 2017-09-30 2018-03-02 长电科技（宿迁）有限公司 一种弹性导热件露出封装结构
CN107731764B (zh) * 2017-09-30 2020-04-21 长电科技（宿迁）有限公司 一种半导体封装结构
CN107749408B (zh) * 2017-09-30 2020-04-21 长电科技（宿迁）有限公司 一种弹性导热件露出封装结构

Also Published As

Publication number Publication date
CN104465551B (zh) 2017-12-01

Similar Documents

Publication Publication Date Title
US9640469B2 (en) Matrix lid heatspreader for flip chip package
US8426255B2 (en) Chip package structure and method for manufacturing the same
US20150340305A1 (en) Stacked die package with redistribution layer
CN110690123B (zh) 具有裸片附接焊盘锁定特征的热无引线阵列封装
JP2015504608A5 (zh)
KR101690051B1 (ko) 집적 회로 패키지를 위한 노출된 솔더링 가능한 열 확산기
US9142523B2 (en) Semiconductor device and manufacturing method thereof
CN117558699A (zh) 通过3d堆叠解决方案的qfn上的smd集成
US20180076187A1 (en) Semiconductor device manufacturing method
TW201203400A (en) Semiconductor device and method of forming perforated opening in bottom substrate of flipchip pop assembly to reduce bleeding of underfill material
US20070054484A1 (en) Method for fabricating semiconductor packages
CN103794587A (zh) 一种高散热芯片嵌入式重布线封装结构及其制作方法
CN104465551A (zh) 机械压合方式实现电性和散热的封装结构及工艺方法
US20130009311A1 (en) Semiconductor carrier, package and fabrication method thereof
US8525336B2 (en) Semiconductor package and method of fabricating the same
CN103887256A (zh) 一种高散热芯片嵌入式电磁屏蔽封装结构及其制作方法
CN204361085U (zh) 金属引线框高导热倒装片封装结构
CN204375721U (zh) 机械压合方式实现电性和散热的封装结构
US8951841B2 (en) Clip frame semiconductor packages and methods of formation thereof
CN104465598A (zh) 金属引线框高导热倒装片封装结构及其工艺方法
TW201436146A (zh) 具有覆晶晶粒附著之引線框陣列封裝
CN209232767U (zh) 一种新型半导体封装结构
TWI628756B (zh) 封裝結構及其製作方法
KR20120098376A (ko) 반도체 패키지 구조를 가공하는 방법
CN103824820A (zh) 引线框区域阵列封装技术

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant