CN204067351U - 双芯片封装体 - Google Patents
双芯片封装体 Download PDFInfo
- Publication number
- CN204067351U CN204067351U CN201420338836.8U CN201420338836U CN204067351U CN 204067351 U CN204067351 U CN 204067351U CN 201420338836 U CN201420338836 U CN 201420338836U CN 204067351 U CN204067351 U CN 204067351U
- Authority
- CN
- China
- Prior art keywords
- mos transistor
- chip
- lead frame
- transistor chip
- solder layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
本实用新型提供了一种双芯片封装体,包括一引线框架,所述引线框架表面并列设置MOS晶体管芯片和集成电路控制芯片,所述MOS晶体管芯片与所述引线框架之间通过焊料层粘接在一起,所述焊料层靠近所述MOS晶体管芯片一侧的表面为一预制的平面,以防止MOS晶体管芯片发生倾斜,所述集成电路控制芯片与所述引线框架之间通过导电银浆层粘接在一起。本实用新型的优点在于,采用焊料层提高MOS晶体管芯片的散热效率,并通过焊料层表面的一预制的平面确保MOS晶体管芯片的水平放置。
Description
技术领域
本发明涉及芯片封装领域,尤其涉及一种双芯片封装体。
背景技术
电源驱动器通常分为一个MOS晶体管和一颗集成电路控制芯片。现有技术中由于两种芯片的封装工艺不同,因此通常是将MOS晶体管和集成电路控制芯片分开封装,形成两个不同的封装体。
而两个不同的封装会在PCB上占据更大的面积,不利于电子产品的小型化。故如何统一封装工艺,将两颗芯片封装在同一封装体上是现有技术亟待解决的问题。
发明内容
本发明所要解决的技术问题是,提供一种包括一个MOS晶体管和一颗集成电路控制芯片双芯片封装体。
为了解决上述问题,本发明提供了一种双芯片封装体,包括一引线框架,所述引线框架表面并列设置MOS晶体管芯片和集成电路控制芯片,所述MOS晶体管芯片与所述引线框架之间通过焊料层粘接在一起,所述焊料层靠近所述MOS晶体管芯片一侧的表面为一预制的平面,以防止MOS晶体管芯片发生倾斜,所述集成电路控制芯片与所述引线框架之间通过导电银浆层粘接在一起。
可选的,所述引线框架在设置MOS晶体管芯片和设置集成电路控制芯片两区域之间具有一沟槽。
可选的,所述焊料层的成分是金锡合金,锡的原子百分比为50.0 %到50.5 %。
可选的,所述焊料层的横向尺寸大于所述MOS晶体管芯片的横向尺寸。
本发明的优点在于,采用焊料层提高MOS晶体管芯片的散热效率,并通过焊料层表面的一预制的平面确保MOS晶体管芯片的水平放置。
附图说明
附图1所示是本发明具体实施方式的结构示意图。
具体实施方式
下面结合附图对本发明提供的双芯片封装体的具体实施方式做详细说明。
附图1所示是本具体实施方式的结构示意图,包括一引线框架10,所述引线框架10的表面并列设置MOS晶体管芯片11和集成电路控制芯片12,所述MOS晶体管芯片11与所述引线框架10之间通过焊料层13粘接在一起,所述焊料层13靠近所述MOS晶体管芯片11一侧的表面为一预制的平面,所述集成电路控制芯片12与所述引线框架10之间通过导电银浆层14粘接在一起。
为了提高MOS晶体管芯片11的散热性能,MOS晶体管芯片11与所述引线框架10之间通过焊料层13而非导电银浆粘接。所述焊料层13通常是多种金属的合金,例如是金锡合金,锡的原子百分比为50.0 %到50.5 %。其导热性远远好于导电银浆。
由于将MOS晶体管芯片11和集成电路控制芯片12封装在一起,因此MOS晶体管芯片11和集成电路控制芯片12需要彼此保持水平,以便后续引线和封胶工艺中不会造成翘曲和芯片裸露。但采用焊料的问题在于,焊料在引线框架10表面通常是球形的,而MOS晶体管芯片11的尺寸普遍较小,而因此MOS晶体管芯片11在放置时很容易发生倾斜。因此本具体实施方式提出了首先在焊料层13上形成一预制的平面,以防止MOS晶体管芯片11发生倾斜。
所述焊料层13的横向尺寸大于所述MOS晶体管芯片的横向尺寸。该焊料层的形成方式可以是在引线框架10的表面预形成一个覆盖面积较小的焊料,其初始的横向面积可以小于置于其上的MOS晶体管芯片11的横向面积。然后采用一专用的端部是一平面压头将焊料压扁形成一预制平面,扩大其横向面积至大于MOS晶体管芯片11的横向面积,从而起到对MOS晶体管芯片11的稳定支撑。预制平面可以提高MOS晶体管芯片11在焊料层13表面的稳定性。
进一步地,在本具体实施方式中,所述引线框架10在设置MOS晶体管芯片11和设置集成电路控制芯片12两区域之间具有一沟槽15。由于MOS晶体管芯片11的发热量较大,该沟槽15能够避免MOS晶体管芯片11产生的热量传导至集成电路控制芯片12,降低集成电路控制芯片12区域的温度。
以上所述仅是本发明的优选实施方式,应当指出,对于本技术领域的普通技术人员,在不脱离本发明原理的前提下,还可以做出若干改进和润饰,这些改进和润饰也应视为本发明的保护范围。
Claims (3)
1.一种双芯片封装体,包括一引线框架,其特征在于,所述引线框架表面并列设置MOS晶体管芯片和集成电路控制芯片,所述MOS晶体管芯片与所述引线框架之间通过焊料层粘接在一起,所述焊料层靠近所述MOS晶体管芯片一侧的表面为一预制的平面,以防止MOS晶体管芯片发生倾斜,所述集成电路控制芯片与所述引线框架之间通过导电银浆层粘接在一起。
2.根据权利要求1所述的芯片封装体,其特征在于,所述引线框架在设置MOS晶体管芯片和设置集成电路控制芯片两区域之间具有一沟槽。
3.根据权利要求1所述的芯片封装体,其特征在于,所述焊料层的横向尺寸大于所述MOS晶体管芯片的横向尺寸。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201420338836.8U CN204067351U (zh) | 2014-06-24 | 2014-06-24 | 双芯片封装体 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201420338836.8U CN204067351U (zh) | 2014-06-24 | 2014-06-24 | 双芯片封装体 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN204067351U true CN204067351U (zh) | 2014-12-31 |
Family
ID=52208806
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201420338836.8U Expired - Fee Related CN204067351U (zh) | 2014-06-24 | 2014-06-24 | 双芯片封装体 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN204067351U (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109192683A (zh) * | 2018-09-10 | 2019-01-11 | 无锡豪帮高科股份有限公司 | 一种融合smt工序的mcm集成电路封装生产流水线 |
CN109659241A (zh) * | 2018-12-11 | 2019-04-19 | 沈阳中光电子有限公司 | 一种在引线框架上连接两种类型芯片的方法 |
-
2014
- 2014-06-24 CN CN201420338836.8U patent/CN204067351U/zh not_active Expired - Fee Related
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109192683A (zh) * | 2018-09-10 | 2019-01-11 | 无锡豪帮高科股份有限公司 | 一种融合smt工序的mcm集成电路封装生产流水线 |
CN109192683B (zh) * | 2018-09-10 | 2024-03-29 | 无锡豪帮高科股份有限公司 | 一种融合smt工序的mcm集成电路封装生产流水线 |
CN109659241A (zh) * | 2018-12-11 | 2019-04-19 | 沈阳中光电子有限公司 | 一种在引线框架上连接两种类型芯片的方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8669650B2 (en) | Flip chip semiconductor device | |
CN107210289A (zh) | 半导体器件 | |
CN204375722U (zh) | 一种半导体封装结构 | |
CN204067351U (zh) | 双芯片封装体 | |
US9437587B2 (en) | Flip chip semiconductor device | |
CN106098654B (zh) | 一种散热优化的集成电路封装 | |
CN201466021U (zh) | 一种封装引线框架式的半导体器件 | |
CN105390585A (zh) | 芯片封装模块与封装基板 | |
CN203967124U (zh) | 一种倒装封装多面发光的led灯 | |
CN102354688A (zh) | 一种功率模块 | |
CN205692856U (zh) | 倒装透镜式金属基板led封装结构 | |
CN104810462A (zh) | 一种中大功率led驱动芯片的esop8引线框架 | |
CN204361085U (zh) | 金属引线框高导热倒装片封装结构 | |
CN209199909U (zh) | 一种新型to-220型半导体封装结构 | |
CN105097722B (zh) | 半导体封装结构和封装方法 | |
CN202025735U (zh) | 新型引线框架结构 | |
CN105140371A (zh) | 一种led基板及led封装 | |
CN204792891U (zh) | 一种led基板及led封装 | |
CN204632803U (zh) | 一种csp led及基板 | |
CN110164775B (zh) | 高功率mos芯片与控制芯片组合封装结构与封装方法 | |
CN104966774A (zh) | 一种倒扣式小尺寸大功率led封装结构 | |
CN203644814U (zh) | 一种大功率led的基板 | |
CN204375736U (zh) | 一种半导体倒装结构 | |
CN104465598A (zh) | 金属引线框高导热倒装片封装结构及其工艺方法 | |
CN209843663U (zh) | 高功率mos芯片与控制芯片组合封装结构 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20141231 Termination date: 20180624 |
|
CF01 | Termination of patent right due to non-payment of annual fee |