CN104425593B - 隧道场效应晶体管及其形成方法 - Google Patents

隧道场效应晶体管及其形成方法 Download PDF

Info

Publication number
CN104425593B
CN104425593B CN201310365871.9A CN201310365871A CN104425593B CN 104425593 B CN104425593 B CN 104425593B CN 201310365871 A CN201310365871 A CN 201310365871A CN 104425593 B CN104425593 B CN 104425593B
Authority
CN
China
Prior art keywords
fin
conduction type
effect transistor
type
source electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310365871.9A
Other languages
English (en)
Other versions
CN104425593A (zh
Inventor
黄新运
丁士成
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201310365871.9A priority Critical patent/CN104425593B/zh
Publication of CN104425593A publication Critical patent/CN104425593A/zh
Application granted granted Critical
Publication of CN104425593B publication Critical patent/CN104425593B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/72Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7391Gated diode structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

一种隧穿场效应晶体管及其形成方法,所述隧穿场效应晶体管包括:半导体衬底,所述半导体衬底包括鳍部;栅极结构,所述栅极结构横跨所述鳍部的中部;源极,所述源极横跨所述鳍部的一端;漏极,位于所述鳍部的另一端;所述漏极的导电类型为第一导电类型,所述源极的导电类型为第二导电类型,所述第一导电类型和所述第二导电类型不同。本发明所提供隧穿场效应晶体管中PN结隧穿面积较大,隧穿场效应晶体管的工作电流较大,包括所提供隧穿场效应晶体管的器件的响应速度。

Description

隧道场效应晶体管及其形成方法
技术领域
本发明涉及半导体制造技术领域,尤其涉及一种隧道场效应晶体管及其形成方法。
背景技术
金属氧化物半导体(Metal-Oxide-Semiconductor,简称为MOS)技术已经得到了广泛的应用,例如互补金属氧化物半导体(Complementary Metal Oxide Semiconductor,简称为CMOS)晶体管已成为半导体集成电路中的核心元件。为了使集成电路的性能和封装密度不断提高,以及使集成电路的成本不断降低,CMOS晶体管的特征尺寸在不断缩小。
然而,随着CMOS晶体管的尺寸不断缩小,CMOS晶体管的总功率消耗不断增加。其原因有:一、短沟道效应越来越明显(如漏电流增加);二、难以使电源电压随着CMOS晶体管尺寸的减小而继续减小。后者主要是由于典型的MOS晶体管的亚阈值摆幅(sub-thresholdswing)具有约为60毫伏/10×10-6体积分数(mV/decade)的极限值,使得将晶体管由关状态切换至开状态需要一定的电压改变,CMOS晶体管具有最小电源电压。
由于隧穿场效应晶体管(Tunneling Field-Effect Transistor,简称为TFET)没有短沟道效应的问题,且由于其亚阈值摆幅可小于60mV/decade,可使用更低的工作电压,隧穿场效应晶体管被认为是CMOS晶体管的继承者。但是,现有隧穿场效应晶体管的工作电流较低、驱动能力较差。
有鉴于此,实有必要提出一种隧穿场效应晶体管及其形成方法,提高隧穿场效应晶体管的工作电流,克服现有技术的缺陷。
发明内容
本发明解决的问题是提供一种隧穿场效应晶体管及其形成方法,提高隧穿场效应晶体管的工作电流,进而提高隧穿场效应晶体管的驱动能力,使其在后续驱动电容进行充电放电的速度较快,提高了包括隧穿场效应晶体管的器件的响应速度。
为解决上述问题,本发明提供一种隧穿场效应晶体管,包括:
半导体衬底,所述半导体衬底包括鳍部;
栅极结构,所述栅极结构横跨所述鳍部的中部;
源极,所述源极横跨所述鳍部的一端;
漏极,位于所述鳍部的另一端;
所述漏极的导电类型为第一导电类型,所述源极的导电类型为第二导电类型,所述第一导电类型和所述第二导电类型不同。
可选的,所述漏极位于所述鳍部内。
可选的,所述漏极横跨所述鳍部。
为解决上述问题,本发明还提供一种隧穿场效应晶体管的形成方法,包括:
提供半导体衬底,所述半导体衬底包括鳍部;
形成横跨所述鳍部中部的栅极结构;
在所述鳍部的一端形成横跨所述鳍部的源极;
在所述鳍部的另一端形成漏极;
所述漏极的导电类型为第一导电类型,所述源极的导电类型为第二导电类型,所述第一导电类型和所述第二导电类型不同。
可选的,形成所述漏极的方法包括:对所述鳍部的另一端进行重掺杂离子注入。
可选的,形成所述漏极的方法包括:在所述鳍部的另一端形成横跨所述鳍部的漏极。
可选的,形成所述源极的方法为:在进行外延生长工艺的同时进行离子掺杂,所述离子掺杂的离子的导电类型为第二导电类型。
可选的,在形成所述源极和所述漏极之前,所述形成方法还包括:对所述鳍部的一端和另一端进行轻掺杂离子注入,所述轻掺杂离子注入的掺杂离子的导电类型为第一导电类型。
与现有技术相比,本发明的技术方案具有以下优点:
本发明技术方案中隧穿场效应晶体管包括横跨半导体衬底中鳍部中部的栅极结构,横跨鳍部一端的源极和位于鳍部另一端的漏极。由于源极与鳍部的接触面的面积较大,隧穿场效应晶体管中PN结隧穿面积较大,有效增大了隧穿场效应晶体管的工作电流,提高了隧穿场效应晶体管的驱动能力,使其在后续驱动电容进行充电放电时的速度较快,最终提高了包括隧穿场效应晶体管的器件的响应速度。
附图说明
图1是现有工艺中隧穿场效应晶体管的剖面结构示意图;
图2至图6是本发明隧穿场效应晶体管的形成方法一个实施例的示意图。
具体实施方式
参考图1,为现有工艺中P型隧穿场效应晶体管的剖面结构示意图,包括:半导体衬底101;栅极结构,位于半导体衬底101上,所述栅极结构包括位于半导体衬底101上的高k介质层103和位于所述高k介质层103上的金属栅极105;源极107,位于所述栅极结构一侧的半导体衬底101内;漏极109,位于所述栅极结构与所述源极相对一侧的半导体衬底101内。其中,所述半导体衬底101和所述漏极109的导电类型为P型,所述源极107的导电类型为N型。由于隧穿场效应晶体管的工作电流与隧穿场效应晶体管中PN结隧穿面积成正比,而图1中隧穿场效应晶体管的PN结隧穿面积(大致等于半导体衬底101中源极107的深度与沟道宽度的乘积)较小,导致图1中隧穿场效应晶体管的工作电流较低,驱动能力较差。
由于隧穿场效应晶体管的工作电流与隧穿场效应晶体管中PN结隧穿面积成正比,因此可以通过增大隧穿场效应晶体管中PN结隧穿面积来增大隧穿场效应晶体管的工作电流。经过研究发现,能够参考现有鳍式场效应晶体管的形成工艺形成隧穿场效应晶体管。具体的,先形成包括鳍部的半导体衬底,然后形成横跨鳍部中部的栅极结构,并在鳍部一端形成横跨鳍部的源极,在鳍部另一端形成漏极,其中漏极的导电类型为第一导电类型,源极的导电类型为第二导电类型,第一导电类型和第二导电类型不同。由于源极与鳍部的接触面较大,隧穿场效应晶体管中PN结隧穿面积较大,相应的,隧穿场效应晶体管的工作电流较大、驱动能力较好,提高了包括隧穿场效应晶体管的器件的响应速度。而且,本发明中隧穿场效应晶体管的形成方法能够与现有鳍式场效应管的形成工艺兼容,,隧穿场效应晶体管的制作成本低。
为使本发明的上述目的、特征和优点能够更为明显易懂,下面结合附图对本发明的具体实施例做详细的说明。
本实施例中,以形成P型隧穿场效应晶体管(即漏极的导电类型为P型,源极的导电类型为N型)为例,对本发明隧穿场效应晶体管的形成方法进行说明,N型隧穿场效应晶体管(即漏极的导电类型为P型,源极的导电类型为N型)的形成方法与之类似,在此不做详细说明。
参考图2,提供半导体衬底205,所述半导体衬底205包括鳍部207。
其中,所述半导体衬底的材料可为本征硅(intrinsic silicon,即未掺杂的单晶硅),也可以为导电类型为P型的硅衬底。
本实施例中,所述半导体衬底205的导电类型为P型。
通常提供的晶圆的导电类型为P型。以P型的晶圆形成图2中半导体衬底205时,可包括如下步骤:
对导电类型为P型的基底201(如晶圆)进行离子掺杂,形成导电类型为N型的阱区203;
对N型的阱区203进行离子注入,在N型的阱区203内形成P型的阱区;
对P型的阱区进行刻蚀,形成包括鳍部207的半导体衬底205。
本实施例中,形成鳍部207的方法可参考现有形成鳍式场效应管时鳍部的形成方法,在此不做赘述。
通过形成N型阱区203,使P型的基底201与后续形成的P型阱区隔离,避免后续形成于基底201上的电路相互干扰。
需要说明的是,在其他实施例中,还可以直接对P型的基底201进行刻蚀,形成包括鳍部的半导体衬底。
继续参考图2,在所述鳍部207两侧的半导体衬底205上形成隔离层209。
本实施例中,所述隔离层209的材料可为氧化硅。形成所述隔离层209的方法请参考现有工艺,本发明对此不做限制。所述隔离层209用于使半导体衬底205上的鳍部207相互隔离。
参考图3,形成横跨所述鳍部207中部的栅极结构。
本实施例中,所述栅极结构包括横跨所述鳍部207中部的栅介质层211和位于所述栅介质层211上的栅极213。
本实施例中,所述栅介质层211的材料为高k材料,如氧化铪、氧化锆、氧化镧、氧化铝、氧化钛、钛酸锶、氧化铝镧、氧化钇、氮氧化铪、氮氧化锆、氮氧化镧、氮氧化铝、氮氧化钛、氮氧化锶钛、氮氧化镧铝、氮氧化钇中的一种或多种。形成所述栅介质层211的方法可为原子层沉积工艺。所述栅极213的材料可为钨,形成所述栅极213的方法可为物理气相沉积工艺。
参考图4,形成横跨所述鳍部207一端的源极215。
本实施例中,所述源极215的材料可为硅、锗硅或者氮化硅。形成所述源极215的方法可为外延生长工艺。
受到源极215材料的晶格生长规律的影响,通过外延生长工艺形成的源极215呈西格玛(∑,或者称为sigma)形状。但需要说明的是,本发明并不限制源极215的形状。
具体的,可先在所述隔离层209和栅极结构上形成第一掩膜层(图未示),所述第一掩膜层中形成有第一开口,所述第一开口暴露出所述鳍部207一端的顶部和侧壁;然后以第一掩膜层为掩模,形成横跨鳍部207一端的源极215;最后去除所述第一掩膜层。
本实施例中,所述第一掩膜层的材料可为光刻胶,但本发明不限于此。
需要说明的是,在通过外延生长工艺形成源极215的材料硅、锗硅或者碳化硅同时,向进行外延生长工艺的反应腔内注入N型的掺杂原子(如磷或者砷),以对所形成的硅、锗硅或者碳化硅进行N型离子掺杂,形成N型的源极215。与通过离子注入对源极215进行离子掺杂相比,上述形成源极215的方法能够避免导电类型为N型掺杂离子进入P型的鳍部中,进而在源极215与鳍部207的接触面形成PN结。另外,由于源极215的材料的形成工艺和对源极215的材料进行离子掺杂工艺在同一腔室中进行,能够减少转移图3中隧穿场效应晶体管的步骤,提高了隧穿场效应晶体管的制作效率,降低了隧穿场效应晶体管的制作成本。
图4沿AA方向的剖视图如图5所示。由图4和图5可知,源极215与鳍部207的接触面的面积S近似等于2H×L+W×L,其中H为源极215与鳍部207侧壁的接触面的高度,L为源极215与鳍部207侧壁的接触面的长度,W为鳍部207顶部的宽度。由于源极215与鳍部207的接触面的面积较大,后续形成的隧穿场效应晶体管中PN结隧穿面积较大,隧穿场效应晶体管的工作电流较大、驱动能力较好。
继续参考图4,形成横跨所述鳍部207另一端的漏极217。
本实施例中,所述漏极217的材料可为硅、锗硅或者氮化硅。形成所述漏极217的方法可为外延生长工艺。
受到漏极217材料的晶格生长规律的影响,通过外延生长工艺形成的漏极217也呈西格玛形状。但需要说明的是,本发明并不限制漏极217的形状。
具体的,可先在所述隔离层209、栅极结构和源极215上形成第二掩膜层(图未示),所述第二掩膜层中形成有第二开口,所述第二开口暴露出所述鳍部207另一端的顶部和侧壁;然后以第二掩膜层为掩模,形成横跨鳍部207另一端的漏极217;最后,去除所述第二掩膜层。
本实施例中,所述第二掩膜层的材料可为光刻胶,但本发明不限于此。
需要说明的是,在通过外延生长工艺形成漏极217的材料硅、锗硅或者氮化硅时,还会向进行外延生长工艺的反应腔内注入P型的掺杂原子(如硼或者二氟化硼),以对所形成的硅、锗硅或者碳化硅进行P型离子掺杂,形成P型的漏极217。
本实施例中,所述漏极217在所述源极215形成之后形成。在其他实施例中,所述漏极217还可在所述源极215形成之前形成,其不限制本发明的保护范围。
在一个实施例中,还可以不通过外延生长工艺形成漏极217的材料,也不包括对外延生长工艺形成的材料进行P型离子掺杂。而通过对鳍部207的另一端进行P型离子注入,在鳍部207的另一端内形成隧穿场效应晶体管的漏极。对鳍部207的另一端进行P型离子注入的步骤可以在源极215形成之前形成,也可以在源极215形成之后形成,本发明对此不做限制。
在另一个实施例中,在形成源极215和漏极217之前,还包括:在所述栅极结构两侧的半导体衬底205上形成覆盖所述栅介质层211和栅极213侧壁的侧墙(图未示),以调节源极215与栅极结构之间距离以及漏极215与栅极结构的距离,进而调节后续形成隧穿场效应晶体管的沟道长度,达到调节隧穿场效应晶体管的阈值电压的目的。
在再一个实施例中,在形成源极215和漏极217之前,还包括:对所述鳍部207的一端和另一端进行轻掺杂离子注入,所述轻掺杂离子注入的掺杂离子的导电类型为P型。通过进行轻掺杂离子注入,形成导电类型为P型的源极轻掺杂区(图未示)和漏极轻掺杂区(图未示)。
通过形成源极轻掺杂区,提高所形成PN结两侧掺杂离子浓度差异,PN结两侧掺杂离子的浓度变化曲线陡峭,提高所形成隧穿场效应晶体管的反向击穿电压,进而提高隧穿场效应晶体管的开启电流。
在图4中源极215和漏极217形成之后,进行退火工艺。
本实施例中,所述退火工艺为快速热退火。进行快速热退火的温度范围为950摄氏度至1100摄氏度,退火气体可为氮气。通过进行退火工艺,激活所述源极215和所述漏极217中的掺杂离子。
参考图6,在所述源极215上形成第一金属插塞219,在所述栅极结构上形成第二金属插塞221,以及在漏极217上形成第三金属插塞223。
本实施例中,所述第一金属插塞219、第二金属插塞221和第三金属插塞223的材料可为钨或者铝,但本发明不限于此。
在其他实施例中,在形成源极215、栅极结构和漏极217之后,还包括:进行退火工艺,使与第一金属插塞219和第三金属插塞223分别与其下方的源极215和漏极217中硅原子发生反应,在第一金属插塞219与源极215的接触面和第三金属插塞223与漏极217的接触面形成一层金属硅化物(图未示),所形成的金属硅化物能够有效降低成源极215和漏极217与后续形成金属插塞之间的接触电阻,降低所形成隧穿场效应晶体管的内耗。
在以上实施例中,所述栅介质层和栅极在源极215和漏极217形成之前形成。在其他实施例中,还可以在源极215和漏极217形成之后形成栅极结构。具体的,可以先形成横跨所述鳍部中部的伪栅极结构,所述伪栅极结构包括伪栅介质层(图未示)和伪栅极(图未示);接着,在鳍部的一端形成源极,以及在鳍部的另一端形成漏极;然后,去除所述伪栅结构,形成横跨所述鳍部中部的栅极结构,所述栅极结构包括栅介质层和栅极。所述伪栅介质层的材料可为氧化硅,所述伪栅极的材料可为多晶硅;所述栅介质层的材料可为高k材料,所述栅极的材料可为金属材料。由于栅极结构在源极和漏极形成之后形成,故能够避免源极和漏极的形成工艺对栅极结构造成影响,提高了所形成隧穿场效应晶体管的性能。
上述实施例中,所形成隧穿场效应晶体管中PN结隧穿面积较大,隧穿场效应晶体管的工作电流较大、驱动能力较好,包括所形成隧穿场效应晶体管的器件的响应速度快。而且,上述实施例中隧穿场效应晶体管的形成方法能够与现有鳍式场效应管的形成工艺兼容,工艺简单。
参考图6,本发明还提供了一种隧穿场效应晶体管,包括:
半导体衬底205,所述半导体衬底205包括鳍部207;
栅极结构,所述栅极结构横跨所述鳍部207的中部,所述栅极结构包括横跨鳍部207中部的栅介质层211和位于栅介质层211上的栅极213;
源极215,所述源极215横跨所述鳍部207的一端;
漏极217,所述源极215横跨所述鳍部207的另一端;
所述半导体衬底205和所述漏极217的导电类型为第一导电类型,所述源极215的导电类型为第二导电类型,所述第一导电类型和所述第二导电类型不同。
具体的,所述第一导电类型为N型,所述第二导电类型为P型,即图6中所述隧穿场效应晶体管为P型的隧穿场效应晶体管;或者,所述第一导电类型为P型,所述第二导电类型为N型,即图6中所述隧穿场效应晶体管为N型的隧穿场效应晶体管。
所述源极和漏极的材料可包括硅、锗硅或者碳化硅。
所述隧穿场效应晶体管还包括隔离层209,所述隔离层209的材料可为氮化硅,用以使半导体衬底205中的鳍部207相互隔离。
在一个实施例中,所述漏极还可位于所述鳍部207内。
在另一个实施例中,所述隧穿场效应晶体管还包括:源极轻掺杂区(图未示),位于所述源极下方的鳍部内;漏极轻掺杂区(图未示),位于所述漏极下方的鳍部内。当所述漏极的导电类型为P型时,所述源极轻掺杂区和所述漏极轻掺杂区的导电类型为P型;当所述漏极的导电类型为N型时,所述源极轻掺杂区和所述漏极轻掺杂区的导电类型为N型。
上述隧穿场效应晶体管除了具有现有隧穿场效应晶体管所具有的钨短沟道效应、漏电流低、亚阈值摆幅可小于60mV/decade的极限值等优点外,还具有更大的工作电流,其驱动能力较好,在后续驱动电容进行充电放电的速度较快,包括隧穿场效应晶体管的器件的响应速度快。
需要说明的是,对于N型的隧穿场效应晶体管,若以P型的基底(如晶圆)形成包括鳍部的半导体衬底时,可包括如下步骤:对P型的基底进行离子注入,在P型的基底中形成N型的阱区;对N型的阱区进行刻蚀,形成包括鳍部的N型半导体衬底。此时,P型的基底与包括鳍部的N型半导体衬底隔离,可有效避免形成于P型基底上的电路相互干扰。N型的隧穿场效应晶体管其余形成步骤请参考上述P型的隧穿场效应晶体管的形成方法,在此不做赘述。
虽然本发明披露如上,但本发明并非限定于此。任何本领域技术人员,在不脱离本发明的精神和范围内,均可作各种更动与修改,因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (11)

1.一种隧穿场效应晶体管,其特征在于,包括:
半导体衬底,所述半导体衬底包括鳍部;
栅极结构,所述栅极结构横跨所述鳍部的中部;
源极,所述源极横跨所述鳍部的一端;
漏极,位于所述鳍部的另一端;
所述漏极的导电类型为第一导电类型,所述源极的导电类型为第二导电类型,所述第一导电类型和所述第二导电类型不同;
所述隧穿场效应晶体管还包括源极轻掺杂区和漏极轻掺杂区;所述源极轻掺杂区位于所述源极下方的鳍部内,所述漏极轻掺杂区位于所述漏极下方的鳍部内;所述源极轻掺杂区和所述漏极轻掺杂区的导电类型为第一导电类型。
2.如权利要求1所述的隧穿场效应晶体管,其特征在于,所述漏极位于所述鳍部内。
3.如权利要求1所述的隧穿场效应晶体管,其特征在于,所述漏极横跨所述鳍部。
4.如权利要求1所述的隧穿场效应晶体管,其特征在于,所述源极的材料包括硅、锗硅或者碳化硅。
5.如权利要求1所述的隧穿场效应晶体管,其特征在于,所述第一导电类型为N型,所述第二导电类型为P型;或者,所述第一导电类型为P型,所述第二导电类型为N型。
6.一种隧穿场效应晶体管的形成方法,其特征在于,包括:
提供半导体衬底,所述半导体衬底包括鳍部;
形成横跨所述鳍部中部的栅极结构;
在所述鳍部的一端形成横跨所述鳍部的源极;
在所述鳍部的另一端形成漏极;
所述漏极的导电类型为第一导电类型,所述源极的导电类型为第二导电类型,所述第一导电类型和所述第二导电类型不同;
在形成所述源极和所述漏极之前,所述形成方法还包括:对所述鳍部的一端和另一端进行轻掺杂离子注入,所述轻掺杂离子注入的掺杂离子的导电类型为第一导电类型。
7.如权利要求6所述的隧穿场效应晶体管的形成方法,其特征在于,形成所述漏极的方法包括:对所述鳍部的另一端进行重掺杂离子注入。
8.如权利要求6所述的隧穿场效应晶体管的形成方法,其特征在于,形成所述漏极的方法包括:在所述鳍部的另一端形成横跨所述鳍部的漏极。
9.如权利要求6所述的隧穿场效应晶体管的形成方法,其特征在于,所述源极的材料包括硅、锗硅或者碳化硅。
10.如权利要求9所述的隧穿场效应晶体管的形成方法,其特征在于,形成所述源极的方法为:在进行外延生长工艺的同时进行离子掺杂,所述离子掺杂的离子的导电类型为第二导电类型。
11.如权利要求6所述的隧穿场效应晶体管的形成方法,其特征在于,所述第一导电类型为N型,所述第二导电类型为P型;或者,所述第一导电类型为P型,所述第二导电类型为N型。
CN201310365871.9A 2013-08-20 2013-08-20 隧道场效应晶体管及其形成方法 Active CN104425593B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310365871.9A CN104425593B (zh) 2013-08-20 2013-08-20 隧道场效应晶体管及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310365871.9A CN104425593B (zh) 2013-08-20 2013-08-20 隧道场效应晶体管及其形成方法

Publications (2)

Publication Number Publication Date
CN104425593A CN104425593A (zh) 2015-03-18
CN104425593B true CN104425593B (zh) 2017-12-29

Family

ID=52974083

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310365871.9A Active CN104425593B (zh) 2013-08-20 2013-08-20 隧道场效应晶体管及其形成方法

Country Status (1)

Country Link
CN (1) CN104425593B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10026830B2 (en) * 2015-04-29 2018-07-17 Stmicroelectronics, Inc. Tunneling field effect transistor (TFET) having a semiconductor fin structure
US9362383B1 (en) 2015-09-17 2016-06-07 International Business Machines Corporation Highly scaled tunnel FET with tight pitch and method to fabricate same
US9508597B1 (en) * 2015-09-18 2016-11-29 Globalfoundries Inc. 3D fin tunneling field effect transistor
CN107492549A (zh) * 2016-06-12 2017-12-19 中芯国际集成电路制造(上海)有限公司 晶体管及形成方法
US10749007B2 (en) * 2018-03-14 2020-08-18 Taiwan Semiconductor Manufacturing Co., Ltd. Gate structure with desired profile for semiconductor devices
CN111463173B (zh) * 2019-01-18 2023-04-28 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7465976B2 (en) * 2005-05-13 2008-12-16 Intel Corporation Tunneling field effect transistor using angled implants for forming asymmetric source/drain regions
KR100739653B1 (ko) * 2006-05-13 2007-07-13 삼성전자주식회사 핀 전계 효과 트랜지스터 및 그 제조 방법
CN101969061A (zh) * 2010-09-27 2011-02-09 复旦大学 一种鳍型隧穿晶体管集成电路及其制造方法
CN102054870A (zh) * 2010-10-26 2011-05-11 清华大学 一种半导体结构及其形成方法
US8435845B2 (en) * 2011-04-06 2013-05-07 International Business Machines Corporation Junction field effect transistor with an epitaxially grown gate structure
CN102544104A (zh) * 2012-01-12 2012-07-04 清华大学 一种耐高压的隧穿晶体管及其制备方法
CN104183487A (zh) * 2013-05-21 2014-12-03 中芯国际集成电路制造(上海)有限公司 一种FinTFET半导体器件及其制备方法

Also Published As

Publication number Publication date
CN104425593A (zh) 2015-03-18

Similar Documents

Publication Publication Date Title
CN104425593B (zh) 隧道场效应晶体管及其形成方法
CN101764062B (zh) 具有高掺杂源/漏极和应变增强器的n型场效应晶体管
US8860140B2 (en) Tunneling field effect transistor and method for forming the same
US9660054B2 (en) Tunneling field effect transistor (TFET) with ultra shallow pockets formed by asymmetric ion implantation and method of making same
CN103928327B (zh) 鳍式场效应晶体管及其形成方法
CN102983171B (zh) 垂直无结环栅mosfet器件的结构及其制造方法
CN103872132A (zh) 金属氧化物半导体(mos)晶体管及其制作方法
CN103594376B (zh) 一种结调制型隧穿场效应晶体管及其制备方法
WO2012116528A1 (en) Tunneling field effect transistor and method for forming the same
TW201727897A (zh) 半導體裝置及其製造方法
CN103560144B (zh) 抑制隧穿晶体管泄漏电流的方法及相应的器件和制备方法
CN102074583A (zh) 一种低功耗复合源结构mos晶体管及其制备方法
WO2012097606A1 (zh) 一种场效应晶体管的制备方法
CN104409487A (zh) 体硅双向击穿保护双栅绝缘隧穿增强晶体管及其制造方法
CN104425607B (zh) 无结晶体管及其制作方法
CN104425606B (zh) 隧穿场效应晶体管及其形成方法
CN102364690B (zh) 一种隧穿场效应晶体管及其制备方法
CN106158641B (zh) finFET器件及其制作方法
CN108807179A (zh) 半导体结构及其形成方法
US20230014586A1 (en) Horizontal gaa nano-wire and nano-slab transistors
CN104425359B (zh) 半导体结构的形成方法
CN104347508B (zh) 半导体结构及其形成方法
US20230037719A1 (en) Methods of forming bottom dielectric isolation layers
CN102117833A (zh) 一种梳状栅复合源mos晶体管及其制作方法
CN104465377B (zh) Pmos晶体管及其形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant