CN104425372B - 反相器的形成方法及反相器 - Google Patents
反相器的形成方法及反相器 Download PDFInfo
- Publication number
- CN104425372B CN104425372B CN201310365628.7A CN201310365628A CN104425372B CN 104425372 B CN104425372 B CN 104425372B CN 201310365628 A CN201310365628 A CN 201310365628A CN 104425372 B CN104425372 B CN 104425372B
- Authority
- CN
- China
- Prior art keywords
- fin
- insulating barrier
- height
- side wall
- material layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 49
- 230000004888 barrier function Effects 0.000 claims abstract description 126
- 239000000758 substrate Substances 0.000 claims abstract description 101
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 34
- 239000010410 layer Substances 0.000 claims description 182
- 239000012774 insulation material Substances 0.000 claims description 79
- 239000000463 material Substances 0.000 claims description 45
- 239000012212 insulator Substances 0.000 claims description 28
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 24
- 229910052710 silicon Inorganic materials 0.000 claims description 24
- 239000010703 silicon Substances 0.000 claims description 24
- 229920002120 photoresistant polymer Polymers 0.000 claims description 18
- 230000005669 field effect Effects 0.000 claims description 16
- 238000005530 etching Methods 0.000 claims description 15
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 14
- 239000000377 silicon dioxide Substances 0.000 claims description 7
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 6
- 238000009413 insulation Methods 0.000 claims description 6
- 239000011229 interlayer Substances 0.000 claims description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 6
- 239000011810 insulating material Substances 0.000 claims description 4
- 150000002500 ions Chemical class 0.000 description 18
- 238000004519 manufacturing process Methods 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 4
- HMDDXIMCDZRSNE-UHFFFAOYSA-N [C].[Si] Chemical compound [C].[Si] HMDDXIMCDZRSNE-UHFFFAOYSA-N 0.000 description 3
- 230000003667 anti-reflective effect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000003068 static effect Effects 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000011065 in-situ storage Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 239000011368 organic material Substances 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- PBZHKWVYRQRZQC-UHFFFAOYSA-N [Si+4].[O-][N+]([O-])=O.[O-][N+]([O-])=O.[O-][N+]([O-])=O.[O-][N+]([O-])=O Chemical compound [Si+4].[O-][N+]([O-])=O.[O-][N+]([O-])=O.[O-][N+]([O-])=O.[O-][N+]([O-])=O PBZHKWVYRQRZQC-UHFFFAOYSA-N 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
- H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2229/00—Indexing scheme for semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, for details of semiconductor bodies or of electrodes thereof, or for multistep manufacturing processes therefor
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
一种反相器的形成方法及反相器，其中，反相器的形成方法包括：提供衬底，衬底包括P型有源区和N型有源区；形成位于P型有源区的第一鳍部和位于N型有源区的第二鳍部,第一鳍部具有第一宽度，第二鳍部具有第二宽度，第一宽度等于第二宽度；在P型有源区形成第一绝缘层，在N型有源区形成第二绝缘层，第二绝缘层的厚度大于等于0且小于第二鳍部的高度，第一绝缘层的厚度小于第一鳍部的高度且大于第二绝缘层的厚度。第一鳍部的第一宽度等于第二鳍部的第二宽度，这样，第一鳍部和第二鳍部所占用的衬底的表面积相同，反相器也就不会占据较多表面积。
Description
技术领域
本发明涉及半导体技术领域，特别涉及一种反相器的形成方法及反相器。
背景技术
静态随机存储器（Static Random Access Memory，SRAM）作为存储器的一员，具有广泛的应用，其中SRAM存储单元是SRAM的重要组成部分。
现有的SRAM存储单元包括两个交叉耦接的反相器，所述交叉耦接是指一个反相器的输入端与另一个反相器的输出端电连接，两个反相器交叉耦接形成锁存电路，用于存储数据。其中任意一个反相器包括位于同一衬底上的一个P型晶体管和一个N型晶体管，所述P型晶体管、N型晶体管均为鳍式场效应晶体管。
在现有技术中，形成SRAM存储单元的反相器的方法为：
参照图1，提供衬底10，衬底10包括第一区I和第二区II，第一区I为P型有源区，第二区II为N型有源区；
参照图2，图形化衬底10，在第一区I形成第一鳍部11，在第二区II形成第二鳍部12，第一鳍部11的高度H1等于第二鳍部12的高度H2，其中第一鳍部11具有第一宽度T1，第二鳍部12具有第二宽度T2，T1<T2;
参照图3，在衬底10上形成绝缘层13，绝缘层13覆盖衬底10，且第一鳍部11上表面至绝缘层13上表面的高度H3等于第二鳍部12上表面至绝缘层13上表面的高度H4；
参照图4，在绝缘层13上形成横跨第一鳍部11和第二鳍部12的栅极14，栅极14作为反相器的输入端，分别对栅极14两侧的第一鳍部11进行N型离子重掺杂形成第一源极、第一漏极（未示出），对栅极14两侧的第二鳍部12进行P型离子重掺杂形成第二源极、第二漏极（未示出），之后，第一漏极与第二漏极电连接作为反相器的输出端。
这样，参照图4，在第一区I形成P型鳍式场效应晶体管，在第二区II形成N型鳍式场效应晶体管，其中，P型鳍式场效应晶体管具有第一线宽W1，第一线宽W1=T1+2H3；N型鳍式场效应晶体管具有第二线宽W2=T2+2H4，W2/W1>1。在将该反相器应用到SRAM存储单元时，P型鳍式场效应晶体管作为上拉晶体管，N型鳍式场效应晶体管作为下拉晶体管，由于W2/W1>1，则N型鳍式场效应晶体管的寄生电阻减小，SRAM单元静态噪声容限（Static Noise Margin，SNM）增大。SNM是指使SRAM存储单元的存储节点翻转的最小直流噪声电压，如果SRAM存储单元受到的直流噪声超过SNM，就会引起存储节点状态的错误翻转，造成数据读取错误。因此，在现有技术中，增大SNM，就可降低SRAM存储单元受到的直流噪声干扰，降低数据读取错误。
但是，参照图4，现有技术形成的反相器中，由于T1<T2，造成第二鳍部12比第一鳍部11占用更多的衬底表面积，这样，反相器也会占用更多的衬底表面积。
发明内容
本发明解决的问题是，在形成现有技术的反相器时，作为反相器组成器件的N型鳍式场效应晶体管占用较多衬底表面积。
为解决上述问题，本发明提供一种反相器的形成方法，反相器的形成方法包括：
提供衬底，所述衬底包括P型有源区和N型有源区；
形成位于所述P型有源区的第一鳍部和位于N型有源区的第二鳍部,所述第一鳍部具有第一宽度，所述第二鳍部具有第二宽度，所述第一宽度等于第二宽度；
在所述P型有源区形成第一绝缘层，所述第一鳍部的侧壁与第一绝缘层接触，在所述N型有源区形成第二绝缘层，所述第二鳍部的侧壁与第二绝缘层接触，所述第二绝缘层的厚度大于等于0且小于第二鳍部的高度，所述第一绝缘层的厚度小于第一鳍部的高度且大于第二绝缘层的厚度。
可选地，所述第一鳍部的高度等于第二鳍部的高度。
可选地，形成所述第一绝缘层和第二绝缘层的方法包括：
在所述衬底上形成绝缘材料层，所述绝缘材料层覆盖衬底、第一鳍部和第二鳍部，所述衬底上的绝缘材料层的厚度小于第一鳍部、第二鳍部的高度；
刻蚀N型有源区的绝缘材料层，在第二鳍部侧壁形成第二侧墙，所述第二侧墙的高度小于第二鳍部的高度；
回刻蚀所述绝缘材料层和所述第二侧墙，在第一鳍部侧壁形成第一侧墙，所述第一侧墙的高度小于第一鳍部的高度，所述第一侧墙作为第一绝缘层，回刻蚀第二侧墙后形成第三侧墙，所述第三侧墙的高度大于等于0，小于第一侧墙的高度，所述第三侧墙作为第二绝缘层。
可选地，形成所述第一绝缘层和第二绝缘层的方法包括：
在所述衬底上形成绝缘材料层，所述绝缘材料层覆盖衬底、第一鳍部和第二鳍部，所述衬底上的绝缘材料层的厚度小于第一鳍部、第二鳍部的高度；
回刻蚀所述绝缘材料层，在第一鳍部侧壁形成第一侧墙和在第二鳍部侧壁形成第二侧墙，所述第一侧墙的高度小于第一鳍部的高度，所述第二侧墙的高度小于第二鳍部的高度，所述第一侧墙作为所述第一绝缘层；
刻蚀所述第二侧墙，形成第三侧墙，所述第三侧墙的高度小于第一侧墙的高度，大于等于0，所述第三侧墙作为第二绝缘层。
可选地，刻蚀位于N型有源区的绝缘材料层的方法包括：
在所述绝缘材料层上形成底部抗反射层，所述底部抗反射层上表面至衬底上表面的高度，大于等于第一鳍部上的绝缘材料层上表面至衬底上表面的高度；
在所述底部抗反射层上形成图形化的光刻胶层，所述图形化的光刻胶层定义N型有源区的位置；
以所述图形化的光刻胶层为掩模刻蚀底部抗反射层和所述绝缘材料层；
去除图形化的光刻胶层和剩余的底部抗反射层。
可选地，在所述第一鳍部和第二鳍部上形成有硬掩模层。
可选地，形成所述第一绝缘层和第二绝缘层的方法包括：
在所述衬底上形成绝缘材料层，所述衬底上的绝缘材料层厚度大于等于第一鳍部的高度；
回刻蚀所述绝缘材料层，暴露部分高度第一鳍部、第二鳍部，剩余绝缘材料层上表面与衬底上表面平行，第一鳍部、第二鳍部的高度大于周围剩余绝缘材料层的厚度，所述P型有源区的剩余绝缘材料层作为第一绝缘层；
刻蚀去除N型有源区部分厚度或全部厚度的剩余绝缘材料层，N型有源区的剩余绝缘材料层作为第二绝缘层。
可选地，形成所述第一绝缘层和第二绝缘层的方法包括：
在所述衬底上形成绝缘材料层，所述衬底上的绝缘材料层厚度小于等于第一鳍部的高度；
刻蚀去除N型有源区部分厚度的绝缘材料层，暴露部分高度的第二鳍部，N型有源区的剩余绝缘材料层上表面与衬底上表面平行；
在刻蚀N型有源区的绝缘材料层后，回刻蚀绝缘材料层，至暴露部分高度的第一鳍部，P型有源区的剩余绝缘材料层作为第一绝缘层，第一绝缘层上表面与衬底上表面平行，低于第一鳍部上表面，N型有源区的剩余绝缘材料层作为第二绝缘层，第二绝缘层的厚度大于等于0，小于第一绝缘层的厚度。
可选地，还包括：形成横跨所述第一鳍部和第二鳍部的栅极；
在所述栅极两侧的第一鳍部中进行P型离子重掺杂形成第一源极、第一漏极，在所述栅极两侧的第二鳍部中进行N型离子重掺杂形成第二源极、第二漏极。
可选地，所述栅极作为后栅工艺中的伪栅极，在形成第一源极、第一漏极、第二源极、第二漏极后，还包括：
在所述衬底上形成层间介质层，所述层间介质层上表面与伪栅极上表面持平；
去除所述伪栅极形成伪栅沟槽；
在所述伪栅沟槽中形成栅极。
可选地，所述第一绝缘层和第二绝缘层的材料为氮化硅、氧化硅或氮氧化硅。
可选地，所述衬底为绝缘体上硅衬底，所述绝缘体上硅衬底包括底部硅层、位于所述底部硅层上的绝缘材料层和位于所述绝缘材料层上的顶部硅层；
形成第一鳍部和第二鳍部的方法为：图形化所述顶部硅层形成第一鳍部和第二鳍部。
本发明还提供一种反相器，所述反相器包括：
衬底，所述衬底包括P型有源区和N型有源区；
位于所述P型有源区的第一鳍部和位于N型有源区的第二鳍部，所述第一鳍部具有第一宽度，所述第二鳍部具有第二宽度，所述第一宽度等于第二宽度；
位于P型有源区的第一绝缘层和位于N型有源区的第二绝缘层，所述第二绝缘层的厚度大于等于0且小于第二鳍部的高度，所述第一绝缘层的厚度小于第一鳍部的高度且大于第二绝缘层的厚度。
可选地，所述第一鳍部的高度等于第二鳍部的高度。
可选地，所述第一绝缘层为第一鳍部侧壁的第一侧墙，所述第一侧墙的高度小于第一鳍部的高度；所述第二绝缘层为第二鳍部侧壁的第三侧墙，所述第三侧墙的高度大于等于0，小于第一侧墙的高度。
可选地，所述第一绝缘层上表面、第二绝缘层上表面与衬底上表面平行。
可选地，还包括：
横跨所述第一鳍部和第二鳍部的栅极；
位于所述栅极两侧的第一鳍部中具有P型离子重掺杂，掺杂有P型离子的第一鳍部作为第一源极、第一漏极；
位于所述栅极两侧的第二鳍部中具有N型离子重掺杂，掺杂有N型离子的第二鳍部作为第二源极、第二漏极。
可选地，所述第一绝缘层和第二绝缘层的材料层为氧化硅、氮化硅或氮氧化硅。
与现有技术相比，本发明的技术方案具有以下优点：
所述第一鳍部的第一宽度等于所述第二鳍部的第二宽度，这样，第一鳍部和第二鳍部所占用的衬底的表面积相同，反相器也就不会占据较多表面积。
附图说明
图1～图4是现有技术的反相器在制作过程中的剖面结构示意图；
图5、图6是本发明第一实施例的反相器在制作过程中的立体结构示意图；
图7是沿图6的AA方向的剖面结构示意图；
图8～图12是本发明第一实施例的反相器在制作过程中的剖面结构示意图；
图13是本发明第一实施例的反相器在制作过程中的立体结构示意图；
图14是沿图13的BB方向的剖面结构示意图；
图15～图17是本发明第二实施例的反相器在制作过程中的剖面结构示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
第一实施例
参照图5，提供衬底100，衬底100包括P型有源区I和N型有源区II。
在具体实施例中，所述衬底100为硅衬底、锗衬底、或者氮化硅衬底等；或者还可以包括其它的材料，例如砷化镓等III-V族化合物。本领域的技术人员可以根据衬底100上形成的半导体器件选择所述衬底100的类型，因此所述半导体衬底的类型不应限制本发明的保护范围。
参照图6、图7，图6是立体图，图7是沿图6的AA方向的剖面结构示意图，图形化所述衬底100，形成位于P型有源区I的第一鳍部101和位于N型有源区II的第二鳍部102，所述第一鳍部101的长度方向与第二鳍部102的长度方向相互平行，第一鳍部101的高度H1等于第二鳍部102的高度H2。
参照图6、图7，第一鳍部101在垂直于衬底100表面且平行于第一鳍部101长度方向的平面上的投影，与第二鳍部102在同一平面上的投影重叠。第一鳍部101X方向（X方向为平行于衬底100表面且垂直于第一鳍部101长度方向）上具有第一宽度T1，第二鳍部102在X方向上具有第二宽度T2，T1=T2。
在其他实施例中，若半导体衬底100为绝缘体上硅衬底，绝缘体上硅衬底包括底部硅层、位于底部硅层上的绝缘材料层、位于底部硅层上的绝缘材料层和位于绝缘材料层上的顶部硅层，图形化顶部硅层形成第一鳍部和第二鳍部，绝缘材料层用来绝缘隔离第一鳍部、第二鳍部与底部硅层。
参照图8，在衬底100上形成绝缘材料层103，所述绝缘材料层103覆盖衬底100、第一鳍部101和第二鳍部102，其中，衬底100上的绝缘材料层的厚度D1小于第一鳍部101的高度H1、第二鳍部102的高度H2。
在具体实施例中，绝缘材料层103的材料为氧化硅、氮化硅或氮氧化硅。形成绝缘材料层103的方法为化学气相沉积。若绝缘材料层103的材料为氧化硅，除使用化学气相沉积外，还可以使用热氧化生长工艺形成绝缘材料层103。
参照图9，在绝缘材料层103上形成底部抗反射层104，底部抗反射层104覆盖绝缘材料层103，且底部抗反射层104上表面至衬底100上表面的高度，大于第一鳍部101上的绝缘材料层上表面至衬底100上表面的高度。在其他实施例中，还可以是：底部抗反射层104上表面至衬底100上表面的高度，等于第一鳍部101上的绝缘材料层上表面至衬底100上表面的高度。
在具体实施例中，底部抗反射层104的材料可以是有机材料或无机绝缘材料，底部抗反射层104用来减少后续形成光刻胶过程中的绝缘材料层103对曝光光线的反射，减少曝光光线的反射光线对光刻胶曝光的影响，提高光刻胶层曝光精度。在本实施例中，底部抗反射层104的材料为有机材料，形成底部抗反射层104的方法为旋涂工艺，形成的底部抗反射层104的上表面较为平坦。底部抗反射层104为后续形成光刻胶提供平坦表面，确保光刻胶的图案精细。
参照图10，在底部抗反射层104上形成图形化的光刻胶层105，图形化的光刻胶层105定义N型有源区II的位置。以所述图形化的光刻胶层105为掩模刻蚀位于N型有源区II的底部抗反射层、绝缘材料层，暴露部分高度的第二鳍部102，在第二鳍部102侧壁形成第二侧墙106，第二侧墙106的高度小于第二鳍部101的高度。
在具体实施例中，刻蚀位于N型有源区II的底部抗反射层、绝缘材料层的方法为干法刻蚀，具体工艺参数可根据底部抗反射和绝缘材料层的具体材料进行选择，不再详述。
参照图11，去除图形化的光刻胶层和剩余的底部抗反射层。去除图形化的光刻胶层和剩余的底部抗反射层的方法为灰化工艺，此为本领域技术人员所熟知，不再详述。
参照图12，回刻蚀位于P型有源区I的绝缘材料层和位于N型有源区II的第二侧墙，至全部去除第二侧墙，暴露部分高度的第一鳍部101，在第一鳍部101的侧壁形成第一侧墙113，所述第一侧墙113作为第一绝缘层。所述第一绝缘层不仅起到绝缘作用，而且还用来限定第一鳍部101暴露的高度。
在具体实施例中，参照图11，由于位于P型有源区I的绝缘材料层并没有遭到刻蚀，而位于N型有源区II的部分绝缘材料层被去除，因此，参照图12，在回刻蚀绝缘材料层时，位于P型有源区I和位于N型有源区II的绝缘材料层遭到基本同步刻蚀，这样，当位于N型有源区II的剩余绝缘材料层全部被去除时，位于P型有源区I的绝缘材料层还有剩余。也就是，图11所示的第二侧墙106的高度定义了图12所示的暴露的第一鳍部101的高度。
但是，需要说明的是，在其他实施例中，在回刻蚀第二侧墙时，也可能部分去除第二侧墙形成第三侧墙，第三侧墙的高度小于第一侧墙的高度。也就是说，在刻蚀N型有源区II的绝缘材料层、和回刻蚀绝缘材料层和第二侧墙后，位于第二鳍部侧壁的第三侧墙的高度大于等于0，所述第三侧墙作为第二绝缘层。对第三侧墙的高度，要根据暴露的第一鳍部、第二鳍部的高度来确定。
参照图12，第一鳍部101暴露的高度H3小于第二鳍部102的高度H2，这样第一鳍部101的第一线宽W1=2H3+T1，第二鳍部102的第二线宽W2=2H2+T2，T1=T2，W2/W1>1。而且第一鳍部101和第二鳍部102所占用的衬底100的表面积相同，与现有技术相比，这减小了第一鳍部101和第二鳍部102所占用的衬底10的表面积。
另外，在本实施例中，在形成第一绝缘层和第二绝缘层时，为先刻蚀N型有源区II的绝缘材料层，再回刻蚀P型有源区I绝缘材料层和第二侧墙。在其他实施例中，也可以是：先回刻蚀绝缘材料层，暴露部分高度的第一鳍部和第二鳍部，在第一鳍部侧壁形成第一侧墙、和在第二鳍部侧壁形成第二侧墙，第一侧墙、第二侧墙的高度小于第一鳍部、第二鳍部的高度，第一侧墙作为第一绝缘层；接着，刻蚀N型有源区II的部分或全部第二侧墙，形成第三侧墙，第三侧墙的高度小于第一侧墙的高度，第三侧墙作为第二绝缘层。
参照图13、图14，图13为立体图，图14为沿图13的BB方向的剖面结构示意图，形成横跨第一鳍部101和第二鳍部102的栅极107，栅极107还横跨位于第一鳍部101侧壁上的第一侧墙113。
在本实施例中，栅极107是前栅工艺中的栅极，在衬底100上还形成有横跨第一鳍部101和第二鳍部102的栅介质层108，所述栅极107覆盖栅介质层108。在形成栅极107后，还包括：在位于P型有源区I的栅极107两侧的第一鳍部101中形成P型离子掺杂形成第一源极和第一漏极（未示出），在位于N型有源区II的栅极107两侧第二鳍部102中进行N型离子掺杂形成第二源极和第二漏极，形成第一源极、第一漏极、第二源极和第二漏极的具体方法为离子注入。在其他实施例中，形成第一源极、第一漏极、第二源极和第二漏极的方法为，在栅极107两侧的第一鳍部101表面外延生长锗硅层，在外延生长锗硅层时，原位掺杂P型离子，具有P型离子掺杂的锗硅层作为第一源极、第一漏极；在栅极107两侧的第二鳍部102表面外延生长碳硅层，在外延生长碳硅层时，原位掺杂N型离子，具有N型离子的碳硅层作为第二源极、第二漏极。
在其他实施例中，栅极107还可以是后栅工艺形成的伪栅极。在形成第一源极、第一漏极、第二源极和第二漏极后，还包括：
在衬底上形成层间介质层，层间介质层上表面与伪栅极上表面持平；
去除伪栅极形成伪栅沟槽；
在所述伪栅沟槽中形成栅极，所述栅极为金属栅极或其他可行的栅极材料的栅极，在伪栅沟槽中栅极与伪栅沟槽之间还形成有高K栅介质层。
这样，在衬底100上形成的反相器包括位于P型有源区I的P型鳍式场效应晶体管和位于N型有源区II的N型鳍式场效应晶体管。P型鳍式场效应晶体管和N型场效应晶体管共用栅极107，后续将第一漏极与第二漏极电连接。由于W2/W1>1，因此，N型鳍式场效应晶体管的寄生电阻减小，SRAM单元在读操作时的SNM增大。在将本发明的反相器应用于SRAM存储单元时，增大SNM，就可降低SRAM存储单元受到的直流噪声干扰，减低数据读取错误。
另外，在本实施例中，第一鳍部和第二鳍部的高度相等。在其他实施例中，第一鳍部和第二鳍部的高度也可以不相等，只要满足第一鳍部的第一宽度与第二鳍部的第二宽度相等，且第二鳍部的线宽与第一鳍部的线宽之比小于1的条件，也在本发明的保护范围之内。
第二实施例
第二实施例与第一实施例的不同之处在于，在第二实施例中，形成第一绝缘层的方法包括：
参照图15，在衬底300上沉积绝缘材料层303，所述绝缘材料层303高于第一鳍部301和第二鳍部302，也就是绝缘材料层303上表面高于第一鳍部301和第二鳍部302上表面，在其他实施例中，也可以是基本持平；
参照图16，回刻蚀绝缘材料层303，暴露部分高度的第一鳍部301和第二鳍部302，由于回刻蚀是同步刻蚀，第一鳍部301暴露的第一高度H1等于第二鳍部301暴露的第二高度H2，剩余绝缘材料层上表面与衬底上表面平行，第一高度H1、第二高度H2大于周围剩余绝缘材料层303的高度，P型有源区I的剩余绝缘材料层作为第一绝缘层311，第一鳍部的第一宽度T1等于第二鳍部的第二宽度T2；
参照图17，图形化剩余的绝缘材料层，刻蚀N型有源区II的部分厚度的剩余绝缘材料层，N型有源区II的剩余绝缘材料层作为第二绝缘层312，第二绝缘层312的厚度大于等于0，且小于第一绝缘层的厚度。由于经图16所示步骤后的剩余绝缘材料层上表面与衬底上表面平行，因此，经图17所示的刻蚀步骤后，第二绝缘层上表面与衬底上表面平行。
参照图16、图17，使用本实施例的方案，位于第一绝缘层311上暴露的第一鳍部301具有第一高度H1，位于第二绝缘层312上暴露的第二鳍部302具有第三高度H3，H1<H3，则第一鳍部301具有第一线宽W1=2H1+T1，第二鳍部302具有第二线宽W2=2H3+T2，W2/W1>1。在占用较小衬底表面积的同时，还确保SRAM存储单元在读操作时较大的SNM。
在其他实施例中，形成第一绝缘层、第二绝缘层的方法，还可以是：
在衬底上形成绝缘材料层，所述衬底上的绝缘材料层的厚度大于等于第一鳍部的高度；
刻蚀N型有源区的绝缘材料层，暴露部分高度的第二鳍部，N型有源区的剩余绝缘材料层上表面与衬底上表面平行，低于第二鳍部上表面；
接着，回刻蚀P型有源区的绝缘材料层和N型有源区的剩余绝缘材料层，至暴露部分高度的第一鳍部，P型有源区的剩余绝缘材料层作为第一绝缘层，第一绝缘层上表面与衬底上表面平行，低于第一鳍部上表面，N型有源区的剩余绝缘材料层作为第二绝缘层，第二绝缘层的厚度大于等于0，小于第一绝缘层的厚度。
除与第一实施例的区别之处外，其它未详细说明的内容或可替换方案可参考第一实施例，在本实施例中不再赘述。
本发明还提供一种反相器，下面将结合附图对本发明的具体实施例做详细说明。
第一实施例
参照图13、图14，反相器包括：
衬底100，所述衬底100包括P型有源区I和N型有源区II；
位于所述P型有源区I的第一鳍部101和位于N型有源区II的第二鳍部102，第一鳍部101的高度等于第二鳍部102的高度，第一鳍部101具有第一宽度T1，第二鳍部102具有第二宽度T2，第一宽度T1等于第二宽度T2；
位于第一鳍部101侧壁的第一侧墙113，第一侧墙113的高度小于第一鳍部101的高度，也就是第一鳍部101暴露部分高度，第一侧墙113作为第一绝缘层，这样，暴露的第一鳍部101的高度H3小于第二鳍部102的高度H.2，在其他实施例中，也可在第二鳍部102侧壁形成第三侧墙，第三侧墙的高度小于第二鳍部的高度，小于第一侧墙的高度，第三侧墙作为第二绝缘层；
横跨第一鳍部101和第二鳍部102的栅极107，栅极107可以为前栅工艺中形成的栅极，也可为后栅工艺形成的金属栅极；
位于栅极107两侧的第一鳍部中具有P型离子重掺杂，掺杂有P型离子的第一鳍部作为第一源极、第一漏极；
位于栅极107两侧的第二鳍部中具有N型离子重掺杂，掺杂有N型离子的第二鳍部作为第二源极、第二漏极，在具体实施例中，第一漏极与第二漏极电连接。
在具体实施例中，第一绝缘层和第二绝缘层的材料为氧化硅、氮化硅或氮氧化硅。
第二实施例
第二实施例与第一实施例的不同之处在于：
参照图17，在衬底300上形成有绝缘层，位于P型有源区的绝缘层定义为第一绝缘层311，位于N型有源区的绝缘层定义为第二绝缘层312，第一绝缘层311上表面与衬底300上表面平行，第二绝缘层312上表面与衬底300上表面平行，第一绝缘层311、第二绝缘层312的厚度小于第一鳍部301、第二鳍部302的高度，第二绝缘层312的厚度小于第一绝缘层311的厚度，使得第一鳍部301上表面至第一绝缘层311上表面的高度H1，小于第二鳍部302上表面至第二绝缘层312上表面的高度H3。在具体实施例中，第二绝缘层312的厚度也可为0，也就是说，N型有源区上可以没有第二绝缘层。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (18)
1.一种SRAM存储器的形成方法，其特征在于，包括：
提供衬底，所述衬底包括P型有源区和N型有源区；
形成位于所述P型有源区的第一鳍部和位于N型有源区的第二鳍部,所述第一鳍部具有第一宽度，所述第二鳍部具有第二宽度，所述第一宽度等于第二宽度；
在所述P型有源区形成第一绝缘层，所述第一鳍部的侧壁与第一绝缘层接触，在所述N型有源区形成第二绝缘层，所述第二鳍部的侧壁与第二绝缘层接触，所述第二绝缘层的厚度大于等于0且小于第二鳍部的高度，所述第一绝缘层的厚度小于第一鳍部的高度且大于第二绝缘层的厚度；
形成横跨第一鳍部和第二鳍部的栅极；
在栅极两侧的第一鳍部中形成P型鳍式场效应晶体管的第一源极和第一漏极；
栅极两侧第二鳍部中形成N型鳍式场效应晶体管的第二源极和第二漏极；
将第一漏极与第二漏极电连接。
2.如权利要求1所述的形成方法，其特征在于，所述第一鳍部的高度等于第二鳍部的高度。
3.如权利要求2所述的形成方法，其特征在于，形成所述第一绝缘层和第二绝缘层的方法包括：
在所述衬底上形成绝缘材料层，所述绝缘材料层覆盖衬底、第一鳍部和第二鳍部，所述衬底上的绝缘材料层的厚度小于第一鳍部、第二鳍部的高度；
刻蚀N型有源区的绝缘材料层，在第二鳍部侧壁形成第二侧墙，所述第二侧墙的高度小于第二鳍部的高度；
回刻蚀所述绝缘材料层和所述第二侧墙，在第一鳍部侧壁形成第一侧墙，所述第一侧墙的高度小于第一鳍部的高度，所述第一侧墙作为第一绝缘层，回刻蚀第二侧墙后形成第三侧墙，所述第三侧墙的高度大于等于0，小于第一侧墙的高度，所述第三侧墙作为第二绝缘层。
4.如权利要求2所述的形成方法，其特征在于，形成所述第一绝缘层和第二绝缘层的方法包括：
在所述衬底上形成绝缘材料层，所述绝缘材料层覆盖衬底、第一鳍部和第二鳍部，所述衬底上的绝缘材料层的厚度小于第一鳍部、第二鳍部的高度；
回刻蚀所述绝缘材料层，在第一鳍部侧壁形成第一侧墙和在第二鳍部侧壁形成第二侧墙，所述第一侧墙的高度小于第一鳍部的高度，所述第二侧墙的高度小于第二鳍部的高度，所述第一侧墙作为所述第一绝缘层；
刻蚀所述第二侧墙，形成第三侧墙，所述第三侧墙的高度小于第一侧墙的高度，大于等于0，所述第三侧墙作为第二绝缘层。
5.如权利要求3所述的形成方法，其特征在于，刻蚀N型有源区的绝缘材料层的方法包括：
在所述绝缘材料层上形成底部抗反射层，所述底部抗反射层上表面至衬底上表面的高度，大于等于第一鳍部上的绝缘材料层上表面至衬底上表面的高度；
在所述底部抗反射层上形成图形化的光刻胶层，所述图形化的光刻胶层定义N型有源区的位置；
以所述图形化的光刻胶层为掩模刻蚀底部抗反射层和所述绝缘材料层；
去除图形化的光刻胶层和剩余的底部抗反射层。
6.如权利要求3或4所述的形成方法，其特征在于，在所述第一鳍部和第二鳍部上形成有硬掩模层。
7.如权利要求2所述的形成方法，其特征在于，形成所述第一绝缘层和第二绝缘层的方法包括：
在所述衬底上形成绝缘材料层，所述衬底上的绝缘材料层厚度大于等于第一鳍部的高度；
回刻蚀所述绝缘材料层，暴露部分高度第一鳍部、第二鳍部，剩余绝缘材料层上表面与衬底上表面平行，第一鳍部、第二鳍部的高度大于周围剩余绝缘材料层的厚度，所述P型有源区的剩余绝缘材料层作为第一绝缘层；
刻蚀去除N型有源区部分厚度或全部厚度的剩余绝缘材料层，N型有源区的剩余绝缘材料层作为第二绝缘层。
8.如权利要求2所述的形成方法，其特征在于，形成所述第一绝缘层和第二绝缘层的方法包括：
在所述衬底上形成绝缘材料层，所述衬底上的绝缘材料层厚度大于等于第一鳍部的高度；
刻蚀去除N型有源区部分厚度的绝缘材料层，暴露部分高度的第二鳍部，N型有源区的剩余绝缘材料层上表面与衬底上表面平行；
回刻蚀P型有源区的绝缘材料层和N型有源区的剩余绝缘材料层，至暴露部分高度的第一鳍部，P型有源区的剩余绝缘材料层作为第一绝缘层，第一绝缘层上表面与衬底上表面平行，低于第一鳍部上表面，N型有源区的剩余绝缘材料层作为第二绝缘层，第二绝缘层的厚度大于等于0，小于第一绝缘层的厚度。
9.如权利要求1所述的形成方法，其特征在于，还包括：
在所述栅极两侧的第一鳍部中进行P型离子重掺杂形成第一源极、第一漏极，在所述栅极两侧的第二鳍部中进行N型离子重掺杂形成第二源极、第二漏极。
10.如权利要求9所述的形成方法，其特征在于，所述栅极作为后栅工艺中的伪栅极，在形成第一源极、第一漏极、第二源极、第二漏极后，还包括：
在所述衬底上形成层间介质层，所述层间介质层上表面与伪栅极上表面持平；
去除所述伪栅极形成伪栅沟槽；
在所述伪栅沟槽中形成栅极。
11.如权利要求1所述的形成方法，其特征在于，所述第一绝缘层和第二绝缘层的材料为氮化硅、氧化硅或氮氧化硅。
12.如权利要求1所述的形成方法，其特征在于，所述衬底为绝缘体上硅衬底，所述绝缘体上硅衬底包括底部硅层、位于所述底部硅层上的绝缘材料层和位于所述绝缘材料层上的顶部硅层；
形成第一鳍部和第二鳍部的方法为：图形化所述顶部硅层形成第一鳍部和第二鳍部。
13.一种SRAM存储器，其特征在于，包括：
衬底，所述衬底包括P型有源区和N型有源区；
位于所述P型有源区的第一鳍部和位于N型有源区的第二鳍部，所述第一鳍部具有第一宽度，所述第二鳍部具有第二宽度，所述第一宽度等于第二宽度；
位于P型有源区的第一绝缘层和位于N型有源区的第二绝缘层，所述第二绝缘层的厚度大于等于0且小于第二鳍部的高度，所述第一绝缘层的厚度小于第一鳍部的高度且大于第二绝缘层的厚度；
横跨第一鳍部和第二鳍部的栅极；
位于栅极两侧的第一鳍部中的P型鳍式场效应晶体管的第一源极和第一漏极；
位于栅极两侧第二鳍部中的N型鳍式场效应晶体管的第二源极和第二漏极；
第一漏极与第二漏极电连接在一起。
14.如权利要求13所述的SRAM存储器，其特征在于，所述第一鳍部的高度等于第二鳍部的高度。
15.如权利要求14所述的SRAM存储器，其特征在于，所述第一绝缘层为第一鳍部侧壁的第一侧墙，所述第一侧墙的高度小于第一鳍部的高度；所述第二绝缘层为第二鳍部侧壁的第三侧墙，所述第三侧墙的高度大于等于0，小于第一侧墙的高度。
16.如权利要求14所述的SRAM存储器，其特征在于，所述第一绝缘层上表面、第二绝缘层上表面与衬底上表面平行。
17.如权利要求13所述的SRAM存储器，其特征在于，还包括：
位于所述栅极两侧的第一鳍部中具有P型离子重掺杂，掺杂有P型离子的第一鳍部作为第一源极、第一漏极；
位于所述栅极两侧的第二鳍部中具有N型离子重掺杂，掺杂有N型离子的第二鳍部作为第二源极、第二漏极。
18.如权利要求13所述的SRAM存储器，其特征在于，所述第一绝缘层和第二绝缘层的材料层为氧化硅、氮化硅或氮氧化硅。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310365628.7A CN104425372B (zh) | 2013-08-20 | 2013-08-20 | 反相器的形成方法及反相器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310365628.7A CN104425372B (zh) | 2013-08-20 | 2013-08-20 | 反相器的形成方法及反相器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104425372A CN104425372A (zh) | 2015-03-18 |
| CN104425372B true CN104425372B (zh) | 2017-07-14 |
Family
ID=52974010
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310365628.7A Active CN104425372B (zh) | 2013-08-20 | 2013-08-20 | 反相器的形成方法及反相器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104425372B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9680473B1 (en) * | 2016-02-18 | 2017-06-13 | International Business Machines Corporation | Ultra dense vertical transport FET circuits |
| CN109300898B (zh) * | 2017-07-25 | 2020-12-22 | 中芯国际集成电路制造(上海)有限公司 | Sram存储器及其形成方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7754546B2 (en) * | 2006-10-20 | 2010-07-13 | Oki Semiconductor Co., Ltd. | Semiconductor device manufacturing method and semiconductor device using the same |
| CN102194755A (zh) * | 2010-03-01 | 2011-09-21 | 台湾积体电路制造股份有限公司 | 鳍式场效晶体管及其制造方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7723805B2 (en) * | 2006-01-10 | 2010-05-25 | Freescale Semiconductor, Inc. | Electronic device including a fin-type transistor structure and a process for forming the electronic device |
-
2013
- 2013-08-20 CN CN201310365628.7A patent/CN104425372B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7754546B2 (en) * | 2006-10-20 | 2010-07-13 | Oki Semiconductor Co., Ltd. | Semiconductor device manufacturing method and semiconductor device using the same |
| CN102194755A (zh) * | 2010-03-01 | 2011-09-21 | 台湾积体电路制造股份有限公司 | 鳍式场效晶体管及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104425372A (zh) | 2015-03-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI536503B (zh) | 半導體裝置及靜態隨機存取記憶胞內電晶體之形成方法 | |
| TWI553862B (zh) | 具有無結垂直柵電晶體的半導體器件及製造方法 | |
| KR102083627B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| TWI524466B (zh) | 半導體結構與其形成方法 | |
| CN106876397A (zh) | 三维存储器及其形成方法 | |
| JP2015536581A (ja) | ＦｉｎＦＥＴ構造物およびＦｉｎＦＥＴ構造物を形成する方法 | |
| CN103050407B (zh) | 嵌入式晶体管 | |
| CN104752218B (zh) | 半导体器件的形成方法 | |
| CN106935646B (zh) | 埋藏沟道晶体管及其形成方法 | |
| WO2012062125A1 (zh) | 半导体存储单元、器件及其制备方法 | |
| WO2023273079A1 (zh) | 半导体结构及其制作方法 | |
| CN104425372B (zh) | 反相器的形成方法及反相器 | |
| US8692321B2 (en) | Semiconductor device and method for forming the same | |
| KR101279262B1 (ko) | 반도체 구조 및 방법 | |
| TWI806672B (zh) | 半導體結構及其製作方法 | |
| CN109755312B (zh) | 纳米线晶体管及其制备方法 | |
| WO2023108784A1 (zh) | 一种半导体器件及其制造方法 | |
| CN110718582A (zh) | 半导体结构及其形成方法 | |
| CN105374878B (zh) | 包括带电荷穿通阻止层以降低穿通的半导体器件及其制造方法 | |
| US9263512B2 (en) | Memory cell with integrated III-V device | |
| CN114420751A (zh) | 一种垂直mosfet器件及其制造方法、应用 | |
| CN108155241B (zh) | 一种抗辐照多栅器件及其制备方法 | |
| CN103681332B (zh) | 晶体管的形成方法、半导体器件的形成方法 | |
| CN107452680A (zh) | 半导体装置及其制造方法 | |
| CN106910685A (zh) | 一种半导体器件及其制备方法、电子装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |