CN104349612B - 多层电路板的制作方法和该方法制备的电路板 - Google Patents

多层电路板的制作方法和该方法制备的电路板 Download PDF

Info

Publication number
CN104349612B
CN104349612B CN201310336945.6A CN201310336945A CN104349612B CN 104349612 B CN104349612 B CN 104349612B CN 201310336945 A CN201310336945 A CN 201310336945A CN 104349612 B CN104349612 B CN 104349612B
Authority
CN
China
Prior art keywords
buried via
via hole
circuit board
buried
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310336945.6A
Other languages
English (en)
Other versions
CN104349612A (zh
Inventor
孙晓峰
李浩德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
New Founder Holdings Development Co ltd
Zhuhai Founder Technology High Density Electronic Co Ltd
Original Assignee
Zhuhai Founder Technology High Density Electronic Co Ltd
Peking University Founder Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhuhai Founder Technology High Density Electronic Co Ltd, Peking University Founder Group Co Ltd filed Critical Zhuhai Founder Technology High Density Electronic Co Ltd
Priority to CN201310336945.6A priority Critical patent/CN104349612B/zh
Publication of CN104349612A publication Critical patent/CN104349612A/zh
Application granted granted Critical
Publication of CN104349612B publication Critical patent/CN104349612B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/429Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09536Buried plated through-holes, i.e. plated through-holes formed in a core before lamination
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/0959Plated through-holes or plated blind vias filled with insulating material

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明提供一种多层电路板的制作方法和该方法制备的电路板,属于电路板制造技术领域,其可解决现有的电路板塞孔工艺存在树脂漏塞、刷磨不当或压合PP胶填塞孔不当的问题。本发明的多层电路板的制作方法包括:提供一电路板,电路板上沿板厚方向设置有多个埋孔;根据预定的选取规则,将电路板上的多个埋孔分为第一类埋孔和第二类埋孔;对第一类埋孔进行树脂油墨塞孔。本发明的多层电路板的制作方法实现了塞孔的区分选择,克服了全树脂油墨塞孔和全压合PP胶塞孔存在的问题,提高了塞孔品质,降低了成本。

Description

多层电路板的制作方法和该方法制备的电路板
技术领域
本发明属于电路板制造技术领域,具体涉及一种多层电路板的制作方法和该方法制备的电路板。
背景技术
电路板制造工艺中电路板制作的一般流程包括:内层一线路→压合→埋孔→电镀→塞孔→内层二线路→压合,其中内层机械钻孔在电镀后需要进行塞孔,否则在后续的层压后,影响板面的接触面积及平整性,造成贴膜不牢,线路缺口、断线等缺陷。
常规电路板的塞孔工艺均采用全树脂油墨塞孔或全压合PP胶塞孔。所谓全树脂油墨塞孔即用塞孔机或真空树脂塞孔机将待塞的埋孔充满树脂油墨,然后经刷磨获得合格的电路板。所谓的全压合PP胶塞孔通过两层电路板的压合将压合PP胶压入待塞的埋孔,实现埋孔的填充。
一般而言,若为小孔径,低纵横比及孔数少之埋孔可使用全压合PP胶填充方式塞孔,例如,板厚≤0.32mm且埋孔数目≤24个/inch2;而大孔径、高纵横比与孔数多之埋孔,则适合全树脂油墨塞孔,例如,板厚>0.32mm或埋孔数目>24个/inch2。因为全压合PP胶的含胶量不足以填充较大与较深孔径之埋孔,含胶量若无法完全填充埋孔将造成塞孔气泡、凹陷与介质厚度不足等等问题的出现,此亦将影响产品整体之可靠度。
但随着电路板行业的不断发展,电子产品逐渐趋近于短、小、轻、薄,在有限的面积内容纳更多的埋孔。尤其是当0.32mm≤板厚<0.35mm,且埋孔密度>24个/inch2时,若采用全树脂油墨塞孔,由于塞孔大量增多,容易造成如下缺陷:①漏塞,②塞孔后刷磨不净,③塞孔后刷磨过度。同样,若采用全压合PP胶塞孔,由于塞孔大量增多,则容易造成如下缺陷:①压合PP胶填不饱满,压合出现板面凹陷,②过多的压合PP胶填入埋孔内导致介层偏薄缺胶。因此,迫切要求针对塞孔的工艺进一步选择才能保证产品的品质。
发明内容
本发明的目的是解决现有电路板塞孔工艺存在树脂漏塞、刷磨不当或压合PP胶填塞孔不当的问题,提供一种多层电路板的制作方法和该方法制备的电路板。
解决本发明技术问题所采用的技术方案是一种多层电路板的制作方法,所述多层电路板的制作方法包括:
提供一电路板,电路板上沿板厚方向设置有多个埋孔;
根据预定的选取规则,将电路板上的多个埋孔分为第一类埋孔和第二类埋孔;
对第一类埋孔进行树脂油墨塞孔。
优选地,所述预定的选取规则具体为:
将所述电路板的表面划分为多个区域;
根据各个区域中的埋孔分布的疏密程度,将各个区域中的一部分埋孔选取为所述第一类埋孔。
优选地,所述根据各个区域中的埋孔分布的疏密程度,将各个区域中的一部分埋孔选取为所述第一类埋孔具体为:
根据各个区域中埋孔分布的疏密程度,设置区域对应的预定比例,并按预定比例将各个区域中的一部分埋孔选取为所述第一类埋孔;或,
根据各个区域中埋孔分布的疏密程度,设置各个区域中第一类埋孔的目标数,并根据第一类埋孔的目标数选取对应数目的第一类埋孔。
优选地,所述的多个区域是通过网格线切分获得的网格;或,
所述的多个区域是通过多个同心圆切分获得的环状区域,所述同心圆的圆心位于电路板的中心。
优选地,当所述的多个区域是通过网格线切分获得的网格时,所述正方形网格的边长范围为0.03inch至0.1inch。
优选地,所述预定的选取规则具体为:
将所述电路板的表面划分为多个区域,各个区域按照一定规律相邻排列;间隔选取其中的部分区域,将位于所述部分区域中的埋孔选取为所述第一类埋孔。
优选地,所述多个区域为同心设置的扇环,各个扇环的宽度相等或者根据埋孔的疏密程度进行设置;
所述间隔选取其中的部分区域为:以间隔为1选取扇环,即当一个扇环中的埋孔选取为第一类埋孔,与所述扇环相邻的扇环中的埋孔被选取为第二类埋孔。
优选地,所述预定的选取规则具体为:
将相邻的埋孔分为两类,按照将所述两类分别设置为第一类埋孔和第二类埋孔的原则对相邻的埋孔进行选取,将电路板上所有埋孔按照相邻关系进行分类,并根据上述原则对埋孔是属于第一类埋孔还是属于第二类埋孔进行选取,直至完成电路板上全部埋孔的选取。
优选地,所述预定的选取规则为:将全部埋孔连接为树形结构,并根据树形结构的层数将埋孔分为第一类埋孔和第二类埋孔;具体地:
任选一埋孔为根埋孔,并选取与所述根埋孔距离最近的一个或两个埋孔做为所述根埋孔的从埋孔,将从埋孔作为新的根埋孔,并根据新的根埋孔选择对应的从埋孔,直至将电路板上的全部埋孔连接到该树形结构中;
各个埋孔设置层数,将第一个根埋孔的层数设置为0,所述根埋孔对应的从埋孔的层数设置为1,与所述从埋孔对应的从埋孔的层数设置为2,依次类推,树形结构中所有的埋孔将具备对应的层数;
将对应的层数为奇数或者偶数的埋孔设置为第一类埋孔,其他的埋孔设置为第二类埋孔。
优选地,所述的埋孔的孔径为y,其中0.2mm≤y≤0.275mm。
本发明通过上述多层电路板的制作方法,实现了塞孔的区分选择,减少了在树脂油墨塞孔时溢出树脂油墨的现象,减少了在刷磨时出现的刷磨不净或者刷磨过度的现象;同时也可避免出现全压合PP胶填后产生的压合凹陷问题;在减少了树脂油墨的使用量,节约成本的同时,提高了塞孔品质,使生产制造中的操作更有依据和规范。
本发明的另一个目的是解决现有电路板由于塞孔工艺不当导致的产品的品质无法保证的问题,提供一种高品质的电路板。
解决本发明技术问题所采用的技术方案是一种电路板,该电路板采用上述的多层电路板的制作方法进行制备。
由于本发明的电路板采用上述的多层电路板的制作方法进行塞孔,从而使电路板的品质得到了保证。
附图说明
图1为本发明实施例提供一种多层电路板的制作方法的流程图;
图2为本发明实施例中一种电路板埋孔选取的示意图;
图3为本发明实施例中另一种电路板埋孔选取的示意图;
图4为本发明实施例中又一种电路板埋孔选取的示意图。
其中:菱形孔为第一类埋孔;圆形孔为第二类埋孔。
具体实施方式
为使本领域技术人员更好地理解本发明的技术方案,下面结合附图和具体实施方式对本发明作进一步详细描述。
请参阅图1,其示出了本发明实施例提供一种多层电路板的制作方法的流程图,如图1所示,该方法包括:
步骤S1、提供一电路板,电路板上沿板厚方向设置有多个埋孔;
步骤S2、根据预定的选取规则,将电路板上的多个埋孔分为第一类埋孔和第二类埋孔;
步骤S3、对第一类埋孔进行树脂油墨塞孔;
另外,在步骤S3之后还包括:
步骤S4、内层二线路。
步骤S5、执行压合步骤,其中压合步骤中包括对第二类埋孔进行PP胶塞孔。其中步骤S4以及步骤S5与现有技术的流程相同。
现有技术中多层电路板制作的一般流程包括:内层一线路→压合→埋孔→电镀→塞孔→内层二线路→压合;而根据本发明实施例提供的多层电路板的制作方法的流程包括:内层一线路→压合→埋孔→电镀→将电路板上的多个埋孔分为第一类埋孔和第二类埋孔→对第一类埋孔进行树脂油墨塞孔→内层二线路→压合。其中,将电路板上的多个埋孔分为第一类埋孔和第二类埋孔的步骤的顺序可以根据工艺需要进行更改,只要埋孔分布确定之后,且在对第一类埋孔进行树脂油墨塞孔的步骤之前完成即可。
对于本发明实施例中预定的选取规则,其原则为使得第一类埋孔的分布相对于电路板上所有埋孔的分布来说,所述第一类埋孔的分布更加均匀。
本发明实施例中,所述预定的选取规则包括:将所述电路板的表面划分为多个区域;根据各个区域中的埋孔分布的疏密程度,将各个区域中的一部分埋孔选取为所述第一类埋孔。
进一步地,可以根据各个区域中埋孔分布的疏密程度,设置各个区域的预定比例,并按预定比例将各个区域中的一部分埋孔选取为所述第一类埋孔。
另外,也可以根据各个区域中埋孔分布的疏密程度,设置各个区域中第一类埋孔的目标数,并根据第一类埋孔的目标数选取对应数目的第一类埋孔。其中,各个区域中,第一类埋孔的目标数和埋孔分布的疏密程度正相关,并且各个区域中第一类埋孔的目标数的设置尽量接近,例如,使得各个区域中第一类埋孔的目标数的方差较小。例如,将电路板划分为边长为0.15inch的正方形网格,当网格内的埋孔数目4<x≤8时,选取其中3个埋孔为第一类埋孔;当网格内的埋孔数目8<x≤12时,选取其中4个埋孔为第一类埋孔。在上述方法中,第一类埋孔的目标数和埋孔分布的疏密程度正相关,可以避免PP胶填塞孔太多时产生的凹陷等问题,同时,通过各区域中第一类埋孔的目标数的设置尽量接近,可以使得第一类埋孔的分布相对于电路板上所有埋孔的分布来说,所述第一类埋孔的分布更加均匀。实际生产中,可以根据上述原则对各个区域中第一类埋孔的目标数进行调整,直至获取区域中最优的第一类埋孔的目标数。本发明实施例中,各个区域中的第一类埋孔尽可能地设置为均匀分布,即在遵循预定的比例或个数的前提下,按照一定的间隔排列。
下面结合一个具体的示例进行说明。
本实施提供一种多层电路板的制作方法,包括:
1)选取板厚范围在0.32mm≤板厚<0.35mm,埋孔密度>24个/inch2电路板作为待处理电路板;优选的,电路板的埋孔的孔径为y,0.2mm≤y≤0.275mm。
2)将上述的电路板划分为正方形网格,该正方形网格的边长范围可以为0.03inch至0.1inch,优选地,边长为0.07inch。当然也可以是其它形状的网格,其中区域的大小也可以根据需要选取。
其中,所述的网格为虚拟网格;也就是说,以如图2所示的方式将电路板划分为多个区域(通过网格线切分获得的网格),以确定如何选择塞孔处理方式,但并不实际在电路板上划线。
3)分别按下述情况进行选择埋孔:
如图2所示,对于位于网格线上的埋孔选取为第一类埋孔;图2中,菱形孔为第一类埋孔,圆形孔为第二类埋孔,每个网格内的埋孔数目为x。
如图2的第1行的第1列的网格所示,当一网格内的埋孔数目x=1时,选取其中1个埋孔为第一类埋孔。
如图2的第1行的第2列和第3列的网格所示,当一网格内的埋孔数目1<x≤3时,选取其中1个埋孔为第一类埋孔,其余埋孔选取为第二类埋孔。
如图2的第2行的第1列和第2列的网格所示,当一网格内的埋孔数3<x≤5时,选取2个埋孔为第一类埋孔,其余埋孔选取为第二类埋孔。
如图2的第3行的第1列和第2列的网格所示,当一网格内的埋孔数5<x≤7时,选取3个埋孔为第一类埋孔,其余埋孔选取为第二类埋孔。
优选地,如图2的第3行的第3列的网格所示,此时埋孔在一条直线上,该3个埋孔为间隔选取。优选地,该间隔选取为间隔1个埋孔和/或间隔两个埋孔。
另外,除了上述根据各个区域中埋孔分布的疏密程度来设置区域对应的预定比例的方法,也可以按预定比例将各个区域中的一部分埋孔选取为所述第一类埋孔。优选地所述预定比例为30%~60%。
本发明实施例中,在将电路板上的多个埋孔分为第一类埋孔和第二类埋孔之后,对选取的第一类埋孔进行选择性塞孔处理。其中,选择性塞孔处理包括:
制备底片:将上述选择的进行树脂油墨塞孔处理的图形利用计算机系统制成底片。
制备网版:将感光乳胶调配均匀直接涂布在网布上,烘干后连框共同放置在曝光设备台面上并覆以上述制备的底片,再抽真空使其密接感光,经显像后制成网版。
塞孔处理:将上述的网版放在电路板上方,并使两者对齐定位,在网版覆上树脂油墨、再使用刮刀刮树脂油墨,树脂油墨就会顺着网版孔进入电路板内对应的孔,完成树脂油墨塞孔。
将经过树脂油墨塞孔的电路板和压合PP胶(prepreg)进行叠板,使用压合机完成电路板的压合,即压合PP胶进入剩余的要进行压合PP胶塞孔的埋孔中,完成压合PP胶塞孔。
当然,上述的树脂油墨塞孔也可以采用铝片(一种治具)进行塞孔。将上述选择的进行树脂油墨塞孔处理的钻孔利用计算机系统制成钻孔程式。在铝片上钻出与底片对应的孔,在铝片上印刷树脂油墨,树脂油墨通过铝片上的孔进入电路板内的孔,完成树脂油墨塞孔。
上述埋孔选择后的塞孔处理步骤也可采用现有技术的其它塞孔处理方法进行,其不应视为对本发明保护范围的限定。在完成上述塞孔处理步骤之后,在后续的压合步骤中将完成对第二类埋孔进行PP胶塞孔处理的过程。
上述示例中,以多个区域是通过网格线切分获得的网格为例进行了说明。另外,多个区域可以通过其他方式获得。例如,以电路板的中心为圆心,根据该圆心设置多个同心圆,同心圆将电路板分为多个区域。其中,在埋孔选取时,对于圆线上的埋孔,可以间隔选取为第一类埋孔和第二类埋孔,对于圆与圆之间的埋孔也间隔选取为第一类埋孔和第二类埋孔。
本发明实施例中,所述预定的选取规则还包括:将所述电路板的表面划分为多个区域,各个区域按照一定规律相邻排列;间隔选取其中的部分区域,将位于所述部分区域中的埋孔选取为所述第一类埋孔。下面结合一个具体的示例进行说明。
如图3所示,虚线所示的弧线将电路板划分为多个区域,各个区域为同心设置的扇环。各个扇环的圆心设置在电路板的一角,各个扇环对应的圆心角均为90度,各个扇环的宽度(扇环的宽度设定为:该扇环对应的大扇形的半径与小扇形的半径之差)相等或者根据埋孔的疏密程度进行设置,如图3所示,由于电路板右下角部分埋孔较密,因此右下角部分扇环的宽度较小,左上部分的扇环的宽度较大且宽度均相等。
以间隔为1选取扇环,即当一个扇环中的埋孔选取为第一类埋孔,与所述扇环相邻的扇环中的埋孔被选取为第二类埋孔。如图3所示,间隔设置的对应编号为n(n为大于等于1、且小于等于13的整数)的扇环中的埋孔被选取为第一类埋孔,其他扇环中的埋孔选取为第二类埋孔。
本示例中以间隔为1进行了说明,也可以是其他间隔,例如,设置间隔为2,即每3个扇环中选取1个扇环中的埋孔选取为第一类埋孔。
本示例中以划分的多个区域为扇环为例进行了说明,该划分的多个区域也可以是其他形状。
再例如,具有一定间隔的平行设置的锯齿线所划分的区域,再或者具有一定间隔的平行设置的正弦线所划分的区域。锯齿线的间隔可以根据埋孔的分布疏密进行设置。这些曲线具有在正交的两个方向上的分量,因此能够在两个正交的方向上对埋孔进行选取,能够较好地对整个电路板的表面进行区域划分。
本发明实施例中,对于位于两个区域分界线上的埋孔,可以将这些埋孔统一设置为第一类埋孔,或者将这些埋孔统一设置为第一类埋孔,也可以根据埋孔的中心位置,将埋孔归属到对应的区域中。
本发明实施例中,所述预定的选取规则还包括:将相邻的埋孔分为两类,按照将所述两类分别设置为第一类埋孔和第二类埋孔的原则对相邻的埋孔进行选取,将电路板上所有埋孔按照相邻关系进行分类,并根据上述原则对埋孔是属于第一类埋孔还是属于第二类埋孔进行选取,直至完成电路板上全部埋孔的选取。
下面结合一个具体的示例进行说明。具体地,将全部埋孔连接为树形结构(例如二叉树),并根据树形结构的层数将埋孔分为第一类埋孔和第二类埋孔。
如图4所示,选取左上角的埋孔为初始的根埋孔(对应于树形结构中的根节点),并选取与所述根埋孔距离最近的一个或两个埋孔做为所述根埋孔的从埋孔(对应于树形结构中的从节点)。
如图4所示,其中埋孔之间的连线用于反应根埋孔和从埋孔之间的对应关系。将选取的从埋孔作为新的根埋孔,并根据新的根埋孔选择对应的从埋孔,直至将电路板上的全部埋孔连接到该树形结构中。在选择根埋孔对应的从埋孔的过程中,如果对于一个根埋孔来说,其距离最近的两个埋孔与该根埋孔之间的距离较为接近,可以将这两个埋孔均设置为该根埋孔对应的从埋孔;如果最近的两个埋孔与该根埋孔之间的距离相差较大,可以将这其中距离较小的一个埋孔设置为该根埋孔对应的从埋孔。
在完成树形结构的构造之后,为各个埋孔设置层数,例如,将第一个根埋孔的层数设置为0,所述根埋孔对应的从埋孔的层数设置为1,与所述从埋孔对应的从埋孔的层数设置为2,依次类推,树形结构中所有的埋孔将具备对应的层数;将对应的层数为奇数或者偶数的埋孔设置为第一类埋孔,其他的埋孔设置为第二类埋孔。
本示例中,以位于左上角的埋孔为初始的根埋孔为例进行说明,另外,初始的根埋孔也可以是其他任一埋孔。
本示例中,以一个根埋孔对应于一个或两个从埋孔为例进行说明,另外,与一个根埋孔像对应的从埋孔的数目也可以是两个以上。
本发明实施例中,以通过树形结构来构造埋孔的相邻关系,并根据该相邻关系对埋孔进行分类为例进行了说明,也可以采用其它的方法对电路板上的埋孔来构造相邻关系,并按照构造的相邻关系进行分类,以完成第一类埋孔和第二类埋孔的选取。通过构造的相邻关系来对第一类埋孔和第二类埋孔进行选取,不论是通过人工操作或程序自动选取,都具有实现时的简易和便利性,使得选取可以具有较高的效率,提高生产效率。
上述的树脂油墨可以选用本领域常用的树脂油墨,例如IR-6P等;压合PP胶可以选用本领域常用的以树脂和玻纤布为主要组分制备的;上述的刷磨用的刷磨机的操作参数也可根据具体的情况进行适应性的调整。
本发明实施例还提供一种电路板,该电路板是通过上述的方法制备的。
可以理解的是,以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式,然而本发明并不局限于此。对于本领域内的普通技术人员而言,在不脱离本发明的精神和实质的情况下,可以做出各种变型和改进,这些变型和改进也视为本发明的保护范围。

Claims (10)

1.一种多层电路板的制作方法,其特征在于,包括:
提供一电路板,电路板上沿板厚方向设置有多个埋孔;
根据预定的选取规则,将电路板上的多个埋孔分为第一类埋孔和第二类埋孔;
对第一类埋孔进行树脂油墨塞孔;
所述预定的选取规则具体为:
将所述电路板的表面划分为多个区域;
根据各个区域中的埋孔分布的疏密程度,将各个区域中的一部分埋孔选取为所述第一类埋孔。
2.如权利要求1所述的多层电路板的制作方法,其特征在于,所述根据各个区域中的埋孔分布的疏密程度,将各个区域中的一部分埋孔选取为所述第一类埋孔具体为:
根据各个区域中埋孔分布的疏密程度,设置区域对应的预定比例,并按预定比例将各个区域中的一部分埋孔选取为所述第一类埋孔;或,
根据各个区域中埋孔分布的疏密程度,设置各个区域中第一类埋孔的目标数,并根据第一类埋孔的目标数选取对应数目的第一类埋孔。
3.如权利要求1所述的多层电路板的制作方法,其特征在于,所述的多个区域是通过网格线切分获得的网格;或,
所述的多个区域是通过多个同心圆切分获得的环状区域,所述同心圆的圆心位于电路板的中心。
4.如权利要求3所述的多层电路板的制作方法,其特征在于,当所述的多个区域是通过网格线切分获得的网格时,所述的网格为正方形网格,所述正方形网格的边长范围为0.03inch至0.1inch。
5.如权利要求1所述的多层电路板的制作方法,其特征在于,所述预定的选取规则具体为:
将所述电路板的表面划分为多个区域,各个区域按照一定规律相邻排列;
间隔选取其中的部分区域,将位于所述部分区域中的埋孔选取为所述第一类埋孔。
6.如权利要求5所述的多层电路板的制作方法,其特征在于,
所述多个区域为同心设置的扇环,各个扇环的宽度相等或者根据埋孔的疏密程度进行设置;
所述间隔选取其中的部分区域为:以间隔为1选取扇环,即当一个扇环中的埋孔选取为第一类埋孔,与所述扇环相邻的扇环中的埋孔被选取为第二类埋孔。
7.如权利要求1所述的多层电路板的制作方法,其特征在于,所述预定的选取规则具体为:
将相邻的埋孔分为两类,按照将所述两类分别设置为第一类埋孔和第二类埋孔的原则对相邻的埋孔进行选取,将电路板上所有埋孔按照相邻关系进行分类,并根据上述原则对埋孔是属于第一类埋孔还是属于第二类埋孔进行选取,直至完成电路板上全部埋孔的选取。
8.如权利要求7所述的多层电路板的制作方法,其特征在于,所述预定的选取规则为:将全部埋孔连接为树形结构,并根据树形结构的层数将埋孔分为第一类埋孔和第二类埋孔;具体地:
任选一埋孔为根埋孔,并选取与所述根埋孔距离最近的一个或两个埋孔做为所述根埋孔的从埋孔,将从埋孔作为新的根埋孔,并根据新的根埋孔选择对应的从埋孔,直至将电路板上的全部埋孔连接到该树形结构中;
各个埋孔设置层数,将第一个根埋孔的层数设置为0,所述根埋孔对应的从埋孔的层数设置为1,与所述从埋孔对应的从埋孔的层数设置为2,依次类推,树形结构中所有的埋孔将具备对应的层数;
将对应的层数为奇数或者偶数的埋孔设置为第一类埋孔,其他的埋孔设置为第二类埋孔。
9.如权利要求1所述的多层电路板的制作方法,其特征在于,所述的埋孔的孔径为y,其中0.2mm≤y≤0.275mm。
10.一种电路板,其采用权利要求1-9任一所述的方法制作而成。
CN201310336945.6A 2013-08-05 2013-08-05 多层电路板的制作方法和该方法制备的电路板 Active CN104349612B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310336945.6A CN104349612B (zh) 2013-08-05 2013-08-05 多层电路板的制作方法和该方法制备的电路板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310336945.6A CN104349612B (zh) 2013-08-05 2013-08-05 多层电路板的制作方法和该方法制备的电路板

Publications (2)

Publication Number Publication Date
CN104349612A CN104349612A (zh) 2015-02-11
CN104349612B true CN104349612B (zh) 2017-05-17

Family

ID=52504110

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310336945.6A Active CN104349612B (zh) 2013-08-05 2013-08-05 多层电路板的制作方法和该方法制备的电路板

Country Status (1)

Country Link
CN (1) CN104349612B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109561586A (zh) * 2017-09-27 2019-04-02 深圳市博敏电子有限公司 高频微波多层板树脂塞孔方法
CN111642072A (zh) * 2020-05-20 2020-09-08 胜宏科技(惠州)股份有限公司 一种改善油墨入孔的制作方法
CN111988916B (zh) * 2020-09-02 2021-12-03 北大方正集团有限公司 塞孔添加方法和装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101772280A (zh) * 2009-12-23 2010-07-07 深南电路有限公司 一种丝网塞孔的工艺方法
CN201750624U (zh) * 2010-06-12 2011-02-16 东莞森玛仕格里菲电路有限公司 一种印制电路板层压结构改良
CN102143651A (zh) * 2010-01-28 2011-08-03 竞陆电子(昆山)有限公司 多层高密度互联印刷电路板的内层埋孔结构
CN102196665A (zh) * 2010-03-04 2011-09-21 柏承科技(昆山)股份有限公司 印刷电路板的盲孔结构及其加工工艺
CN103096644A (zh) * 2013-01-21 2013-05-08 竞陆电子(昆山)有限公司 Bga的树脂塞孔电镀焊盘用曝光定位结构及其使用方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101772280A (zh) * 2009-12-23 2010-07-07 深南电路有限公司 一种丝网塞孔的工艺方法
CN102143651A (zh) * 2010-01-28 2011-08-03 竞陆电子(昆山)有限公司 多层高密度互联印刷电路板的内层埋孔结构
CN102196665A (zh) * 2010-03-04 2011-09-21 柏承科技(昆山)股份有限公司 印刷电路板的盲孔结构及其加工工艺
CN201750624U (zh) * 2010-06-12 2011-02-16 东莞森玛仕格里菲电路有限公司 一种印制电路板层压结构改良
CN103096644A (zh) * 2013-01-21 2013-05-08 竞陆电子(昆山)有限公司 Bga的树脂塞孔电镀焊盘用曝光定位结构及其使用方法

Also Published As

Publication number Publication date
CN104349612A (zh) 2015-02-11

Similar Documents

Publication Publication Date Title
CN104349612B (zh) 多层电路板的制作方法和该方法制备的电路板
CN101668389B (zh) 高对准度印制线路板的制作方法
JP5571195B2 (ja) 制御チャネル要素リソースの配分方法及び装置
CN103517277B (zh) 认知无线电系统中的频点选择方法和设备
JP2018500757A (ja) 差動信号線の配線方法、及びpcb基板
CN102510668A (zh) 一种超厚铜pcb板制作方法及其电路板
BR112014001310B1 (pt) método e dispositivo de auto-otimização de cobertura e capacidade de célula
CN103686742B (zh) Pci规划方法及装置
CN102523696A (zh) 一种厚铜板的阻焊制作方法
CN105007475B (zh) 产生深度信息的方法与装置
CN108271181A (zh) 一种无线网络的pci优化方法及装置
CN109152219B (zh) 一种pcb内部厚铜结构、多层印制电路板及其制备方法
CN102129169A (zh) 一种辅助图案填充方法和装置
CN117369017B (zh) Pcb板中过孔铺铜的完整性检测方法、装置及电子设备
CN106205911A (zh) 一种防短路的热敏芯片及其制备方法
CN104796988A (zh) 一种资源分配方法及装置
CN113271717A (zh) 一种应用于5g通信基站的印制电路板的制作方法
CN103347695A (zh) 用于施加显影图案于基板的显影模板及产生显影模板的方法
CN108834321B (zh) 一种槽底过孔阻焊塞孔的制作方法及pcb
TWI839612B (zh) 板、鍍覆裝置、及板之製造方法
Nie et al. Internal defects inspection of TSV 3D package based on thermal distribution analysis
CN102036486B (zh) 一种假双面板制作方法
CN210042382U (zh) 厚铜线路板拼版结构及厚铜线路板
CN102348336B (zh) 一种对电路板导电孔进行树脂塞孔的方法
CN109890130A (zh) 一种印刷电路板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20220624

Address after: 3007, Hengqin international financial center building, No. 58, Huajin street, Hengqin new area, Zhuhai, Guangdong 519031

Patentee after: New founder holdings development Co.,Ltd.

Patentee after: ZHUHAI FOUNDER TECH. HI-DENSITY ELECTRONIC Co.,Ltd.

Address before: 100871, Beijing, Haidian District, Cheng Fu Road, No. 298, Zhongguancun Fangzheng building, 5 floor

Patentee before: PEKING UNIVERSITY FOUNDER GROUP Co.,Ltd.

Patentee before: ZHUHAI FOUNDER TECH. HI-DENSITY ELECTRONIC Co.,Ltd.

TR01 Transfer of patent right