CN105163486A - 一种高层厚铜电路板及制作工艺 - Google Patents

一种高层厚铜电路板及制作工艺 Download PDF

Info

Publication number
CN105163486A
CN105163486A CN201510641074.8A CN201510641074A CN105163486A CN 105163486 A CN105163486 A CN 105163486A CN 201510641074 A CN201510641074 A CN 201510641074A CN 105163486 A CN105163486 A CN 105163486A
Authority
CN
China
Prior art keywords
circuit board
heavy copper
copper circuit
rise heavy
board body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510641074.8A
Other languages
English (en)
Inventor
柯勇
谭小林
胡定益
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JIANGXI JINGWANG PRECISION CIRCUIT Co Ltd
Original Assignee
JIANGXI JINGWANG PRECISION CIRCUIT Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by JIANGXI JINGWANG PRECISION CIRCUIT Co Ltd filed Critical JIANGXI JINGWANG PRECISION CIRCUIT Co Ltd
Priority to CN201510641074.8A priority Critical patent/CN105163486A/zh
Publication of CN105163486A publication Critical patent/CN105163486A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4632—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating thermoplastic or uncured resin sheets comprising printed circuits without added adhesive materials between the sheets
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/04—Assemblies of printed circuits
    • H05K2201/042—Stacked spaced PCBs; Planar parts of folded flexible circuits having mounted components in between or spaced from each other
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/068—Features of the lamination press or of the lamination process, e.g. using special separator sheets

Abstract

本发明涉及一种图像处理技术领域，尤其涉及一种高层厚铜印制电路板的压合叠层结构设计方法。将所述第一类高胶半固化片相连堆叠的第二类高胶半固化片相互间隔设计。可以避免因采用全部的第一(第二)类高胶半固化片的结构设计，以防止多张同类半固化片叠合，造成大基材区塌陷而影响电路板本体的稳定性，同时还可避免出现层与层之间出现爆板分离现象。由于高层厚铜电路板使用多张高树脂含量的半固化片，因此流胶量比常规多层电路板要大，在电路板本体边缘设置形成S形阻流铜块，有利于在压合过程中阻挡胶体溢流。

Description

一种高层厚铜电路板及制作工艺
技术领域
本发明涉及一种图像处理技术领域，尤其涉及一种高层厚铜印制电路板的压合叠层结构设计方法。
背景技术
高层厚铜印制电路板是一种特殊类的高端印制电路板，其主要特点：一般层数在10层～12层，内层基板铜箔厚度在102.9um(3盎司/ft2)～137.2um(4盎司/ft2)，可靠性要求高。目前提高印制电路板散热能力是依靠宽导线、厚铜箔、多层板结构、大面积铺铜或内层芯板设计厚铜箔层、添加金属基底板、增加导热孔等设计方案去实现，由于电子产品高密度、轻、薄、小型化发展，印制电路板制造技术的发展更注重采用厚铜箔解决大功率散热问题。
高层厚铜印制电路板利用高流动度半固化片将多个高耐热性内层厚铜箔基板、绝缘层(半固化片)、外层铜箔材料通过真空压合机高温、高压的方式结合在一起，使其具备支撑、散热、耐电压、组装的功能。高层厚铜电路板叠层结构涉及到多张内层厚铜箔基板、半固化片、铜箔等多张多种材料叠层在一起，基于目前行业技术局限性，生产中容易出现压合滑板、树脂空洞、铜箔起皱、填胶不良等可靠性测试失效等问题。
发明内容
针对现有技术的不足，本发明提供一种增强高层厚铜电路板稳定性、防止高层厚铜电路板内层填胶不足、避免产生树脂空洞的高层厚铜电路板及制作工艺，同时还可放置出现爆板分层现象。
本发明的技术方案是：
一种高层厚铜电路板，其中，包括电路板本体，所述电路板本体包括复数个电路单元：每个所述电路单元包括：
复数个基板，于任意两个基板之间形成一容纳空腔，所述容纳空腔内设置至少包括第一类高胶半固化片和与所述第一类高胶半固化片相连堆叠的第二类高胶半固化片。
优选地，上述的高层厚铜电路板，其中，于所述电路板本体边缘设置有阻流块。
优选地，上述的高层厚铜电路板，其中，所述阻流块呈S形。
优选地，上述的高层厚铜电路板，其中，于所述电路板本体内部设置有复数个导气槽，所述导气槽匹配所述电路单元。
优选地，上述的高层厚铜电路板，其中，所述导气槽相互交叉设置。
优选地，上述的高层厚铜电路板，其中，所述第一类高胶半固化片的型号为106R/C76％，所述第二类高胶半固化片的型号为1080R/C68％。
一种高层厚铜电路板制作工艺，其中，具体包括：
S1、提供一包含有复数个电路单元的电路板本体并放置于真空压合机内；
S2、对所述电路板本体做抽湿处理；
S3、对所述电路板本体做压合处理和固化处理。
优选地，上述高层厚铜电路板制作工艺，其中，于所述步骤S3中，具体包括：
S31、于所述压合处理过程中，调整所述真空压合机的升温速率，以使升温速率降低为1.6℃/min～2.0℃/min；
S32、于所述压合处理完成后，进行所述固化处理，所述固化处理的时间为70min～80min。
优选地，上述高层厚铜电路板制作工艺，其中，于所述步骤S1中，所述抽湿处理的时间为6小时。
优选地，上述高层厚铜电路板制作工艺，其中，于所述电路板本体边缘设置有缓冲层。
与现有技术相比，本发明的优点是：
(1)将所述第一类高胶半固化片相连堆叠的第二类高胶半固化片相互间隔设计。可以避免因采用全部的第一(第二)类高胶半固化片的结构设计，以防止多张同类半固化片叠合，造成大基材区塌陷而影响电路板本体的稳定性，同时还可避免出现层与层之间出现爆板分离现象；
(2)由于高层厚铜电路板使用多张高树脂含量的半固化片，因此流胶量比常规多层电路板要大，在电路板本体边缘设置形成S形阻流铜块，有利于在压合过程中阻挡胶体溢流；
(3)导气槽相互交叉设置，一方面有利于在压合过程中液体树脂流动排气，另一方面避免基板层在蚀刻后出现折断现象，通过导气槽释放蚀刻应力，另外还可以通过导气槽交错设置，确保压合厚度均匀性。
附图说明
图1为本发明中一种高层厚铜电路板的一种实施方式的结构示意图；
图2为本发明中一种高层厚铜电路板的一种实施方式的结构示意图；
图3为本发明中一种高层厚铜电路板的一种实施方式的结构示意图。
具体实施方式
下面结合附图和具体实施例对本发明作进一步说明，但不作为本发明的限定。
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。
下面结合附图和具体实施例对本发明作进一步说明，但不作为本发明的限定。
一种高层厚铜电路板，其中，包括电路板本体，所述电路板本体包括复数个电路单元：每个所述电路单元包括：
复数个基板，于任意两个基板之间形成一容纳空腔，所述容纳空腔内设置至少包括第一类高胶半固化片和与所述第一类高胶半固化片相连堆叠的第二类高胶半固化片。
本申请中，采用所述第一类高胶半固化片相邻第二类高胶半固化片相互间隔设置，可以避免因采用全部的第一(第二)类高胶半固化片的结构设计，以防止多张同类半固化片叠合，造成大基材区塌陷而影响电路板本体的稳定性，同时还可避免出现层与层之间出现爆板分离现象。
列举一具体实施方式，以12层的高层厚铜电路板为例。
如图1所示，一种高层厚铜电路板，其中，包括电路板本体1，所述电路板本体1包括复数个电路单元2：每个所述电路单元2包括：
复数个基板3，于任意两个基板3之间形成一容纳空腔，所述容纳空腔内设置至少包括第一类高胶半固化片4和与所述第一类高胶半固化片4相连堆叠的第二类高胶半固化片5。所述电路板本体1还包括顶部和底部外层铜箔，顶部和底部外层铜箔厚度为1OZ，基板厚度0.12㎜。
本实施例中，所述第一类高胶半固化片4相连堆叠的第二类高胶半固化片5相互间隔设计。可以避免因采用全部的第一(第二)类高胶半固化片的结构设计，以防止多张同类半固化片叠合，造成大基材区塌陷而影响电路板本体的稳定性，同时还可避免出现层与层之间出现爆板分离现象。
如图2所示，作为进一步优选实施方案，上述的高层厚铜电路板，其中，于所述电路板本体边缘设置有阻流块6。进一步地，上述的高层厚铜电路板，其中，所述阻流块6呈S形。由于高层厚铜电路板使用多张高树脂含量的半固化片，因此流胶量比常规多层电路板要大，在电路板本体边缘设置形成S形阻流块6，有利于在压合过程中阻挡胶体溢流。
如图3所示，作为进一步优选实施方案，上述的高层厚铜电路板，其中，于所述电路板本体1内部设置有复数个导气槽7，所述导气槽7匹配所述电路单元2。有利于在压合过程中液体树脂流动排气，改善压合空洞，作为进一步优选实施方案，上述的高层厚铜电路板，其中，所述导气槽相互交叉设置，一方面有利于在压合过程中液体树脂流动排气，另一方面避免基板层在蚀刻后出现折断现象，通过导气槽释放蚀刻应力，另外还可以通过导气槽交错设置，确保压合厚度均匀性。
作为进一步优选实施方案，上述的高层厚铜电路板，其中，所述第一类高胶半固化片的型号为106R/C76％，所述第二类高胶半固化片的型号为1080R/C68％。也可以采用其它型号的高胶半固化片，仅仅只需要第一类高胶半固化片与第二类高胶半固化片型号不同即可，采用高胶半固化片可以确保压合填胶量充分，防止内层填胶量不足、树脂空洞等问题，提高了产品的可靠性。
本发明同时提供一种高层厚铜电路板制作工艺，其中，具体包括：
S1、提供一包含有复数个电路单元的电路板本体并放置于真空压合机内；
S2、对所述电路板本体做抽湿处理；
S3、对所述电路板本体做压合处理和固化处理。
作为进一步优选实施方案，上述高层厚铜电路板制作工艺，其中，于所述步骤S3中，具体包括
S31、于所述压合处理过程中，调整所述真空压合机的升温速率，以使升温速率降低为1.6℃/min～2.0℃/min；
S32、于所述压合处理完成后，进行所述固化处理，所述固化处理的时间为70min～80min。
作为进一步优选实施方案，上述高层厚铜电路板制作工艺，其中，于所述步骤S1中，所述抽湿处理的时间为6小时。
作为进一步优选实施方案，上述高层厚铜电路板制作工艺，其中，于所述电路板本体边缘设置有缓冲层。缓冲层可解决压合滑板和介质不均匀问题，通常选用全新的牛皮纸(6～10张)作为缓冲层。
一种高层厚铜电路板制作工艺，其工作原理与一种高层厚铜电路板的工作原理相同，此处不做赘述。
以上所述仅为本发明较佳的实施例，并非因此限制本发明的实施方式及保护范围，对于本领域技术人员而言，应当能够意识到凡运用本发明说明书及图示内容所作出的等同替换和显而易见的变化所得到的方案，均应当包含在本发明的保护范围内。

Claims (10)

1.一种高层厚铜电路板，其特征在于，包括电路板本体，所述电路板本体包括复数个电路单元：每个所述电路单元包括：
复数个基板，于任意两个基板之间形成一容纳空腔，所述容纳空腔内设置至少包括第一类高胶半固化片和与所述第一类高胶半固化片相连堆叠的第二类高胶半固化片。
2.根据权利要求1所述的高层厚铜电路板，其特征在于，于所述电路板本体边缘设置有阻流块。
3.根据权利要求2所述的高层厚铜电路板，其特征在于，所述阻流块呈S形。
4.根据权利要求1所述的高层厚铜电路板，其特征在于，于所述电路板本体内部设置有复数个导气槽，所述导气槽匹配所述电路单元。
5.根据权利要求1所述的高层厚铜电路板，其特征在于，所述导气槽相互交叉设置。
6.根据权利要求1所述的高层厚铜电路板，其特征在于，所述第一类高胶半固化片的型号为106R/C76％，所述第二类高胶半固化片的型号为1080R/C68％。
7.一种高层厚铜电路板制作工艺，其特征在于，具体包括：
S1、提供一包含有复数个电路单元的电路板本体并放置于真空压合机内；
S2、对所述电路板本体做抽湿处理；
S3、对所述电路板本体做压合处理和固化处理。
8.根据权利要求7所述高层厚铜电路板制作工艺，其特征在于，于所述步骤S3中，具体包括：
S31、于所述压合处理过程中，调整所述真空压合机的升温速率，以使升温速率降低为1.6℃/min～2.0℃/min；
S32、于所述压合处理完成后，进行所述固化处理，所述固化处理的时间为70min～80min。
9.根据权利要求7所述高层厚铜电路板制作工艺，其特征在于，于所述步骤S1中，所述抽湿处理的时间为6小时。
10.根据权利要求7所述高层厚铜电路板制作工艺，其特征在于，于所述电路板本体边缘设置有缓冲层。
CN201510641074.8A 2015-10-07 2015-10-07 一种高层厚铜电路板及制作工艺 Pending CN105163486A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510641074.8A CN105163486A (zh) 2015-10-07 2015-10-07 一种高层厚铜电路板及制作工艺

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510641074.8A CN105163486A (zh) 2015-10-07 2015-10-07 一种高层厚铜电路板及制作工艺

Publications (1)

Publication Number Publication Date
CN105163486A true CN105163486A (zh) 2015-12-16

Family

ID=54804211

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510641074.8A Pending CN105163486A (zh) 2015-10-07 2015-10-07 一种高层厚铜电路板及制作工艺

Country Status (1)

Country Link
CN (1) CN105163486A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107889377A (zh) * 2017-11-16 2018-04-06 江门崇达电路技术有限公司 一种阶梯位金手指的制作方法
CN108323000A (zh) * 2018-01-23 2018-07-24 江西景旺精密电路有限公司 一种高层电路板及其制作方法
CN110996568A (zh) * 2020-01-08 2020-04-10 龙南骏亚电子科技有限公司 一种解决pcb主板中内层空旷区压合空洞的制作方法
CN112074105A (zh) * 2020-09-04 2020-12-11 珠海杰赛科技有限公司 一种刚挠板的层压方法
TWI827099B (zh) * 2022-06-17 2023-12-21 欣興電子股份有限公司 印刷電路板與其製作方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5482586A (en) * 1989-02-23 1996-01-09 Fanuc Ltd. Method of manufacturing multilayer printed wiring board
JPH08148780A (ja) * 1994-11-16 1996-06-07 Nippon Pillar Packing Co Ltd フッ素樹脂多層プリント配線板用積層板および多層回路基板
WO2001013688A1 (fr) * 1999-08-13 2001-02-22 Kabushiki Kaisha Daishodenshi Procede et appareil de fabrication d'une carte a circuit imprime multicouche
US20110214907A1 (en) * 2008-09-11 2011-09-08 Doosan Corporation Multi layer circuit board and manufacturing method of the same
CN202435716U (zh) * 2011-11-15 2012-09-12 景旺电子（深圳）有限公司 一种新型中阶梯pcb盲槽板排版结构
CN202679786U (zh) * 2012-05-25 2013-01-16 深圳市博敏兴电子有限公司 多层印刷线路板压合结构
CN103140058A (zh) * 2011-11-23 2013-06-05 无锡江南计算技术研究所 层压结构的溢胶控制方法
CN203381274U (zh) * 2013-07-17 2014-01-08 广东生益科技股份有限公司 一种双板
CN103874346A (zh) * 2014-03-26 2014-06-18 中国科学院微电子研究所 一种电路板的制作方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5482586A (en) * 1989-02-23 1996-01-09 Fanuc Ltd. Method of manufacturing multilayer printed wiring board
JPH08148780A (ja) * 1994-11-16 1996-06-07 Nippon Pillar Packing Co Ltd フッ素樹脂多層プリント配線板用積層板および多層回路基板
WO2001013688A1 (fr) * 1999-08-13 2001-02-22 Kabushiki Kaisha Daishodenshi Procede et appareil de fabrication d'une carte a circuit imprime multicouche
US20110214907A1 (en) * 2008-09-11 2011-09-08 Doosan Corporation Multi layer circuit board and manufacturing method of the same
CN202435716U (zh) * 2011-11-15 2012-09-12 景旺电子（深圳）有限公司 一种新型中阶梯pcb盲槽板排版结构
CN103140058A (zh) * 2011-11-23 2013-06-05 无锡江南计算技术研究所 层压结构的溢胶控制方法
CN202679786U (zh) * 2012-05-25 2013-01-16 深圳市博敏兴电子有限公司 多层印刷线路板压合结构
CN203381274U (zh) * 2013-07-17 2014-01-08 广东生益科技股份有限公司 一种双板
CN103874346A (zh) * 2014-03-26 2014-06-18 中国科学院微电子研究所 一种电路板的制作方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107889377A (zh) * 2017-11-16 2018-04-06 江门崇达电路技术有限公司 一种阶梯位金手指的制作方法
CN108323000A (zh) * 2018-01-23 2018-07-24 江西景旺精密电路有限公司 一种高层电路板及其制作方法
CN110996568A (zh) * 2020-01-08 2020-04-10 龙南骏亚电子科技有限公司 一种解决pcb主板中内层空旷区压合空洞的制作方法
CN110996568B (zh) * 2020-01-08 2021-07-09 龙南骏亚电子科技有限公司 一种解决pcb主板中内层空旷区压合空洞的制作方法
CN112074105A (zh) * 2020-09-04 2020-12-11 珠海杰赛科技有限公司 一种刚挠板的层压方法
TWI827099B (zh) * 2022-06-17 2023-12-21 欣興電子股份有限公司 印刷電路板與其製作方法

Similar Documents

Publication Publication Date Title
CN105163486A (zh) 一种高层厚铜电路板及制作工艺
CN102946687B (zh) 一种局部贴合避孔刚挠结合板及制作方法
JP5287976B2 (ja) 樹脂配線基板
US20230154665A1 (en) Inductor assembly and manufacturing method for inductor assembly
CN102149253B (zh) 高频材料与普通fr4材料一次压合制作pcb板的方法
CN103108485B (zh) 多层印刷电路板及其制作方法
CN110213910B (zh) 一种5g高频混压阶梯电路板的制作方法
CN103813658B (zh) 多层厚铜电路板的制作方法及双面厚铜电路板的制作方法
CN102256450A (zh) 埋入式无源器件的电路板及其制造方法
JP2008218966A (ja) キャパシタ内蔵型プリント基板の製造方法及びキャパシタ内蔵型プリント基板
WO2012065376A1 (zh) 印刷电路板基板及其制作方法
EP3675604B1 (en) Method for producing ceramic substrate, and ceramic substrate
CN104685978A (zh) 多层配线板及多层配线板的制造方法
CN203313514U (zh) 多层数线路板
CN108235602A (zh) 二阶埋铜块电路板的加工方法
JP2012114183A (ja) セラミック多層基板
TWI519225B (zh) 多層軟性線路結構的製作方法
CN102365006B (zh) 多层电路板加工方法
JP2011171473A (ja) プリント配線板
CN201374874Y (zh) 多层印刷线路板
CN204131835U (zh) 软硬结合印制线路板
CN202310269U (zh) 多层电路板
CN203057702U (zh) 多层陶瓷电路基板
CN112638064A (zh) 具有二阶盲孔的印制电路板及加工方法
CN216217715U (zh) 一种耐高压防分层的双层电路板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20151216

WD01 Invention patent application deemed withdrawn after publication