CN104347619B - 高电压半导体开关以及用于切换高电压的方法 - Google Patents

高电压半导体开关以及用于切换高电压的方法 Download PDF

Info

Publication number
CN104347619B
CN104347619B CN201410389868.5A CN201410389868A CN104347619B CN 104347619 B CN104347619 B CN 104347619B CN 201410389868 A CN201410389868 A CN 201410389868A CN 104347619 B CN104347619 B CN 104347619B
Authority
CN
China
Prior art keywords
field
effect transistor
voltage
drain
mode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410389868.5A
Other languages
English (en)
Other versions
CN104347619A (zh
Inventor
J·韦耶斯
F·希尔勒
A·毛德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Publication of CN104347619A publication Critical patent/CN104347619A/zh
Application granted granted Critical
Publication of CN104347619B publication Critical patent/CN104347619B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/10—Modifications for increasing the maximum permissible switched voltage
    • H03K17/102—Modifications for increasing the maximum permissible switched voltage in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/567—Circuits characterised by the use of more than one type of semiconductor device, e.g. BIMOS, composite devices such as IGBT
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/74—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

提供一种高电压半导体开关以及用于切换高电压的方法。一种高电压半导体开关，包括第一场效应晶体管，其具有源极、漏极和栅极，并且适于以额定高电压水平切换电压，该第一场效应晶体管是常关断型增强模式晶体管；第二场效应晶体管，其有源极、漏极和栅极，其与该第一场效应晶体管串联连接，该第二场效应晶体管是常导通型耗尽模式晶体管；以及控制单元，其连接至该第一场效应晶体管的漏极和该第二场效应晶体管的栅极，并且可操作用于在跨第一场效应晶体管的漏极‑源极电压超过额定高电压水平的情况下阻断该第二场效应晶体管。

Description

高电压半导体开关以及用于切换高电压的方法
技术领域
本文所描述的实施例涉及高电压半导体开关。此外，本文所描述的实施例涉及用于切换高电压的方法。
背景技术
开关模式电源(SMPS)被广泛用于向诸如计算机、电视机或具有市电电压以外的适当电压水平的任意其它电器供应电负载，上述市电电压处于通常为例如90V至240V rms的范围之中。如果针对大多数AC市电的50Hz至60Hz的频率范围以上的较高频率进行设计，在许多情况下将负载从市电电流地去耦合并且在次级侧提供适当电压水平的变压器占用较少的空间并且更为经济。例如高电压MOSFET或IGBT的电子开关通常被用于为变压器的初级侧提供直流(DC)链路之外的适当高频电压和电流波形，其能够通过对市电电压进行整流而生成。这里注意到的是，这样的电子开关的使用并不被局限于以上所提到的应用。
在连接至变压器初级侧的电子开关中，当利用高电压、高频率和高电流信号对变压器的初级侧进行驱动时，出现欧姆损耗和开关损耗两者。这些损耗在导通电子开关时且尤其在关断电子开关时出现。为了减少开关损耗并同时提高整体效率，已经建立了用于驱动变压器的多种配置和方法。这些方法包括谐振槽的操作，其中电子开关主要在电压过零处或接近于过零处被导通和/或关断。因此，开关损耗能够有所减少。这样的方法通常被称作电子开关的软切换。在正常操作中，在软切换期间施加于负载端子的最大电压是DC链路的电压。然而，例如在SMPS启动、负载跳跃等的期间可能出现没有达到软切换条件的情形。在这些情况下，电子开关无法必然在接近于零电压或零电流处进行关断，而是在电子开关的端子处的电流和/或电压显著时关断。在这些情况下，会出现超过DC链路电压的显著电压过冲。
因此，常规使用的电子开关提供了超过DC链路的电压的阻断能力。然而，存储在高电压电子开关的负载端子之间的电荷随着器件阻断要求的提高而增加。这能够对高电压电子开关的开关损耗和SMPS的控制稳定性造成不利影响。
具有给定芯片面积的高电压电子开关的导通状态损耗能够随着阻断要求的提高而明显增加。一方面，根据一阶近似，维持跨负载端子的电压的漂移区的宽度将随着阻断能力线性增加。此外，能够提供漂移区的净掺杂的减少以便提高阻断能力。结果，高电压电子开关的导通状态损耗能够随着阻断能力的增加而显著增加，例如高电压电子开关的导通状态损耗能够与阻断能力的增加不成比例地高度增加。
鉴于上述内容，需要进行改进。
发明内容
根据一个实施例，提供了一种高电压半导体开关。该高电压半导体开关包括第一场效应晶体管，其具有源极、漏极和栅极，并被适配为以额定高电压水平切换电压，该第一场效应晶体管是常关断型的增强模式晶体管；第二场效应晶体管，其有源极、漏极和栅极，其与该第一场效应晶体管串联连接，其中该第二场效应晶体管是常导通型的耗尽模式晶体管；以及控制单元，其连接至该第一场效应晶体管的漏极和该第二场效应晶体管的栅极，并且可操作用于在跨第一场效应晶体管的漏极-源极电压超过额定高电压水平时阻断该第二场效应晶体管。
根据一个实施例，提供了一种高电压半导体开关。该高电压半导体开关包括集成半导体器件，其具有单元区、外缘以及布置在该外缘和单元区之间的边缘终止区，该半导体器件包括第一场效应晶体管，其具有源极、漏极和栅极，并且被适配为以额定高电压水平切换电压；以及串联连接在该第一场效应晶体管的漏极和源极之间的齐纳二极管和电阻器，其中该齐纳二极管和电阻器单片集成在该集成半导体器件的边缘终止区中；以及第二场效应晶体管，其有源极、漏极和栅极，其中该第二场效应晶体管利用其源极连接至第一场效应晶体管的漏极，并且其中该齐纳二极管和电阻器的连接端子连接至第二场效应晶体管的栅极。
根据一个实施例，提供了一种针对过电压保护高电压增强模式开关晶体管的方法。该方法包括提供包括源极、漏极和栅极的增强模式场效应晶体管与包括源极、漏极和栅极的耗尽模式场效应晶体管的串联连接，其中该耗尽模式场效应晶体管的源极连接至增强模式场效应晶体管的漏极，在该耗尽模式场效应晶体管的漏极和增强模式场效应晶体管的源极之间供应高电压，通过向增强模式场效应晶体管的栅极应用开关信号而在正常操作模式中切换该高电压；并且如果在该增强模式场效应晶体管的漏极处检测到过电压，则通过关断该耗尽模式场效应晶体管而从正常操作模式切换至保护模式。
本领域技术人员在阅读以下详细描述时以及观看附图时将会认识到另外的特征和优势。
附图说明
附图中的组件并非必然依照比例，而是附图对本发明的实施例进行图示。此外，在附图中，同样的附图标记表示相对应的部分。
图1图示了根据一个实施例的包括连接至控制单元的第一场效应晶体管和第二场效应晶体管的共源共栅电路。
图2图示了根据一个实施例的集成半导体器件的截面图。
图3图示了根据一个实施例的集成半导体器件的电压电位分布图。
图4图示了根据一个实施例的集成半导体器件的另一个电压电位分布图。
图5图示了根据一个实施例的示出高电压半导体开关处的压降的压降示图。
图6图示了根据一个实施例的高电压半导体开关的示意性框图。
具体实施方式
在以下详细描述中对附图进行参考，该附图形成这里的一部分并且其中通过图示而示出了能够在其中实践本发明的具体实施例。就此而言，诸如“顶部”、“底部”、“前方”、“后方”、“之前”、“之后”、横向、垂直等的方向性术语参考所描述的(多个)附图的方位而使用。由于实施例的组件能够以多种不同方位进行定位，所以方向性术语是出于说明的目的被使用而绝非进行限制。所要理解的是，能够利用其它实施例并且能够进行结构或逻辑的变化而并不背离本发明的范围。因此，以下详细描述并不以限制的含义进行理解，并且本发明的范围由所附权利要求所限定。所描述的实施例使用了具体的语言，这并不应当被理解为对所附权利要求的范围加以限制。
现在将详细参考各个实施例，其一个或多个实例在附图中进行了图示。每个示例通过解释来提供，而并非意在作为本发明的限制。例如，作为一个实施例的一部分进行图示或描述的特征能够在其它实施例上使用或者结合其它实施例使用而产生又另外的实施例。本发明意在包括这样的修改和变化。使用具体语言对示例进行描述，其并不应当被理解为对所附权利要求的范围进行限制。附图并非依照比例并且仅是处于说明的目的。为了清楚，如果没有以其它方式指出，则同样的部件或制造步骤已经在不同附图中被指定以相同的附图标记。
在图中，横向方向由附图标记x表示。此外，在图中，垂直方向由附图标记y表示。
在该说明书中，半导体衬底的第二表面被认为由较低或背面的表面所形成，而第一表面则被认为由半导体衬底的较高、前方或主要的表面所形成。因此，考虑到该方位，如该说明书中所使用的术语“高于”和“低于”描述了一个结构特征与另一结构特征的相对位置。
在该说明书的上下文中，术语“MOS”(金属氧化物半导体)应当被理解为包括更为一般化的术语“MIS”(金属绝缘体半导体)。例如，术语MOSFET(金属氧化物半导体场效应晶体管)应当被理解为包括具有并非氧化物的栅极绝缘体的FET，即术语MOSFET分别在IGFET(绝缘栅场效应晶体管)和MISFET(金属绝缘体半导体场效应晶体管)的更为一般的术语含义中使用。用于MOSFET的栅极材料的术语“金属”应当被理解为包括导电材料，其诸如但并不局限于金属、合金、掺杂多晶半导体以及诸如金属硅化物的金属半导体化合物。
诸如金属氧化物半导体场效应晶体管(MOSFET)或绝缘栅双极晶体管(IGBT)的场效应控制的开关器件已经被用于各种应用，应用包括在电源和功率转换器、电动汽车、空调甚至立体声系统中的使用。尤其关于能够切换大电流和/或以较高电压进行操作的功率器件而言，经常期望导通状态中的低电阻。这例如意味着，针对所要切换的给定电流，期望跨导通的FET的压降即源极-漏极电压很低。另一方面，在FET的关断和换向期间出现的损耗经常也被保持为很小以使得整体损耗最小化。
如该说明书中所使用的术语“半导体功率开关”意在描述单个芯片上具有高电压和/或高电流切换能力的半导体器件。换句话说，功率半导体器件意在用于通常在安培范围内的高电流。在该说明书中，术语“半导体功率开关”、“固态开关器件”和“功率半导体器件”作为同义词使用。
在本说明书的上下文中，反向沟道能够在其中形成和/或被场效应所控制的半导体区域也被称作主体区。
如该说明书中所使用的术语“场效应”意在描述“反向沟道”以电场为媒介的形成和/或反向沟道在半导体区域中的传导性的控制和/或形状。沟道区域的传导类型通常发生变化即反向，用于在与沟道区域相邻的两个反向传导类型的半导体区域之间形成单极电流路径。
在本说明书的上下文中，术语“场效应结构”意在描述在半导体衬底或半导体器件中所形成并且具有至少通过电介质区域或电介质层而与主体区绝缘的栅极电极的结构。用于在栅极电极和主体区之间形成电介质区域或电介质层的电介质材料的示例包括而并不局限于二氧化硅(SiO2)、氮化硅(Si3N4)、氮氧化硅(SiOxNy)、二氧化锆(ZrO2)、氧化钽(Ta2O5)、二氧化钛(TiO2)和二氧化铪(HfO2)。
在本说明书的上下文中，术语“栅极电极”意在描述位于主体区旁并与主体区绝缘而且被配置为通过该主体区形成和/或控制沟道区域的电极。术语“电连接”和“电连接的”描述了两个部件之间的欧姆连接。
在本说明书的上下文中，术语“齐纳二极管”意在描述通过经由雪崩倍增或隧道生成电流而对跨其阳极和阴极电极的阻断电压进行限制的二极管。因此，如这里所使用的术语“齐纳二极管”被用作例如“雪崩二极管”或“隧道二极管”等的同义词。根据以上定义，本文中的“齐纳电压”意在描述被齐纳二极管所限制的电压或者齐纳二极管的击穿电压。
如这里所使用的，术语“电压限制元件”意在描述能够将跨其两个端子所施加的电压限制到指定的电压水平的电子组件。这样的电压限制元件的示例是这里以上所描述的齐纳二极管。
在该说明书中，n掺杂被称作第一传导类型而p掺杂则被称作第二传导类型。可替换地，半导体器件可以利用相反的掺杂关系而形成，使得第一传导类型可以是p掺杂而第二传导类型可以是n掺杂。此外，一些附图通过在掺杂类型旁指示“-”或“+”而图示了相对掺杂浓度。例如，“n-”表示小于“n”掺杂区的掺杂浓度的掺杂浓度，而“n+”掺杂区域具有大于“n”掺杂区的掺杂浓度的掺杂浓度。然而，除非另外指出，否则指示相对掺杂浓度并非意味着相同的相对掺杂浓度的掺杂区必须具有相同的绝对掺杂浓度。例如，两个不同的n+掺杂区能够具有不同的绝对掺杂浓度。这同样应用于例如n+掺杂和p+掺杂区。
术语“电连接”和“所电连接的”描述了两个部件之间的欧姆连接。
如本文所使用的，术语“共源共栅电路”意在表示如下电路配置，其中两个晶体管串联连接，并且其中两个晶体管之一的栅极端子能够用作用于通过这两个晶体管的串联连接所表示的传导路径进行切换的控制端子。
具有电荷补偿结构的补偿电路元件以输出电荷的高数值进行操作，该电荷补偿结构在诸如具有超结结构的增强模式场效应晶体管(SJ FET)的漂移区具有交替的n列和p列。这是因为携带晶体管的负载电流的n区的高度掺杂、以及在n和p掺杂原子的数量分别在漂移区进行整合时基本上与n区的掺杂相匹配并且在器件导通时基本上不携带电流的p区的高度掺杂。高n掺杂导致较低的电荷载子迁移率。较低的电荷载子迁移率能够由在器件关断时被去除的更大量的电荷载子进行补偿。在关断期间，存储在器件中的电荷栽子被去除而使得器件进入阻断状态。因此，能够获得非导通的空间电荷区域。为了关断器件而被去除的电荷栽子的数量导致这里被表示为Qoss的输出电荷。输出电荷Qoss表现出对芯片面积基本上线性的依赖性。
在高电压开关器件的设计中，希望提供良好的高电压阻断能力和低的导通电阻(Ron)。功率半导体器件能够包括布置在主体区和漏区之间的漂移区。这种高电压半导体开关器件的导通电阻随着通过漂移区的电流路径的长度增加并且随着漂移区中的掺杂浓度下降而增大。为了获得低的导通电阻(Ron)，SJ FET中的n区能够被高度掺杂，其中与此同时，n列的宽度能够有所减小。减小漂移区中n列和p列的宽度使得补偿电路元件的间距有所减小。因此，表示补偿电路元件的特征值的导通电阻和输出电荷的乘积Ron×Qoss增大。
另一方面，高电压阻断能力随着漂移区的长度减小和漂移区中掺杂浓度增加而减小。对于超结结构而言，不仅对于例如单独的n掺杂如此，而且对于平均整体掺杂也是如此，该平均整体掺杂即漂移区中通常低于单独的n掺杂的最大或平均掺杂浓度的n掺杂和p掺杂的数学积分差值。由于平均整体掺杂必须不能超过某个特定限制并且取决于能够对n掺杂和p掺杂进行调节的准确性，因此在低的导通电阻和补偿电路元件的高电压阻断能力之间存在权衡。特定于面积的输出电荷，即与元件面积A(芯片面积)相关的输出电荷表现出与电路元件的有效厚度基本上线性的依赖性，并且因此与阻断电压基本上线性的依赖性。作为示例，与提供500V阻断电压能力的类似尺寸的补偿电路元件相比，提供600V阻断电压能力的补偿电路元件利用增加20％的输出电荷Qoss进行操作。因此，如果能够实现阻断电压能力的降低，则能够降低输出电荷。
此外，特定于面积的导通电阻，即与芯片面积A相关的电阻，根据以下等式而随阻断电压Vb的增大而增大：
Ron～Vb2.5 (1)
因此，降低所允许的阻断电压Vb能够大幅减小导通电阻Ron。换句话说，例如，如果具有400V阻断电压能力的补偿电路元件#1与具有600V阻断电压能力的补偿电路元件#2相比，并且如果两个补偿电路元件都提供相同的导通电阻Ron，则补偿电路元件#2与补偿电路元件#1相比仅占用36％的芯片面积。此外，补偿电路元件#2的输出电荷Qoss与补偿电路元件#1相比有所减小。根据等式(1)的导通电阻的关系是近似的并且对于相同类型的技术也有效，即如果将两种电压类型的两个超结技术进行比较，则在考虑n和p掺杂之间的补偿的相同精确度限制的情况下，特定于面积的导通电阻由等式(1)所支配。
参考图1，对高电压半导体开关100的第一实施例进行描述。图1图示了根据一个实施例的包括连接至控制单元CU的第一场效应晶体管T1和第二场效应晶体管T2的共源共栅电路。
第一场效应晶体管T1包括源极、漏极和栅极，并且被适配为在额定的高电压水平切换电压401。第二场效应晶体管T2包括源极、漏极和栅极并且与第一场效应晶体管T1串联连接。第二场效应晶体管T2被适配为针对过电压而对第一场效应晶体管T1进行保护。根据一个实施例，第二场效应晶体管T2所能够切换的额定高电压水平低于由第一场效应晶体管T1所能够切换的额定高电压水平。因此，第二场效应晶体管T2能够进行针对与第一场效应晶体管T1相比较低的击穿电压而进行尺寸调节。换句话说，第二场效应晶体管T2能够设有比第一场效应晶体管T1更低的阻断电压。
第一场效应晶体管T1以使得第一场效应晶体管T1的漏极在共用节点CN处连接至第二场效应晶体管T2的源极的方式串联连接至第二场效应晶体管T2。晶体管T1处的漏极-源极压降由附图标记402所表示，其中晶体管T2处的漏极-源极电压由附图标记403所表示。因此，高电压半导体开关的总漏极-源极压降由附图标记401所表示。电压401能够施加于第一场效应晶体管T1的第一端子即源极S与第二场效应晶体管T2的第二端子即漏极D之间。
控制单元CU连接至第一场效应晶体管T1的漏极，并且因此连接至共用节点CN，以及第二场效应晶体管T2的栅极。该控制单元被适配为在跨第一场效应晶体管T1的漏极-源极电压402超过额定高电压水平的情况下阻断第二场效应晶体管T2。
根据一个实施例，图1所示的共源共栅电路包括第一场效应晶体管T1的形式的补偿电路元件以及第二场效应晶体管T2的形式的自传导电路元件。换句话说，第一场效应晶体管T1能够被提供为常关断型增强模式晶体管，其中第二场效应晶体管T2则能够被提供为常导通型耗尽模式晶体管。
常关断型增强模式晶体管T1与常导通型耗尽模式晶体管T2相结合。例如第一齐纳二极管Z1的第一电压限制元件与第一场效应晶体管T1的源极-漏极路径并联连接，而例如第二齐纳二极管Z2的第二电压限制元件则与第二场效应晶体管T2的源极-漏极路径并联连接。两个齐纳二极管Z1和Z2指示了相应晶体管T1和T2的电压阻断特性。根据一个实施例，齐纳二极管Z1和/或Z2分别能够被视为晶体管T1和/或T2的固有组成部分。根据另一个实施例，齐纳二极管Z1和/或Z2并不作为独立器件存在，而关于其电压限制功能而言，分别被晶体管T1和/或T2的击穿所替代。
如图1所示，控制单元包括电压限制元件，诸如串联连接在第一场效应晶体管T1的漏极和源极之间的齐纳二极管D1和电阻器R1。齐纳二极管D1和电阻器R1的共用连接端子CT连接至第二场效应晶体管T2的栅极。如果跨第一场效应晶体管T1的压降，即第一场效应晶体管T1的漏极-源极电压超过了预定的高电压水平，则齐纳二极管D1将控制端子CT处的电位钳位在其齐纳电压(击穿电压)。该钳位导致连接电阻器R1的一个端子和齐纳二极管D1的阴极端子的连接端子CT处的电压电位与公用端子CN处的电位相比有所变化。因此，该连接端子处的电压电位基本上处于二极管D1的齐纳电压。因此，串联连接至第一场效应晶体管T1的第二场效应晶体管T2的栅极基本上假设为该齐纳电压的电位。
在正常操作或开关模式中，第一场效应晶体管T1的源极S连接至负电位或接地端，其中第二场效应晶体管T2的漏极连接至所要切换的正电压。由于第二场效应晶体管T2被提供为n型耗尽晶体管，所以在其栅极端子处所施加的电位关于其源极端子处所施加的电位为负的情况下执行到其关断状态的转换。
根据一个实施例，高电压半导体开关100能够包括被提供为n沟道的MOSFET、JFET和HEMT之一的第二场效应晶体管T2。第一场效应晶体管T1能够从由n沟道MOSFET、IGBT、JFET和HEMT所组成的群组中进行选择。根据一个实施例，用作第一和/或第二场效应晶体管T1和/或T2的MOSFET能够被设计为超结晶体管。
在正常操作模式中，仅第一场效应晶体管T1利用在其栅极所施加的开关信号进行切换。正常操作模式继续直至第一场效应晶体管T1的漏极处的电压水平超过额定或预定电压水平。作为示例，关于接地端，即关于第一场效应晶体管T1的源极电位，额定电压水平为+390V。因此，由于齐纳二极管D1的电压限制特性，第二场效应晶体管T2的栅极处的电压水平被钳位在+390V，而晶体管T2的漏极处可能出现超过额定电压水平的电压水平。因此，半导体开关变换为保护模式，其中第二场效应晶体管T2被阻断。
高电压401被施加于第二场效应晶体管T2的漏极D和第一场效应晶体管T1的源极S之间，其中第二场效应晶体管T2的源极和第一场效应晶体管T1的漏极电连接至共用节点CN。如果跨第一场效应晶体管T1的漏极-源极电压不再超过额定高电压水平，则第二场效应晶体管T2的负充电栅极经由电阻器R1进行放电。随后，第二场效应晶体管T2再次变换为其正常的导通状态并且恢复正常操作模式。
换句话说，针对过电压保护高电压增强模式开关晶体管T1的方法可以包括通过将耗尽模式场效应晶体管T2的源极连接至增强模式场效应晶体管T1的漏极而提供增强模式场效应晶体管T1和耗尽模式场效应晶体管T2的串联连接，其中高电压401被施加于耗尽模式场效应晶体管T2的漏极D和增强模式场效应晶体管T1的源极S之间。
高电压的切换在正常操作模式中通过在增强模式场效应晶体管T1的栅极G施加开关信号101而提供。如果在增强模式场效应晶体管T1的漏极即共用节点CN处检测到过电压，则执行从正常操作模式到保护模式的切换。在保护模式中，耗尽模式场效应晶体管T2被关断。由此，控制单元CU能够提供从其中所施加的高电压被切换的正常模式到其中高电压切换操作被阻止的保护模式的变换。基于第一场效应晶体管T1的漏极-源极电压，控制单元CU为第二场效应晶体管T2的栅极生成控制信号102。
作为示例，第一场效应晶体管T1可以具有特定于面积的导通电阻Ron x A＝400mΩx mm2和400V的阻断电压能力，而第二场效应晶体管T2则可以具有特定于面积的导通电阻Ron x A＝260mΩx mm2和200V的阻断电压能力。此外，根据以上示例的第二场效应晶体管T2可以占据第一场效应晶体管T1的芯片面积的80％。因此，分别利用两个场效应晶体管T1和T2的串联连接能够实现600V的总阻断电压能力。与例如具有特定于面积的导通电阻Ron x A＝1000mΩxmm2和600V的阻断电压能力的常规功率半导体开关晶体管相比，根据图1的两个场效应晶体管T1和T2的串联连接能够提供仅相当于常规功率半导体开关晶体管中所给出的输出电荷的50％的输出电荷Qoss。
图2图示了根据一个实施例的集成半导体器件200的截面图。在图2的截面图中，附图标记x表示横向方向，其中附图标记y表示垂直方向。因此，如该说明书中所使用的x方向描述了基本上平行于半导体衬底的主表面的方位，而y方向则描述了被布置为基本上垂直于半导体衬底的主表面的方位。
如图2所示，集成半导体器件200被横向细分为单元区CR、外缘OR以及边缘终止区RR或边缘区。边缘终止区RR被布置在外缘OR和单元区CR之间。单元区CR包括漂移区DT，其能够提供交替的p掺杂列201和n掺杂列202的形式的晶体管的超结结构。因此，单元区CR包括具有p掺杂列201和n掺杂列202的超结场效应晶体管的主要部分，以及其中栅极电极G对主体区BR中的反向沟道进行控制的控制单元。边缘终止区RR提供了漂移区终止DRT。虽然并未在图2中示出，但是在边缘终止区RR(边缘区)的漂移区终止DRT中，也能够提供交替的p掺杂列和n掺杂列的结构。图2示出了具有低掺杂浓度的边缘终止区RR的漂移区终止DRT。图2所示的半导体器件200包括衬底形式的漏极D以及形成漂移区的多个外延层n++、n和n-，上述漂移区即分别为垂直结构中的单元区CR中的漂移区DT以及边缘终止区RR中的漂移区终止DRT。源极电极S连接至被适配用于外部电路组件连接的源极金属化区SM。栅极端子G嵌入在例如氧化物层OX的电介质层中。电介质层OX可以包括二氧化硅(SiO2)、氮化硅(Si3N4)、氮氧化硅(SiOxNy)、二氧化锆(ZrO2)、氧化钽(Ta2O5)、二氧化钛(TiO2)和二氧化铪(HfO2)或者它们的任意组合。
在与源极S相邻的漂移区DT中，提供主体区BR。横向的p掺杂结终止延伸区207从单元区CR的最后一个p列201进行延伸，并且进一步横向延伸到边缘终止区RR中。根据一个实施例，齐纳二极管D1单片集成在边缘终止区RR中；根据一个实施例，其单片集成在集成半导体器件200的边缘终止区RR的漂移区DRT中。换句话说，齐纳二极管D1能够被视为边缘终止区RR的固有组成部分。如图2所示，齐纳二极管D1由n-阱区205和p+区204所形成，n-阱区205和p+区204嵌入在漂移区终止DRT中。齐纳二极管D1的阴极处的电压电位能够在连接端子金属化区CT进行访问。因此，形成了pn结。
因此，齐纳二极管D1的p+区204能够探测到该器件的空间电荷区的电位。通过n-阱区205的适当掺杂水平能够提供空间电荷区接近于p+区204的电压电位的调节。以下参考图3和4描述以n-阱区205的掺杂水平为基础而调节空间电荷区接近于p+区204或者与之相接触的电压电位的示例。在连接端子金属化区CT处，可以被提供为单独、离散的电路元件的第二场效应晶体管T2的栅极能够被电连接。
根据另一个实施例，电阻器R1单片集成在集成半导体器件200的边缘终止区RR中。如图2所示，电阻器R1被形成为两个n+区206之间的n区208，区206和208分别嵌入在电介质层OX中。由于电阻器R1关于衬底的电介质隔离，电阻器R1针对扰动而受到保护。
金属化区结构能够被用作以上关于图1所描述的连接端子CT。连接端子CT的金属化区结构接触电阻器R1的n+区206之一和齐纳二极管D1的p+区两者。电阻器R1另外的n+区206连接至在集成半导体器件200的边缘终止区RR的右侧所提供的漏极金属化区DM。漏极金属化区DM例如在外缘OR中利用引线连接器203或掺杂半导体区连接至集成半导体器件200的漏极端子D。
根据一种可替换形式，电阻器R1能够被提供为嵌入在电介质层OX中的多晶硅n+/n-/n+结构。由此，多晶硅电阻器R1能够形成于栅极氧化物和/或场氧化物上。根据另一个实施例，n区208和n+区206并不被形成为半导体区域而是被形成为具有适当电阻的导体区域。
一种制造集成半导体器件200的方法可以包括以下步骤：提供具有表面的半导体衬底；在该半导体衬底的表面上形成可选的第一外延层n++；在第一外延层n++上形成第二外延层n；并且在第二外延层n+上，形成单元区CR中的微弱n掺杂漂移区DT和/或边缘终止区RR中的微弱n掺杂漂移区终止DRT。根据另一个实施例，第一外延层n++被省略并且第二外延层直接施加于衬底。在单元区CR中，形成连接至主体区BR的p掺杂列和n掺杂列。在布置在外缘OR和单元区之间的边缘终止区RR中形成n-阱区205和p+区204，n-阱区205和p+区204形成齐纳二极管D1并且被嵌入在漂移区终止DRT中。由此，齐纳二极管D1单片集成在半导体器件200中。此外，该方法包括以下步骤：在p掺杂列上形成主体区BR；在主体区BR中形成源极区S；在漂移区DT和DRT上形成电介质层OX；在单元区CR中提供与源极区S隔离的栅极区G；在两个n+区206之间形成n区208，区206和208分别嵌入在电介质层OX中并且形成多晶硅电阻器R1；将两个n+区206之一电连接至齐纳二极管D1的p+区204；并且将两个n+区206中的另外一个电连接至外缘OR处所提供的漏极金属化区DM。由此，电阻器R1单片集成在半导体器件200中。源极区S能够电连接至源极电极或源极金属化，其中栅极区能够连接至栅极电极。此外，第一外延层n++能够电连接至漏极电极D。由此，集成半导体器件200包括具有源极电极、漏极电极和栅极电极的晶体管T1，以及电阻器R1和齐纳二极管D1的串联连接。晶体管T1单片形成于单元区CR中，而电阻器R1和齐纳二极管D1形成于边缘终止区RR中。如图2所示，漏极电极D经由引线连接器203电连接至形成于边缘终止区RR和外缘OR中的漏极金属化DM。根据另一个实施例，漏极电极D到漏极金属化DM的连接能够经由半导体主体中的掺杂区形成，该掺杂区例如处于集成半导体器件200的外缘OR中。漏极金属化DM进一步连接至电阻器R1和齐纳二极管D1的串联连接。由此，齐纳二极管D1的n-阱区能够探测到晶体管T1的漏极电极D和源极S之间的电位差，即晶体管T1处的漏极-源极电压。
根据另一个实施例，电阻器R1和/或齐纳二极管D1能够被设计为独立于第一场效应晶体管T1的芯片区域提供的离散电路元件。第一场效应晶体管T1、第二场效应晶体管T2、单独的齐纳二极管D1和单独的电阻器R1因此能够被布置在例如共用的多芯片封装之内。
现在参考图3和4，主要在空间-电荷区域中图示了根据实施例的集成半导体器件200的横截面中的电压电位分布图300。图3针对n-阱区205具有大约1012cm-2的整体掺杂水平的情形示出了电压电位分布图300，而图4针对n-阱区205具有大约5×1011cm-2的整体掺杂水平的情形示出了电压电位分布图300。如本文所使用的术语“整体掺杂水平”意在描述n-阱区205中的n掺杂从第一表面开始并且进入到半导体主体之中直至到达漂移区终止DRT的背景掺杂的垂直方向中的空间整合。电压电位分布图300表现出了仿真的等位线302，其表示关于第一场效应晶体管T1的漏极电位DP的恒定电压电位的线。
等位线302被示为叠加到图2所示的集成半导体器件200的横截面上。漏极电位DP(图3右侧的大面积)对应于跨晶体管T1的漏极-源极压降402，参见图1。如能够在图3中看到的，对应于这里以上关于图2所描述的连接端子CT的齐纳二极管D1的二极管场端子CT处于漏极电位DP。根据当前的样本仿真，如果n-阱区205的掺杂相当于大约1012cm-2，则电压电位分布图300中的附图标记A所指示的区域接近于二极管场端子CT。
另一方面，如果提供大约5×1011cm-2的掺杂水平，则如图4所示，低于电位A的电位B能够接近于二极管场端子CT，其中B<A。因此，能够通过调适n+阱区205的掺杂水平而对集成半导体器件200的横截面中的电位分布进行调节。以这种方式，齐纳二极管D1的有效限制或齐纳电压能够被调节，并且因此，能够对高电压开关100的正常操作模式和保护模式之间的转换进行控制。根据一个实施例，正常操作模式和保护模式之间的变换的电压低于晶体管T1的可能阻断电压。
图5图示了根据一个实施例的压降图，其示出了高电压半导体开关100处的压降。图中指示了两条压降曲线V，其中附图标记V以伏特表示电压，其中附图标记t以任意单位表示时间。
第一曲线图示出时间t内的总体压降进展401。总漏极-源极压降401跨图1所示的高电压开关100而出现，即在第二场效应晶体管T2的漏极D和第一场效应晶体管T1的源极S之间出现。
另一方面，第二曲线描绘了跨第一晶体管T1的压降402，即第一场效应晶体管的漏极端子或共用节点CN与第一场效应晶体管T1的源极之间的电压。
如能够从压降曲线401和402所分别看到的，控制单元CU将跨第一晶体管的电压401钳位在额定电压水平，在图5所涉及的示例中，钳位在大约480V的电压。由此，第一场效应晶体管针对高于大约480V的过电压而受到保护，该过电压会在图1所示的高电压半导体开关100的漏极-源极路径D-S处出现。
高电压半导体开关100能够结合超结场效应晶体管使用以便针对过电压而对这些类型的晶体管进行保护。由此，第二场效应晶体管T2能够被用于可被设计为超结FET的第一场效应晶体管T1。
图6图示了根据能够利用本文的其它实施例进行描述的实施例的高电压半导体开关100的示意性框图。高电压半导体开关100被设计为切换高电压401并且包括第一场效应晶体管T1，其具有源极S1、漏极D1和栅极G1，并且被适配为以额定高电压水平对电压402进行切换。这里，第一场效应晶体管T1被提供更为常关断型增强模式晶体管。此外，提供了具有源极S2、漏极D2和栅极G2的第二场效应晶体管T2，其中第二场效应晶体管T2串联连接至第一场效应晶体管T1。由此，第二场效应晶体管T2的源极S2连接至第一场效应晶体管T1的漏极D1。第二场效应晶体管T2被提供为常导通型耗尽模式晶体管。控制单元CU分别连接至第一场效应晶体管T1的漏极D1和第二场效应晶体管T2的源极S2。除此之外，第二场效应晶体管T2的栅极G2和第一场效应晶体管T1的源极S1连接至控制单元CU。由此，如本文以上参考图1所描述的，控制单元CU可操作以便在跨第一场效应晶体管T1的漏极-源极电压402超过额定高电压水平的情况下阻断第二场效应晶体管T2。
诸如“之下”、“低于”、“较低”、“之上”、“较高”等的空间上相对的术语是为了便于解释而使用以便对一个元件相对于第二元件的定位进行解释。除了与图中所描绘的那些有所不同的方位之外，这些术语意在包含器件的不同方位。另外，诸如“第一”、“第二”等的术语也被用来描述特种元件、区域、分段等并且也并非意在作为限制。同样的术语贯穿该说明书指代同样的要素。
如这里所使用的，术语“具有”、“包含”、“包括”、“含有”等是开放端点的术语，其指示存在所提到的要素或特征，但是并不排除另外的要素或特征。除非上下文明确另外指示，否则冠词“一个”、“一种”和“该”意在包括复数以及单数。
考虑到以上的变化和应用范围，所应当理解的是，本发明并不被以上描述所限制，也并不被附图所限制。相反，本发明仅由以下权利要求及其法律上的等同形式所限制。
以上所撰写的描述使用具体实施例对包括最佳模式的本发明进行了公开，并且还使得本领域技术人员能够制造并使用本发明。虽然已经在各个具体实施例的方面对本发明继续拧了描述，但是本领域技术人员将会认识到的是，本发明能够利用权利要求的精神和范围之内的变化进行实践。特别地，以上所描述的实施例的互相非排斥的特征能够互相组合。可专利保护的范围由权利要求所限定并且可以包括本领域技术人员所意识到的其它示例。如果这样的其它示例具有与权利要求的字面语言并无不同的结构要素，或者它们包括与权利要求的字面语言具有非实质性差异的等同结构要素，则它们意在处于权利要求的范围之内。
除非另外明确指出，否则这里所描述的各个示例实施例的特征能够互相组合。
虽然这里已经图示并描述了具体实施例，但是本领域技术人员将会意识到的是，各种可替换和/或等同实施方式能够替换所图示并描述的具体实施例而并不背离本发明的范围。本申请意在覆盖这里所讨论的具体实施例的任意调适或裱花。因此，旨在于本发明仅由权利要求极其等同形式所限制。

Claims (20)

1.一种高电压半导体开关，包括：
第一场效应晶体管，所述第一场效应晶体管具有源极、漏极和栅极，并且被适配为以额定高电压水平切换电压，其中所述第一场效应晶体管是常关断型的增强模式晶体管；
第二场效应晶体管，所述第二场效应晶体管有源极、漏极和栅极，与所述第一场效应晶体管串联连接，其中所述第二场效应晶体管是常导通型的耗尽模式晶体管；以及
控制单元，所述控制单元连接至所述第一场效应晶体管的所述漏极和所述第二场效应晶体管的所述栅极，并且可操作用于如果跨所述第一场效应晶体管的漏极-源极电压超过所述额定高电压水平时阻断所述第二场效应晶体管。
2.根据权利要求1所述的高电压半导体开关，其中所述第一场效应晶体管和所述第二场效应晶体管形成共源共栅电路。
3.根据权利要求1所述的高电压半导体开关，其中所述第一场效应晶体管从n沟道MOSFET、超结晶体管、MISFET、IGBT、JFET和HEMT所组成的群组中进行选择。
4.根据权利要求1所述的高电压半导体开关，其中所述第二场效应晶体管从n沟道MOSFET、JFET和HEMT所组成的群组中进行选择。
5.根据权利要求1所述的高电压半导体开关，其中第一电压限制元件与所述第一场效应晶体管的所述源极-漏极路径并联连接。
6.根据权利要求1所述的高电压半导体开关，其中第二电压限制元件与所述第二场效应晶体管的所述源极-漏极路径并联连接。
7.根据权利要求1所述的高电压半导体开关，其中所述控制单元包括串联连接在所述第一场效应晶体管的所述漏极和所述源极之间的齐纳二极管和电阻器，其中所述齐纳二极管和所述电阻器的共用连接端子连接至所述第二场效应晶体管的所述栅极。
8.根据权利要求7所述的高电压半导体开关，其中所述齐纳二极管和所述电阻器是独立于所述第一场效应晶体管和所述第二场效应晶体管的离散电路元件。
9.根据权利要求7所述的高电压半导体开关，其中所述第一场效应晶体管、所述第二场效应晶体管、所述齐纳二极管和所述电阻器被布置在共用的多芯片封装内。
10.根据权利要求1所述的高电压半导体开关，其中所述第二场效应晶体管的所述源极和所述第一场效应晶体管的所述漏极电连接至共用节点，并且其中所述第一场效应晶体管的所述源极连接至第一端子并且所述第二场效应晶体管的所述漏极连接至第二端子以向所述第一场效应晶体管和所述第二场效应晶体管供应电压。
11.根据权利要求1所述的高电压半导体开关，进一步包括连接在所述第一场效应晶体管的所述源极和所述漏极之间的第一电压限制元件。
12.根据权利要求1所述的高电压半导体开关，进一步包括连接在所述第二场效应晶体管的所述源极和所述漏极之间的第二电压限制元件。
13.一种高电压半导体开关，包括：
集成半导体器件，所述集成半导体器件具有单元区、外缘以及布置在所述外缘和所述单元区之间的边缘终止区，所述集成半导体器件包括：
第一场效应晶体管，所述第一场效应晶体管具有源极、漏极和栅极，并且被适配为以额定高电压水平切换电压；以及
串联连接在所述第一场效应晶体管的所述漏极和所述源极之间的齐纳二极管和电阻器，其中所述齐纳二极管和所述电阻器单片集成在所述集成半导体器件的所述边缘终止区中；以及
第二场效应晶体管，所述第二场效应晶体管具有源极、漏极和栅极；
其中所述第二场效应晶体管利用它的所述源极连接至所述第一场效应晶体管的所述漏极；
其中所述齐纳二极管和所述电阻器的连接端子连接至所述第二场效应晶体管的所述栅极。
14.根据权利要求13所述的高电压半导体开关，其中所述电阻器以多晶硅n+/n-/n+结构提供，所述多晶硅n+/n-/n+结构嵌入在所述集成半导体器件的所述边缘终止区中的电介质层中。
15.根据权利要求13所述的高电压半导体开关，其中所述齐纳二极管包括n-阱区，所述n-阱区与p+区形成pn结，并且其中所述n-阱区和所述p+区嵌入在所述集成半导体器件的所述边缘终止区中。
16.根据权利要求15所述的高电压半导体开关，其中所述齐纳二极管的击穿电压由所述n-阱区的掺杂水平限定。
17.根据权利要求13所述的高电压半导体开关，进一步包括电连接至所述第一场效应晶体管的所述漏极的漏极金属化区。
18.一种针对过电压保护高电压增强模式开关晶体管的方法，所述方法包括：
提供包括源极、漏极和栅极的增强模式场效应晶体管与包括源极、漏极和栅极的耗尽模式场效应晶体管的串联连接，其中所述耗尽模式场效应晶体管的所述源极连接至所述增强模式场效应晶体管的所述漏极；
在所述耗尽模式场效应晶体管的所述漏极和所述增强模式场效应晶体管的所述源极之间供应高电压；
通过向所述增强模式场效应晶体管的所述栅极应用开关信号而在正常操作模式中切换所述高电压；以及
如果在所述增强模式场效应晶体管的所述漏极处检测到过电压，则通过关断所述耗尽模式场效应晶体管而从正常操作模式切换至保护模式。
19.根据权利要求18所述的方法，进一步包括提供与所述耗尽模式场效应晶体管的所述栅极连接的控制单元，其中所述控制单元可操作以从其中所施加的高电压被切换的所述正常模式切换为其中高电压切换操作被阻止的所述保护模式。
20.根据权利要求19所述的方法，进一步包括：
由所述控制单元获取所述增强模式场效应晶体管的漏极-源极电压；以及
由所述控制单元基于所获取的漏极-源极电压为所述耗尽模式场效应晶体管的所述栅极提供控制信号。
CN201410389868.5A 2013-08-09 2014-08-08 高电压半导体开关以及用于切换高电压的方法 Active CN104347619B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/963,383 2013-08-09
US13/963,383 US8958189B1 (en) 2013-08-09 2013-08-09 High-voltage semiconductor switch and method for switching high voltages

Publications (2)

Publication Number Publication Date
CN104347619A CN104347619A (zh) 2015-02-11
CN104347619B true CN104347619B (zh) 2017-09-08

Family

ID=52448459

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410389868.5A Active CN104347619B (zh) 2013-08-09 2014-08-08 高电压半导体开关以及用于切换高电压的方法

Country Status (3)

Country Link
US (1) US8958189B1 (zh)
CN (1) CN104347619B (zh)
DE (1) DE102014111062A1 (zh)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6113542B2 (ja) * 2013-03-21 2017-04-12 株式会社東芝 半導体装置
JP6201422B2 (ja) * 2013-05-22 2017-09-27 富士電機株式会社 半導体装置
US10468479B2 (en) * 2014-05-14 2019-11-05 Infineon Technologies Austria Ag VDMOS having a drift zone with a compensation structure
US9773863B2 (en) 2014-05-14 2017-09-26 Infineon Technologies Austria Ag VDMOS having a non-depletable extension zone formed between an active area and side surface of semiconductor body
DE102014115511B3 (de) * 2014-10-24 2015-11-12 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleiterschaltung
WO2016189371A1 (en) * 2015-05-27 2016-12-01 Visic Technologies Ltd Switching power device
DE102015110513B3 (de) * 2015-06-30 2016-05-25 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleiterschaltung mit einem Feldeffekttransistor
EP3136437A1 (en) * 2015-08-27 2017-03-01 Nexperia B.V. Semiconductor device and associated methods
US9748941B2 (en) * 2015-10-27 2017-08-29 Electronics And Telecommunications Research Institute Power semiconductor module and method for stabilizing thereof
CN105449644A (zh) * 2015-12-30 2016-03-30 许继集团有限公司 一种串联igbt阀组的保护电路
DE102016111036B4 (de) * 2016-06-16 2017-12-28 Infineon Technologies Ag Schaltkreis und Verfahren zum Betreiben des Schaltkreises
DE102016115559B4 (de) * 2016-08-22 2020-06-04 Infineon Technologies Austria Ag Transistorbauelement mit verbesserter leckstromcharakteristik
US9871510B1 (en) * 2016-08-24 2018-01-16 Power Integrations, Inc. Clamp for a hybrid switch
DE102016115805B4 (de) 2016-08-25 2020-07-09 Infineon Technologies Austria Ag Transistorbauelement mit hoher lawinen-festigkeit
EP3297161B1 (en) * 2016-09-15 2019-08-21 Visic Technologies Ltd. Power device for high voltage and high current switching
DE102017105548A1 (de) * 2017-03-15 2018-09-20 Infineon Technologies Dresden Gmbh Halbleitervorrichtung, die eine gatekontaktstruktur enthält
CN107483035A (zh) * 2017-08-22 2017-12-15 广东美的制冷设备有限公司 开关器件、空调器的电控板以及空调器
KR20200087127A (ko) 2017-09-07 2020-07-20 비식 테크놀로지스 엘티디. 고전압 고속 스위칭 장치
EP3477862A1 (en) * 2017-10-31 2019-05-01 Nexperia B.V. A semiconductor device and method of operation
US11862630B2 (en) 2018-04-23 2024-01-02 Infineon Technologies Austria Ag Semiconductor device having a bidirectional switch and discharge circuit
US11303116B2 (en) * 2018-08-29 2022-04-12 Allegro Microsystems, Llc Methods and apparatus for electrical overstress protection
CN111490663B (zh) * 2019-01-25 2021-02-02 苏州捷芯威半导体有限公司 智能集成式开关管及谐振型软开关电路
CN112018175B (zh) * 2019-05-30 2022-04-08 苏州捷芯威半导体有限公司 一种半导体器件及其制备方法、半导体封装结构
CN110212904A (zh) * 2019-05-31 2019-09-06 派恩杰半导体（杭州）有限公司 一种带有电压控制辅助电路的晶体管
JP7148476B2 (ja) * 2019-10-25 2022-10-05 株式会社東芝 電力切替器、電力整流器及び電力変換器
WO2021090688A1 (ja) * 2019-11-06 2021-05-14 株式会社ソシオネクスト 半導体集積回路装置
JP7293176B2 (ja) * 2020-09-11 2023-06-19 株式会社東芝 半導体装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001257574A (ja) * 2000-02-10 2001-09-21 Fairchild Semiconductor Corp 過剰電圧除去検知機能を備えた過剰電圧保護回路
CN1309138C (zh) * 2001-04-06 2007-04-04 奥地利西门子股份有限公司 具有断路熔断器的电源
CN102047519A (zh) * 2008-04-09 2011-05-04 快捷半导体有限公司 用于清除起动电流限制和短路电流限制的技术

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4924086B2 (ja) * 2007-02-21 2012-04-25 三菱電機株式会社 半導体装置
US8068322B2 (en) * 2008-07-31 2011-11-29 Honeywell International Inc. Electronic circuit breaker apparatus and systems

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001257574A (ja) * 2000-02-10 2001-09-21 Fairchild Semiconductor Corp 過剰電圧除去検知機能を備えた過剰電圧保護回路
CN1309138C (zh) * 2001-04-06 2007-04-04 奥地利西门子股份有限公司 具有断路熔断器的电源
CN102047519A (zh) * 2008-04-09 2011-05-04 快捷半导体有限公司 用于清除起动电流限制和短路电流限制的技术

Also Published As

Publication number Publication date
CN104347619A (zh) 2015-02-11
DE102014111062A1 (de) 2015-04-30
US8958189B1 (en) 2015-02-17
US20150043116A1 (en) 2015-02-12

Similar Documents

Publication Publication Date Title
CN104347619B (zh) 高电压半导体开关以及用于切换高电压的方法
CN104347620B (zh) 半导体器件、电子电路以及用于切换高电压的方法
KR101157759B1 (ko) 집적 레지스터를 가진 고전압 트랜지스터 장치
CN108878531B (zh) 半导体器件、其设计方法和制造方法以及电子电路
CN105895692B (zh) 具有补偿结构的半导体器件
CN102473645B (zh) 半导体元件、半导体装置以及功率变换器
US20180019309A1 (en) Semiconductor device based on wideband gap semiconductor materials
US9673319B2 (en) Power semiconductor transistor with improved gate charge
US20140062585A1 (en) Circuit Arrangement with a First Semiconductor Device and with a Plurality of Second Semiconductor Devices
US20090079272A1 (en) Integrated Half-Bridge Power Circuit
CN106449728A (zh) 宽带隙半导体器件
US20150061008A1 (en) Ldmosfet having a bridge region formed between two gate electrodes
US9754931B2 (en) Circuit and an integrated circuit including a transistor and another component coupled thereto
CN104838502B (zh) 绝缘栅场效应晶体管装置及其制作方法
US9614064B2 (en) Semiconductor device and integrated circuit
CN108682688A (zh) 一种具有三维沟道的复合栅igbt芯片
CN107710401A (zh) 半导体装置
US9362356B2 (en) Transistor
CN116013960A (zh) 一种沟槽型mosfet元胞结构及其制备方法
US10566452B2 (en) Semiconductor device and control device
US20160155802A1 (en) Semiconductor Device Having Ridges Running in Different Directions
US20180286860A1 (en) Cmos compatible low gate charge high voltage pmos
Bharti et al. Operational Characteristics of Vertically Diffused Metal Oxide Semiconductor Field Effect Transistor
Williams et al. A 20-V p-channel with 650/spl mu//spl Omega/-cm/sup 2/at V/sub GS/= 2.7 V: Overcoming FPI breakdown in high-channel-conductance low-V/sub t/trenchFETs

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant