CN104347616B - 半导体组件和制造方法 - Google Patents

半导体组件和制造方法 Download PDF

Info

Publication number
CN104347616B
CN104347616B CN201410357144.2A CN201410357144A CN104347616B CN 104347616 B CN104347616 B CN 104347616B CN 201410357144 A CN201410357144 A CN 201410357144A CN 104347616 B CN104347616 B CN 104347616B
Authority
CN
China
Prior art keywords
semiconductor
semiconductor region
gan
tvs
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201410357144.2A
Other languages
English (en)
Other versions
CN104347616A (zh
Inventor
A.S.卡什亚普
P.M.桑维克
周锐
P.A.罗西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
General Electric Co
Original Assignee
General Electric Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by General Electric Co filed Critical General Electric Co
Publication of CN104347616A publication Critical patent/CN104347616A/zh
Application granted granted Critical
Publication of CN104347616B publication Critical patent/CN104347616B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8213—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using SiC technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8252—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using III-V technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0605—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits made of compound material, e.g. AIIIBV
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

提供一种半导体组件和制造方法。单片集成半导体组件包括包含Si的衬底，氮化镓(GaN)GaN半导体装置在衬底上制作。半导体组件还包括在衬底之中或之上制作的至少一个瞬态电压抑制器(TVS)结构，其中TVS结构与GaN半导体装置电接触。TVS结构配置成在跨GaN半导体装置的所施加电压大于阈值电压时工作在穿通模式、雪崩模式或者它们的组合模式。

Description

半导体组件和制造方法
技术领域
一般来说，本发明涉及基于氮化镓(GaN)的半导体装置的过电压保护，以及更具体来说，涉及基于GaN的晶体管的过电压保护。
背景技术
GaN半导体装置、例如场效应晶体管(FET)、具体来说是高电子迁移率场效应晶体管(HEMT)获得跨诸如医疗、国防、航空等的行业的应用。但是，GaN装置易遭受因电路和静电放电(ESD)中的瞬态事件引起的电气过应力。电气应力能够引起装置中的雪崩，其能够导致装置降级并且最终导致灾难性故障。虽然GaN开关具有若干优点，但是这个安全性考虑因素(因可承受雪崩方面的不足)排除了它们在高速开关和功率电子系统中的广泛部署。
在特定晶体管中的基于GaN的装置因晶体中的缺陷而无法证明承受雪崩。在高密度(每平方厘米大于1000)下观测到产生于诸如硅(Si)、蓝宝石、碳化硅(SiC)或其它材料之类的异质衬底上的GaN材料的生长的缺陷，从而导致GaN材料无法保持稳定雪崩状况，使GaN材料在物理上并且不可逆地降级。
相应地，需要GaN装置的过电压保护以排除雪崩状况。此外，可期望在高温操作(大于150℃)期间提供GaN装置的过电压保护。
发明内容
本技术的一个方面针对一种单片集成半导体组件。半导体组件包括其中包含Si的衬底以及衬底上制作的GaN半导体装置。半导体组件还包括在衬底之中或之上制作的至少一个瞬态电压抑制器(TVS)结构，其中TVS结构与GaN半导体装置电接触。在跨GaN半导体装置的所施加电压大于阈值电压时，TVS结构配置成工作在穿通模式、雪崩模式或者它们的组合模式。
本技术的另一方面针对一种单片集成半导体组件。半导体组件包括其中包含Si的衬底以及衬底上制作的GaN半导体装置。半导体组件还包括至少一个TVS结构，其中包括在衬底之中或之上制作的Si。TVS结构与GaN半导体装置电接触，以及TVS结构配置成在跨GaN半导体装置的所施加电压大于阈值电压时工作在穿通模式。
本技术的另一方面针对一种制作单片集成半导体组件的方法。该方法包括：(a)提供包括Si的衬底；(b) 在衬底上制作GaN半导体装置；(c) 在衬底之中或之上制作至少一个TVS；以及(d) 将TVS结构与GaN半导体装置电耦合。在跨GaN半导体装置的所施加电压大于阈值电压时，TVS结构配置成工作在穿通模式、雪崩模式或者它们的组合模式。
按照本公开的第一方面，提供一种单片集成半导体组件，包括：
包括硅(Si)的衬底；
在所述衬底上制作的氮化镓(GaN)半导体装置；以及
在所述衬底之中或之上制作的至少一个瞬态电压抑制器(TVS)结构，
其中所述TVS结构与所述GaN半导体装置电接触，并且所述TVS结构配置成在跨所述GaN半导体装置的所施加电压大于阈值电压时工作在穿通模式、雪崩模式或者它们的组合模式。
按照第一方面的半导体组件，其中，所述TVS结构横向配置。
按照第一方面的半导体组件，其中，所述TVS结构竖向配置。
按照第一方面的半导体组件，其中，所述TVS结构包括：
第一半导体区，具有第一导电类型；
第二半导体区，具有第二导电类型，并且与所述第一半导体区电接触；以及
第三半导体区，具有第一导电类型，并且与所述第二半导体区电接触。
按照第一方面的半导体组件，其中，所述第一导电类型是n+型，而所述第二导电类型是p型。
按照第一方面的半导体组件，其中，所述第一半导体区、所述第二半导体区和所述第三半导体区在所述Si衬底中形成。
按照第一方面的半导体组件，其中，所述第一半导体区、所述第二半导体区和所述第三半导体区在所述Si衬底上外延生长。
按照第一方面的半导体组件，其中，所述TVS结构还包括设置在所述Si衬底的至少一部分上的GaN层，并且所述第一半导体区、所述第二半导体区和所述第三半导体区在所述GaN层中形成。
按照第一方面的半导体组件，其中，所述TVS结构经由栅极-源极端子、漏极-源极端子、栅极-漏极端子或者它们的组合与所述GaN半导体装置电接触。
按照第一方面的半导体组件，其中，所述GaN半导体装置包括高电子迁移率晶体管(HEMT)、结型栅场效应晶体管(JFET)、金属氧化物半导体场效应晶体管(MOSFET)、二极管或者它们的组合。
按照本公开的第二方面，提供一种单片集成半导体组件，包括：
包括硅(Si)的衬底；
在所述衬底上制作的氮化镓(GaN)半导体装置；以及
在所述衬底之中或之上制作的、包括硅(Si)的至少一个瞬态电压抑制器(TVS)结构，
其中所述TVS结构与所述GaN半导体装置电接触，并且所述TVS结构配置成在跨所述GaN半导体装置的所施加电压大于阈值电压时工作在穿通模式。
按照本公开的第三方面，提供一种制作单片集成半导体组件的方法，包括：
(a) 提供包括硅(Si)的衬底；
(b) 在所述衬底上制作氮化镓(GaN)半导体装置；
(c) 在所述衬底之中或之上制作至少一个瞬态电压抑制器(TVS)；以及
(d) 将所述TVS结构与所述GaN半导体装置电耦合，
其中所述TVS结构与所述GaN半导体装置电接触，并且所述TVS结构配置成在跨所述GaN半导体装置的所施加电压大于阈值电压时工作在穿通模式、雪崩模式或者它们的组合模式。
按照第三方面的方法，其中，所述步骤(c)包括：
形成第一导电类型的第一半导体区；
形成第二导电类型并且与所述第一半导体区电接触的第二半导体区；以及
形成第一导电类型并且与所述第二半导体区电接触的第三半导体区。
按照第三方面的方法，其中，所述第一导电类型是n+型，而所述第二导电类型是p型。
按照第三方面的方法，其中，所述步骤(c)包括通过扩散、掺杂、离子注入或者它们的组合，在所述Si衬底中形成所述第一半导体区、所述第二半导体区和所述第三半导体区。
按照第三方面的方法，其中，所述步骤(c)包括在所述Si衬底上外延生长所述第一半导体区、所述第二半导体区和所述第三半导体区。
按照第三方面的方法，还包括在所述Si衬底的至少一部分上设置GaN层，并且在所述GaN层中形成所述第一半导体区、所述第二半导体区和所述第三半导体区。
按照第三方面的方法，其中，所述步骤(d)包括经由栅极-源极端子、漏极-源极端子、栅极-漏极端子或者它们的组合将所述TVS结构与GaN半导体装置电接触。
按照第三方面的方法，其中，所述GaN半导体装置包括高电子迁移率晶体管(HEMT)、结型栅场效应晶体管(JFET)、金属氧化物半导体场效应晶体管(MOSFET)、二极管或者它们的组合。
附图说明
通过参照附图阅读以下详细描述，将会更好地理解本发明的这些及其它特征、方面和优点，附图中，相似标号在附图中通篇表示相似部件，附图包括：
图1是按照本发明的某些实施例的半导体组件的截面图；
图2是按照本发明的某些实施例的半导体组件的截面图；
图3是按照本发明的某些实施例的半导体组件的截面图；
图4是按照本发明的某些实施例的半导体组件的截面图；
图5是按照本发明的某些实施例的半导体组件的截面图；
图6是按照本发明的某些实施例的半导体组件的截面图；
图7是按照本发明的某些实施例的半导体组件的截面图。
具体实施方式
如以下详细论述，本发明的某些实施例包括单片集成半导体组件，其中包括GaN半导体装置和TVS结构。
本文所使用的近似语言在本说明书和权利要求书中通篇可适用于修改可准许改变的任何定量表示，而没有引起与其相关的基本功能的变化。相应地，通过诸如“大约”和“基本上”之类的术语或者多个术语所修改的值并不局限于所指定的精确值。在一些情况下，近似语言可对应于用于测量该值的仪器的精确度。在这里并且在整个说明书和权利要求书中，范围限制可经过组合和/或互换，这类范围被标识，并且包括其中包含的所有子范围，除非上下文或语言另加说明。
在以下说明书和权利要求书中，单数形式“一”、“一个”和“该”包括复数对象，除非上下文另加明确说明。如本文所使用的术语“或者”不是意在排他的，而是表示所引用部件(例如区域)的至少一个存在，并且包括其中所引用部件的组合存在的情况，除非上下文另加明确说明。
如本文所使用的术语“层”表示按照连续或者不连续方式设置在基础表面的至少一部分上的材料。此外，术语“层”不一定表示所设置材料的均匀厚度，并且所设置材料可具有均匀或可变厚度。此外，如本文所使用的术语“层”表示单层或多层，除非上下文另加明确说明。
如本文所使用的“设置在…上”表示相互直接接触或者通过它们之间的中间层间接接触所设置的层。如本文所使用的术语“相邻”表示两层毗连设置并且相互直接接触。
在本公开中，在将层/装置描述为在另一层或衬底“上”时，要理解，层/装置能够相互直接接触或者在层和装置之间具有一个(或多个)层或特征。此外，术语“上”描述层/装置相互之间的相对位置，而不一定表示“…之上”，因为上方或下方的相对位置取决于装置对观看者的取向。此外，“顶部”、“底部”、“上方”、“下方”以及这些术语的变化的使用是为了方便起见，而不要求部件的任何特定取向，除非另加说明。
如稍后详细描述，提供一种单片集成半导体组件。如本文所使用的术语“单片集成”表示使所有部件制造/制作到单个衬底之中或之上的半导体组件。图1和图2示意表示按照本发明的一些实施例的单片集成半导体组件100。如图1和图2所示，半导体组件100包括衬底110，以及氮化镓(GaN)半导体装置120在衬底110上制作。半导体组件还包括至少一个瞬态电压抑制器(TVS)结构130。TVS结构如图1所示可在衬底中制作，或者备选地，TVS结构如图2所示可在衬底上制作。TVS衬底130与GaN半导体装置120电接触140，如图1和图2所示。
为了简洁起见，术语“氧化镓半导体装置”和“GaN装置”在本文中可互换地使用。此外，术语“瞬态电压抑制器结构”和“TVS结构”在本文中可互换地使用。
按照本发明的一个实施例，衬底包括硅(Si)。有益地，Si衬底的使用可为GaN装置提供更经济和节省成本的选项。
半导体组件可基于组件的最终使用应用来包括任何适当的GaN装置120。对于特定配置，GaN装置120包括GaN晶体管、GaN二极管或者它们的组合。GaN晶体管的适当非限制性示例包括场效应晶体管(FET)，例如高电子迁移率晶体管(HEMT)、结型栅场效应晶体管(JFET)、金属氧化物半导体场效应晶体管(MOSFET)或者它们的组合。GaN装置120的一个或多个可按照横向配置或者竖向配置在衬底110上制作。对于特定配置，GaN装置120是HEMT。
现在参照图3，示出示范GaN HEMT装置120的示意图。如图3所示的示范HEMT装置120可选地包括设置在Si衬底110上的缓冲层121。对于特定配置，一个或多个中间层(未示出)可设置在缓冲层121与Si衬底之间。对于图3所示的配置，GaN层122设置在缓冲层121上，以及氮化铝镓(AlGaN)层123设置在GaN层122上。
对于所示布置，HEMT装置120还包括栅极端子125、源极端子126和漏极端子127，如图3所示。在一些配置中，GaN层122和AlGaN层123是本征型(i型)，以及附加p型AlGaN层(未示出)可设置在AlGaN层123与栅极端子126之间。保护层124(可选的)还可插入源极端子125/漏极端子127与AlGaN层123之间。可通过依次设置或形成上述层的一个或多个，在Si衬底110上制作GaN HEMT装置120。
如本文所述的术语“在…上制作”表示GaN装置120/TVS结构130可与衬底110的至少一部分直接接触来制作，或者备选地，一个或多个层/特征可插入GaN装置120/TVS结构130与衬底110之间。对于特定配置，GaN装置120可在一个或多个中间层或特征(其还设置在衬底110的至少一部分上)上制作。例如，在一些配置中，GaN装置120可在TVS结构130的至少一部分(其设置在衬底上)上制作，如图7所示(稍后详细论述)。
如先前所述，又称作浪涌保护器的瞬态电压抑制器(TVS)结构是一种电子部件，其用于保护灵敏电子器件免受损坏、例如电压尖峰。瞬态或者过电压(或电流)是电压(或电流)中可损害灵敏电子电路的瞬间或短暂浪涌。下文中，术语“电压浪涌”和“瞬态电压”可以可互换地用来指示与跨系统的平均电压相比的电压的非预计或过度增加。类似地，术语“电流浪涌”和“瞬态电流”可以可互换地用来指示与经由系统所传送的平均电流相比的电流的非预计增加。下文中，术语“瞬态”可用来一般表示瞬态电压或瞬态电流。
一般来说，瞬态电压抑制器装置基于两个原理进行操作：衰减过电流或瞬态电流，由此限制残余电流；或者将瞬态或过电流从灵敏电子部件引开。通常通过确保瞬态电流不会到达或者影响灵敏电子部件、常常使用与电子部件串联插入的滤波器，来实现衰减瞬态电流。转移瞬态电流通常通过使用电压钳位装置或者短路器类型装置来实现。在操作中，电压钳位装置具有可变阻抗，其响应流经电压钳位装置的电流而改变。
对于特定配置，TVS结构130可以是钳位装置。更具体来说，在跨GaN装置120的所施加电压大于阈值电压时，TVS结构130可配置成工作在穿通模式、雪崩模式或者它们的组合模式。
如本文所使用的术语“穿通模式”表示TVS结构使用“穿通”或者又称作“穿透”物理学进行操作，使得随着跨TVS结构的电压增加，耗尽区跨该结构延伸，并且大量电流能够流经TVS结构。TVS结构还能够以跨其的电压的最小变化来保持这种状况。
如本文所使用的术语“雪崩模式”表示其中半导体维持装置的区域或者多个区域内部的电场的过程，由此离子化的过程开始发生，从而引起载流子倍增。TVS结构可保持这种状况(若需要这样的话)，但是，这通常涉及电流的非线性增加、高于装置的接通电压，以及在这些状况中可看到电流、并且因此装置中的热量的大增加。如本文所使用的术语“阈值电压”表示TVS装置将实际接通或者开始传导电流的电压。
如所述，TVS结构130包括来自原始衬底材料或者再生长外延材料的硅。TVS结构130可在半导体组件100中横向或者备选地竖向配置。图3-6示出TVS结构130横向配置的示范配置。图7示出TVS结构130竖向配置的示范配置。
再次参照图3-7，示范TVS结构130包括：第一半导体区131，具有第一类型导电；以及第二半导体区132，具有第二导电类型，并且与第一半导体区电接触。TVS结构130还包括第三半导体区133，其具有第一导电类型，并且与第二半导体区132电接触。
对于特定配置，第一导电是p型，而第二导电是n型。在这类情况下，TVS结构包括p-n-p装置。对于其它配置，第一导电是n型，并且第二导电是p型。在这类情况下，TVS结构包括n-p-n装置。
在本文中应当注意，半导体材料的导电率指示半导体材料中的多数和少数电荷载流子。例如，n型半导体材料包括作为多数电荷载流子的“负电荷载流子”以及作为少数电荷载流子的“正电荷载流子”。例如，p型半导体材料包括作为少数电荷载流子的“负电荷载流子”以及作为多数电荷载流子的“正电荷载流子”。正如本领域的技术人员所理解，“负电荷载流子”表示电子，而“正电荷载流子”表示空穴。
对于特定配置，第一导电类型是n+型，而第二导电类型是p型。在n-p-n类型装置中，当装置经受跨两个n型层的电位时，耗尽层(主要)在p型层中形成，因为其掺杂与两个n型层相比要低许多。例如，要低1至5个数量级，或者是n型层的掺杂剂浓度的1/10或1/10000。对于另一示例，如果n型层中的掺杂浓度为大约1018/cm3，则p型层中的掺杂浓度为大约1015/cm3。
随着跨装置的电压增加，耗尽区完全跨p型层延伸，并且接触另一侧的n型层。这引起如先前所述称作“穿通”的模式，并且大量电流开始在装置中流动。该装置能够以跨其的电压的最小变化来保持这种状况。类似说明描述层的极性改变成p-n-p时的操作模式。雪崩结构可与图3-7所示的穿通结构相似。通过调整第二半导体区132的厚度和掺杂，TVS结构130可制作成工作在雪崩模式而不是穿通模式。
如先前所述，TVS结构130与GaN装置120电接触140。对于特定配置，TVS结构130经由栅极-源极端子、漏极-源极端子、栅极-漏极端子或者它们的组合与GaN装置120电接触。图4示出一种布置，其中第一半导体区131与GaN装置130的源极端子126电接触140，并且第三半导体区133与GaN装置120的栅极端子125电接触。图5示出一种备选布置，其中第一半导体区131与GaN装置130的源极端子126电接触140，并且第三半导体区133与GaN装置120的漏极端子127电接触。
此外，在一些配置中，半导体组件可包括多个TVS结构130。图6示出包括两个TVS结构130的布置。在这类情况下，两个TVS结构可电连接到GaN装置120中的相同端子或者连接到不同端子。图6示出一种配置，其中第一TVS结构130电连接到GaN装置120的源极端子126和栅极端子125。第二TVS结构电连接到源极端子126和漏极端子127。对于特定配置，GaN装置120可通过包括TVS结构130的一系列环来包围，以适应较大电流。
对于特定配置，第一半导体区131、第二半导体区132和第三半导体区133在Si衬底110中形成，如图4-6所示。在这类情况下，第一半导体区131、第二半导体区132和第三半导体区133可在Si衬底110中使用适当技术、例如n型掺杂剂或p型掺杂剂的扩散来形成。p型掺杂剂的适当非限制性示例包括硼、铝、镓、镁、碳、钙或者它们的组合。n型掺杂剂的适当非限制性示例包括氮、磷、砷、锑或者它们的组合。
对于特定配置，第一半导体区131、第二半导体区132和第三半导体区133在Si衬底110上外延生长，如图7所示。图7示出TVS结构130的竖向配置。对于图7所示的布置，半导体组件100包括台式结构，其包括Si衬底(具有n+型导电)。半导体组件100还包括外延生长的第一半导体区131(例如具有n+型导电)、与第一半导体区131电接触的外延生长的第二半导体区132(例如具有p型导电)以及与第二半导体区132电接触的外延生长的第三半导体区133(例如具有n+型导电)。
对于特定配置，第二半导体区132相对于第一半导体区131和第二半导体区133经过较轻掺杂。对于特定配置，衬底110和区域131、132、133的均匀掺杂浓度改进耗尽区中的电场分布的均匀性，由此改进击穿电压特性。
此外，在特定配置中，如图7所示，TVS结构可具有斜面侧壁。斜面侧壁可相对相邻接触层之间的界面成大约5度至大约80度的角度，以降低组件表面的最大电场分布。
还提供一种制作单片集成半导体组件的方法。再次参照图1和图2，该方法包括下列步骤：(c) 提供包括硅(Si)的衬底110；(b) 在衬底110上制作氮化镓(GaN)半导体装置120；(c) 在衬底110之中或之上制作至少一个瞬态电压抑制器(TVS)130；以及(d) 将TVS结构130与GaN半导体装置120电耦合。如先前所述，在跨GaN半导体装置120的所施加电压大于阈值电压时，TVS结构130可配置成工作在穿通模式、雪崩模式或者它们的组合模式。应当注意，在一些过程中，步骤(b)可在步骤(c)之前实施，或者备选地，在一些其它过程中，步骤(c)可在(b)之前执行。
GaN装置120可通过外延生长GaN装置120的一个或多个层，在Si衬底110上制作。例如，再次参照图3，在一些配置中，可通过依次设置或形成层121、122和123的一个或多个，并且形成源极、栅极和漏极端子125、126和127，来制作GaN装置120。
该方法还可以可选地包括通过形成第一导电类型的第一半导体区131，来制作TVS结构130，如图4-7所示。该方法还包括：形成与第一半导体区131电接触的第二导电类型的第二半导体区132，以及形成与第二半导体区132电接触的第一导电类型的第三半导体区133，如图4-7所示。
对于特定配置，第一导电是p型，而第二导电是n型。在这类情况下，TVS结构包括p-n-p装置。对于其它配置，第一导电是n型，并且第二导电是n型。在这类情况下，TVS结构包括n-p-n装置。对于特定配置，第一导电类型是n+型，而第二导电类型是p型。
继续参照图4-6，对于特定过程，形成TVS结构的步骤可包括在Si衬底130中形成第一半导体区131、第二半导体区132和第三半导体区133。在这类情况下，TVS结构130可使用任何适当技术、例如扩散来形成。
对于一些其它特定过程，如图7所示，形成TVS结构130的步骤可包括在Si衬底110上外延生长第一半导体区131、第二半导体区132和第三半导体区133。如图7所示，在这类过程中，在Si衬底110上的TVS制作步骤之后，在TVS结构130上制作GaN装置120。
该方法还可包括经由栅极-源极端子、漏极-源极端子、栅极-漏极端子或者它们的组合来将TVS结构130与GaN半导体装置120电耦合140，如图4-7所示。
上述半导体组件提供用于GaN装置的过电压保护以排除雪崩状况的节省成本和可靠部件。
所附权利要求书预计在已经设想的广义范围要求保护本发明，并且本文所提供的示例是说明来自多种所有可能实施例的所选实施例。相应地，本发明人的意图在于，所附权利要求书并不受用于说明本发明的特征的示例的选择限制。如权利要求书所使用的词语“包括”及其语法变体在逻辑上还对着并且包括变化并且不同程度的词语，非限制性地例如“基本上由…组成”和“由…组成”。必要时，提供了范围；那些范围包含它们之间的所有子范围。预期这些范围的变化将是本领域的技术人员将会想到的，并且在没有专用于公开的情况下，那些变化在可能的情况下应当被理解为由所附权利要求书涵盖。还预计科技进步将使由于语言的不准确而现在没有考虑的等效方案或置换方案成为可能，并且这些变化在可能的情况下也应当被理解为由所附权利要求书涵盖。

Claims (17)

1.一种单片集成半导体组件，包括：
包括硅Si的衬底；
在所述衬底上制作的氮化镓GaN半导体装置；以及
在所述衬底之中或之上制作的至少一个瞬态电压抑制器TVS结构，
其中所述TVS结构与所述GaN半导体装置电接触，并且所述TVS结构配置成在跨所述GaN半导体装置的所施加电压大于阈值电压时工作在穿通模式；
其中，所述TVS结构包括：
第一半导体区，具有第一导电类型；
第二半导体区，具有第二导电类型，并且与所述第一半导体区电接触；以及
第三半导体区，具有第一导电类型，并且与所述第二半导体区电接触。
2.如权利要求1所述的半导体组件，其中，所述TVS结构横向配置。
3.如权利要求1所述的半导体组件，其中，所述TVS结构竖向配置。
4.如权利要求1所述的半导体组件，其中，所述第一导电类型是n+型，而所述第二导电类型是p型。
5.如权利要求1所述的半导体组件，其中，所述第一半导体区、所述第二半导体区和所述第三半导体区在所述Si衬底中形成。
6.如权利要求1所述的半导体组件，其中，所述第一半导体区、所述第二半导体区和所述第三半导体区在所述Si衬底上外延生长。
7.如权利要求1所述的半导体组件，其中，所述TVS结构还包括设置在所述Si衬底的至少一部分上的GaN层，并且所述第一半导体区、所述第二半导体区和所述第三半导体区在所述GaN层中形成。
8.如权利要求1所述的半导体组件，其中，所述TVS结构经由栅极-源极端子、漏极-源极端子、栅极-漏极端子或者它们的组合与所述GaN半导体装置电接触。
9.如权利要求1所述的半导体组件，其中，所述GaN半导体装置包括高电子迁移率晶体管HEMT、结型栅场效应晶体管JFET、金属氧化物半导体场效应晶体管MOSFET、二极管或者它们的组合。
10.一种单片集成半导体组件，包括：
包括硅Si的衬底；
在所述衬底上制作的氮化镓GaN半导体装置；以及
在所述衬底之中或之上制作的、包括硅Si的至少一个瞬态电压抑制器TVS结构，
其中所述TVS结构与所述GaN半导体装置电接触，并且所述TVS结构配置成在跨所述GaN半导体装置的所施加电压大于阈值电压时工作在穿通模式；
其中，所述TVS结构包括：
第一半导体区，具有第一导电类型；
第二半导体区，具有第二导电类型，并且与所述第一半导体区电接触；以及
第三半导体区，具有第一导电类型，并且与所述第二半导体区电接触。
11.一种制作单片集成半导体组件的方法，包括：
(a)提供包括硅Si的衬底；
(b)在所述衬底上制作氮化镓GaN半导体装置；
(c)在所述衬底之中或之上制作至少一个瞬态电压抑制器TVS；以及
(d)将所述TVS结构与所述GaN半导体装置电耦合，
其中所述TVS结构与所述GaN半导体装置电接触，并且所述TVS结构配置成在跨所述GaN半导体装置的所施加电压大于阈值电压时工作在穿通模式；
其中，所述步骤(c)包括：
形成第一导电类型的第一半导体区；
形成第二导电类型并且与所述第一半导体区电接触的第二半导体区；以及
形成第一导电类型并且与所述第二半导体区电接触的第三半导体区。
12.如权利要求11所述的方法，其中，所述第一导电类型是n+型，而所述第二导电类型是p型。
13.如权利要求11所述的方法，其中，所述步骤(c)包括通过扩散、掺杂、离子注入或者它们的组合，在所述Si衬底中形成所述第一半导体区、所述第二半导体区和所述第三半导体区。
14.如权利要求11所述的方法，其中，所述步骤(c)包括在所述Si衬底上外延生长所述第一半导体区、所述第二半导体区和所述第三半导体区。
15.如权利要求11所述的方法，还包括在所述Si衬底的至少一部分上设置GaN层，并且在所述GaN层中形成所述第一半导体区、所述第二半导体区和所述第三半导体区。
16.如权利要求11所述的方法，其中，所述步骤(d)包括经由栅极-源极端子、漏极-源极端子、栅极-漏极端子或者它们的组合将所述TVS结构与GaN半导体装置电接触。
17.如权利要求11所述的方法，其中，所述GaN半导体装置包括高电子迁移率晶体管HEMT、结型栅场效应晶体管JFET、金属氧化物半导体场效应晶体管MOSFET、二极管或者它们的组合。
CN201410357144.2A 2013-07-25 2014-07-25 半导体组件和制造方法 Expired - Fee Related CN104347616B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/950736 2013-07-25
US13/950,736 US9997507B2 (en) 2013-07-25 2013-07-25 Semiconductor assembly and method of manufacture

Publications (2)

Publication Number Publication Date
CN104347616A CN104347616A (zh) 2015-02-11
CN104347616B true CN104347616B (zh) 2017-09-08

Family

ID=51495006

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410357144.2A Expired - Fee Related CN104347616B (zh) 2013-07-25 2014-07-25 半导体组件和制造方法

Country Status (7)

Country Link
US (1) US9997507B2 (zh)
JP (1) JP6266457B2 (zh)
CN (1) CN104347616B (zh)
BR (1) BR102014017885A2 (zh)
CA (1) CA2856490C (zh)
FR (1) FR3009131B1 (zh)
GB (1) GB2522500A (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10021695B2 (en) * 2015-04-14 2018-07-10 Qualcomm Incorporated Apparatus and method for generating and transmitting data frames
JP2016219714A (ja) * 2015-05-26 2016-12-22 住友ベークライト株式会社 半導体素子、樹脂組成物およびサージ対策部材
US9685545B2 (en) * 2015-11-25 2017-06-20 Texas Instruments Incorporated Isolated III-N semiconductor devices
KR102383935B1 (ko) * 2017-03-07 2022-04-08 리텔퓨즈 세미컨덕터 (우시) 씨오., 엘티디. 하이브리드 과전압 보호 장치 및 조립체
JP7389977B2 (ja) 2018-03-29 2023-12-01 国立研究開発法人宇宙航空研究開発機構 電力制御システム
CN111627901B (zh) * 2020-06-04 2022-08-05 电子科技大学 一种jfet触发的可编程双向抗浪涌保护器件
CN114267734B (zh) * 2021-12-28 2023-03-31 东南大学 一种抗静电释放冲击的异质结半导体器件

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103077938A (zh) * 2011-10-26 2013-05-01 通用电气公司 用于瞬时电压抑制器的方法和系统

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0766405A (ja) 1993-08-25 1995-03-10 Nissan Motor Co Ltd 半導体保護装置
US5880511A (en) * 1995-06-30 1999-03-09 Semtech Corporation Low-voltage punch-through transient suppressor employing a dual-base structure
US6489660B1 (en) * 2001-05-22 2002-12-03 General Semiconductor, Inc. Low-voltage punch-through bi-directional transient-voltage suppression devices
US6600204B2 (en) 2001-07-11 2003-07-29 General Semiconductor, Inc. Low-voltage punch-through bi-directional transient-voltage suppression devices having surface breakdown protection and methods of making the same
US6683334B2 (en) * 2002-03-12 2004-01-27 Microsemi Corporation Compound semiconductor protection device for low voltage and high speed data lines
JP4519423B2 (ja) 2003-05-30 2010-08-04 創世理工株式会社 半導体を用いた光デバイス
TWI270991B (en) 2004-01-16 2007-01-11 Epistar Corp Organic adhesive light-emitting device with ohmic metal contact
JP4002918B2 (ja) 2004-09-02 2007-11-07 株式会社東芝 窒化物含有半導体装置
JP4568595B2 (ja) 2004-12-10 2010-10-27 三菱電機株式会社 半導体回路
JP4645313B2 (ja) 2005-06-14 2011-03-09 富士電機システムズ株式会社 半導体装置
JP2007273640A (ja) 2006-03-30 2007-10-18 Sanken Electric Co Ltd 半導体装置
US7586156B2 (en) 2006-07-26 2009-09-08 Fairchild Semiconductor Corporation Wide bandgap device in parallel with a device that has a lower avalanche breakdown voltage and a higher forward voltage drop than the wide bandgap device
JP2008258419A (ja) 2007-04-05 2008-10-23 Toshiba Corp 窒化物半導体素子
JP4695622B2 (ja) 2007-05-02 2011-06-08 株式会社東芝 半導体装置
JP4478175B2 (ja) 2007-06-26 2010-06-09 株式会社東芝 半導体装置
JP2009049265A (ja) 2007-08-22 2009-03-05 Toshiba Corp 半導体装置
JP2009064883A (ja) 2007-09-05 2009-03-26 Fuji Electric Device Technology Co Ltd 半導体装置
US7579632B2 (en) 2007-09-21 2009-08-25 Semiconductor Components Industries, L.L.C. Multi-channel ESD device and method therefor
US8124981B2 (en) 2008-06-10 2012-02-28 Fairchild Semiconductor Corporation Rugged semiconductor device architecture
JP5272613B2 (ja) 2008-09-25 2013-08-28 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体素子及びその製造方法
TW201034186A (en) 2009-03-10 2010-09-16 Univ Chang Gung High electron mobility field-effect transistor device
US8445917B2 (en) 2009-03-20 2013-05-21 Cree, Inc. Bidirectional silicon carbide transient voltage suppression devices
DE102009018054B4 (de) * 2009-04-21 2018-11-29 Infineon Technologies Austria Ag Lateraler HEMT und Verfahren zur Herstellung eines lateralen HEMT
US8637360B2 (en) 2010-04-23 2014-01-28 Intersil Americas Inc. Power devices with integrated protection devices: structures and methods
US8816395B2 (en) 2010-05-02 2014-08-26 Visic Technologies Ltd. Field effect power transistors
JP5874173B2 (ja) 2011-02-25 2016-03-02 富士通株式会社 化合物半導体装置及びその製造方法
JP6037499B2 (ja) 2011-06-08 2016-12-07 ローム株式会社 半導体装置およびその製造方法
JP2013016627A (ja) 2011-07-04 2013-01-24 Panasonic Corp 窒化物半導体装置
US9087812B2 (en) * 2011-07-15 2015-07-21 International Rectifier Corporation Composite semiconductor device with integrated diode
US9281388B2 (en) 2011-07-15 2016-03-08 Infineon Technologies Americas Corp. Composite semiconductor device with a SOI substrate having an integrated diode
JP2013026249A (ja) 2011-07-15 2013-02-04 Renesas Electronics Corp 双方向ツェナーダイオードおよび双方向ツェナーダイオードの製造方法
KR20130031761A (ko) 2011-09-21 2013-03-29 한국전자통신연구원 전력소자
US8730629B2 (en) 2011-12-22 2014-05-20 General Electric Company Variable breakdown transient voltage suppressor
US9042072B2 (en) 2012-03-30 2015-05-26 General Electric Company Method and system for lightning protection with distributed transient voltage suppression
US9202874B2 (en) 2012-08-24 2015-12-01 Rf Micro Devices, Inc. Gallium nitride (GaN) device with leakage current-based over-voltage protection
JP6107435B2 (ja) 2013-06-04 2017-04-05 三菱電機株式会社 半導体装置及びその製造方法
US9111750B2 (en) * 2013-06-28 2015-08-18 General Electric Company Over-voltage protection of gallium nitride semiconductor devices

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103077938A (zh) * 2011-10-26 2013-05-01 通用电气公司 用于瞬时电压抑制器的方法和系统

Also Published As

Publication number Publication date
FR3009131A1 (fr) 2015-01-30
CA2856490C (en) 2018-02-13
US9997507B2 (en) 2018-06-12
US20150028469A1 (en) 2015-01-29
CA2856490A1 (en) 2015-01-25
CN104347616A (zh) 2015-02-11
JP2015026836A (ja) 2015-02-05
BR102014017885A2 (pt) 2015-11-17
GB201413054D0 (en) 2014-09-03
FR3009131B1 (fr) 2019-11-22
JP6266457B2 (ja) 2018-01-24
GB2522500A (en) 2015-07-29

Similar Documents

Publication Publication Date Title
CN104282683B (zh) 半导体组件及制造方法
CN104347616B (zh) 半导体组件和制造方法
CN105190852B (zh) 改进的vjfet器件
US8252656B2 (en) Zener triggered ESD protection
CN105793991B (zh) 半导体装置
CN106129058B (zh) 沟槽引出集成型低压双向瞬时电压抑制器及其制造方法
CN105103290B (zh) 半导体装置的制造方法
JP6099749B2 (ja) 炭化珪素半導体装置およびその製造方法
US10418483B2 (en) Laterally diffused metal oxide semiconducting devices with lightly-doped isolation layers
CN102456578B (zh) 高压晶体管及其制造方法
CN103972282A (zh) 反向阻断半导体器件和制造反向阻断半导体器件的方法
CN107768442A (zh) 超结器件及其制造方法
CN104347723B (zh) 无结绝缘栅电流限制器装置
KR20190070431A (ko) Pldmos 트랜지스터 및 이의 제조 방법
CN106876461A (zh) 半导体器件及半导体器件的制造方法
Tsai et al. Development of ESD robustness enhancement of a novel 800V LDMOS multiple RESURF with linear P-top rings
WO2014031825A1 (en) A gallium nitride (gan) device with leakage current-based over-voltage protection
KR101323143B1 (ko) 정전기 보호용 반도체 소자의 제조방법과 그 방법에 의하여 제조되는 정전기 보호용 반도체 소자
CN102379032A (zh) 横向结型场效应晶体管
CN106601819B (zh) Pldmos器件及其制造方法
CN107275393A (zh) 碳化硅mosfet器件及其制备方法
KR101371491B1 (ko) 반도체 소자 및 그 제조 방법
KR101776319B1 (ko) 반도체 소자
Tu et al. The study of improving high voltage LIGBT substrate leakage current
Seo et al. Simulation-based ESD protection performance of modified DDD_NSCR device with counter pocket source structure for high voltage operating I/O application

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20170908

CF01 Termination of patent right due to non-payment of annual fee