CN104347515A - 一种闪存存储器的制备方法 - Google Patents
一种闪存存储器的制备方法 Download PDFInfo
- Publication number
- CN104347515A CN104347515A CN201310332786.2A CN201310332786A CN104347515A CN 104347515 A CN104347515 A CN 104347515A CN 201310332786 A CN201310332786 A CN 201310332786A CN 104347515 A CN104347515 A CN 104347515A
- Authority
- CN
- China
- Prior art keywords
- preparation
- metal silicide
- flash memories
- memories according
- active area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000015654 memory Effects 0.000 title claims abstract description 69
- 238000002360 preparation method Methods 0.000 title claims abstract description 28
- 239000002184 metal Substances 0.000 claims abstract description 88
- 229910052751 metal Inorganic materials 0.000 claims abstract description 88
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 63
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 62
- 239000000758 substrate Substances 0.000 claims abstract description 28
- 239000004065 semiconductor Substances 0.000 claims abstract description 25
- 238000000034 method Methods 0.000 claims abstract description 24
- 238000007667 floating Methods 0.000 claims abstract description 16
- 230000003647 oxidation Effects 0.000 claims abstract description 14
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 14
- 230000004888 barrier function Effects 0.000 claims description 16
- 238000002955 isolation Methods 0.000 claims description 15
- 230000008569 process Effects 0.000 claims description 13
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 claims description 12
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 12
- 229910017052 cobalt Inorganic materials 0.000 claims description 11
- 239000010941 cobalt Substances 0.000 claims description 11
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 claims description 11
- 239000000463 material Substances 0.000 claims description 9
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 8
- 229910052710 silicon Inorganic materials 0.000 claims description 7
- 239000010703 silicon Substances 0.000 claims description 7
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 6
- 239000011259 mixed solution Substances 0.000 claims description 6
- 229910052759 nickel Inorganic materials 0.000 claims description 6
- 238000006243 chemical reaction Methods 0.000 claims description 4
- 229910052732 germanium Inorganic materials 0.000 claims description 4
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 4
- NICDRCVJGXLKSF-UHFFFAOYSA-N nitric acid;trihydrochloride Chemical compound Cl.Cl.Cl.O[N+]([O-])=O NICDRCVJGXLKSF-UHFFFAOYSA-N 0.000 claims description 4
- 238000001039 wet etching Methods 0.000 claims description 4
- 235000011114 ammonium hydroxide Nutrition 0.000 claims description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 3
- 239000001301 oxygen Substances 0.000 claims description 3
- 229910052760 oxygen Inorganic materials 0.000 claims description 3
- 238000006213 oxygenation reaction Methods 0.000 claims description 3
- 239000000243 solution Substances 0.000 claims description 3
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 3
- 238000010438 heat treatment Methods 0.000 abstract description 12
- 230000015572 biosynthetic process Effects 0.000 abstract description 11
- 230000009467 reduction Effects 0.000 abstract description 4
- 230000008021 deposition Effects 0.000 abstract description 3
- 230000003628 erosive effect Effects 0.000 abstract description 3
- 230000001788 irregular Effects 0.000 abstract description 2
- 230000014759 maintenance of location Effects 0.000 abstract description 2
- 230000005641 tunneling Effects 0.000 abstract 2
- 239000010410 layer Substances 0.000 description 13
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 10
- 230000005684 electric field Effects 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 5
- 239000002784 hot electron Substances 0.000 description 5
- 230000000977 initiatory effect Effects 0.000 description 5
- 239000000377 silicon dioxide Substances 0.000 description 5
- 238000003860 storage Methods 0.000 description 5
- 230000008859 change Effects 0.000 description 4
- 230000001351 cycling effect Effects 0.000 description 4
- 238000005240 physical vapour deposition Methods 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 238000010276 construction Methods 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 238000011161 development Methods 0.000 description 3
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- 238000011160 research Methods 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000002045 lasting effect Effects 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 description 1
- 230000002085 persistent effect Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000035484 reaction time Effects 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 238000005728 strengthening Methods 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明提供一种闪存存储器的制备方法，本发明在形成浮栅之前对形成有隧穿氧化层的半导体衬底进行氧化处理，以增强与隧穿氧化层相接触的有源区表面的稳定性；同时，本发明减少制备金属硅化物的金属层的沉积厚度、以及将形成金属硅化物的热处理分两阶段进行，有利于增强金属硅化物的稳定性及表面均匀性，其中，热处理的第二阶段比第一阶段的温度更高且时间更短。本发明采用上述方法避免金属硅化物不规则地侵蚀至所述栅结构及有源区的接触面，从而降低由此不规则地侵蚀引发的编程干扰，达到抑制闪存存储器编程干扰的目的，进一步避免漏区在循环操作的可靠性降低，同时避免闪存存储器的数据保持产生尾部比特。
Description
技术领域
本发明属于半导体器件的制造领域，涉及一种闪存存储器的制备方法。
背景技术
闪存存储器（Flash Memory，简称闪存）是在EPROM和EEPROM的制造技术基础上发展起来的一种可编程擦除、非易失性、非挥发性半导体存储器，既具有半导体存储器读取速度快、存储容量大的优点，又克服了DRAM和SRAM那样切断电源便损失所存数据的缺陷，已成为业界研究的主流之一。
闪存存储器因为其断电情况下的数据保持能力以及可多次擦写数据等优点，已被应用在数以千计的产品之中，包括移动电话、笔记本电脑、掌上电脑和U盘等移动设备、以及网络路由器和舱内录音机这样的工业产品中。研制低功耗、具有高可靠性和能够快速存储的闪存存储器单元是闪存技术发展的重要推动力。
典型的闪存存储器主要是由浮栅（Floating Gate）与控制栅（Control Gate）所构成，控制栅设置于浮栅之上且二者之间以阻挡氧化层相隔，同时浮栅与衬底之间以隧穿氧化层（Tunnel Oxide）相隔。
目前市场上流行的闪存阵列主要以NOR（或非门）型阵列结构和NAND（与非门）型阵列结构为主流，其中，NOR闪存存储器（NOR Flash）在存储格式和读写方式上都与常用的内存相近，支持随机读写，具有较高的速度，被广泛应用在手机等移动终端的代码存储芯片中。然而普通的NOR闪存存储器通常为n 沟存储单元，采用沟道热电子注入方式编程，这种编程方式需要较高的位线电压（通常在4~5V)。同时为了使沟道电子获得足够的能量进入存储层，需要沟道和漏端之间形成较强的电场。传统的方法是漏端采用高浓度的N 型掺杂，与具有较高P型掺杂的衬底及沟道区形成突变P N结，因此获得较强的电场。
不过，随着集成电路技术的发展，不断地提升产品内部元件集成度的同时，要求闪存存储器单元的尺寸越来越小。对于闪存存储器而言，影响闪存存储器在数据保持及循环操作持久性的一个重要因素是编程干扰（program disturb），通常也称为漏区干扰（drain disturb）。由于闪存存储器的沟道长度不断减小，沟道P 型掺杂浓度也大大提高，因此沟道/ 衬底和漏端的P N结内的电场越来越高，而且编程位线电压无法下降，导致编程干扰问题十分严重。
众所周知，编程干扰只发生于被编程过的单元。编程时，被选择存储单元的字线接高电位，位线也接高电位，由于同一字线或者位线要接如多个存储单元，因此和P N结电场相关的编程干扰是指和被选择存储单元共位线（接高电位），而字线不一样的那些存储单元。当一个闪存存储单元被编程，则与其共用同一位线的其余的闪存存储单元的浮栅/漏极区则存在一个高电场—漏偏压（drain bias），导致电子从浮栅区移向漏极区从而导致阈值电压减小，换言之，引发编程干扰。进一步，在读操作过程中，持久的漏偏压产生较长的脉冲时间（pulse time）导致闪存存储单元共用同一位线的编程软件，也引起严重的干扰发生。
虽然降低工作电压能够降低编程干扰，但是随之而来的是编程速率的降低。目前，栅结构与漏区的重叠区域（overlap region）已成为编程干扰的失效模型中一个研究重点。位于漏区表面的金属硅化物有利于提高热电子注入（Hot electron injection）的电场，然而，沿沟道长度方向的金属硅化物若侵蚀（encroachment）至栅结构与有源区的接触面，容易诱发编程干扰的产生，导致闪存存储器的可靠性、良率及产量的降低。
因此，如何采用简单的工艺抑制金属硅化物不规则地侵蚀至栅结构及有源区的接触面，从而有效避免闪存存储器的编程干扰，是闪存存储器技术中亟待解决的难题之一。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种闪存存储器的制备方法，用于解决现有技术中金属硅化物不规则地侵蚀至栅结构及有源区的接触面的问题，进一步用于解决现有技术中如何采用简单的工艺使闪存存储器有效避免编程干扰的问题。
为实现上述目的及其他相关目的，本发明提供一种闪存存储器的制备方法，至少包括以下步骤：
1）提供一半导体衬底，通过隔离结构将所述半导体衬底隔离出有源区，并在所述有源区上形成隧穿氧化层；
2）对所述半导体衬底进行氧化处理以增强与隧穿氧化层相接触的有源区表面的稳定性；
3）依次在所述隧穿氧化层上形成浮栅、阻挡氧化层及控制栅以在所述有源区上形成栅结构，在栅结构两侧形成侧墙结构，对栅结构两侧的所述有源区进行掺杂以形成源区和漏区；
4）在所述源区和漏区表面形成金属硅化物。
可选地，步骤2）中在800~1200℃，通入氧气4~6分钟对所述半导体衬底进行氧化处理。
可选地，步骤4）包括：
4-1）在所述步骤3）获得的结构表面形成金属层，并在第一温度下以第一预设时间进行热处理以在所述源区和漏区表面形成金属硅化物；
4-2）在第二温度下以第二预设时间对所述金属硅化物进行热处理以增强所述金属硅化物的稳定性及表面均匀性，其中，所述第二温度大于第一温度，第二预设时间小于第一预设时间；
4-3）刻蚀去除未进行硅化反应的金属层。
可选地，所述第二温度范围为640~840℃，所述第二预设时间范围为4~6s。
可选地，所述金属层的材料至少包括钴或镍。
可选地，所述金属层的厚度范围为50~400埃。
可选地，所述金属层的厚度范围为100~250埃。
可选地，所述金属硅化物至少包括钴金属硅化物或镍金属硅化物。
可选地，所述步骤4-3）中的刻蚀工艺采用湿法刻蚀，刻蚀溶液至少包括王水或氨水、或双氧水和水的混合溶液、或双氧水和硫酸的混合溶液。
可选地，所述隔离结构为浅沟槽隔离或绝缘介质隔离。
可选地，所述半导体衬底材料为硅、硅锗、绝缘层上硅、绝缘层上硅锗或绝缘层上锗。
如上所述，本发明的一种闪存存储器的制备方法，具有以下有益效果：本发明在形成浮栅之前对形成有隧穿氧化层的半导体衬底进行氧化处理，以增强与隧穿氧化层相接触的有源区表面的稳定性，避免后续形成的金属硅化物侵蚀至栅结构的隧穿氧化层与有源区的接触面；同时，本发明减少制备金属硅化物的金属层的沉积厚度、以及将形成金属硅化物的热处理分两阶段进行，有利于增强金属硅化物的稳定性及表面均匀性，其中，热处理的第二阶段比第一阶段的温度更高且时间更短。本发明采用上述方法避免金属硅化物不规则地侵蚀至所述栅结构及有源区的接触面，从而降低由此不规则地侵蚀引发的编程干扰，达到抑制闪存存储器编程干扰的目的，进一步避免漏区在循环操作的可靠性降低，同时避免闪存存储器的数据保持产生尾部比特（tailbits）。
附图说明
图1显示为本发明一种闪存存储器的制备方法的流程图。
图2至图4显示为本发明闪存存储器的制备方法在各步骤的结构示意图，其中，图2为沿沟道宽度方向的剖面结构示意图，图3和图4为沿沟道长度方向的剖面结构示意图。
元件标号说明
1有源区
11源区
12漏区
2隔离结构
3栅结构
31隧穿氧化层
32浮栅
33阻挡氧化层
34控制栅
4侧墙结构
5金属硅化物
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1至图4。需要说明的是，以下具体实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
目前，栅结构与漏区的重叠区域（overlap region）已成为编程干扰的失效模型中一个研究重点。位于漏区表面的金属硅化物有利于提高热电子注入（Hot electron injection）的电场，然而，沿沟道长度方向的金属硅化物若扩散至栅结构与有源区的接触面，容易诱发编程干扰的产生，导致闪存存储器的可靠性、良率及产量的降低。因此，如何采用简单的工艺抑制金属硅化物不规则地侵蚀至栅结构及有源区的接触面，从而有效避免闪存存储器的编程干扰，是闪存存储器技术中亟待解决的难题之一。
有鉴于此，本发明提供了一种闪存存储器的制备方法，本发明在形成浮栅之前对形成有隧穿氧化层的半导体衬底进行氧化处理，以增强与隧穿氧化层相接触的有源区表面的稳定性，避免后续形成的金属硅化物侵蚀至栅结构的隧穿氧化层与有源区的接触面；同时，本发明减少制备金属硅化物的金属层的沉积厚度、以及将形成金属硅化物的热处理分两阶段进行，有利于增强金属硅化物的稳定性及表面均匀性，其中，热处理的第二阶段比第一阶段的温度更高且时间更短。本发明采用上述方法避免金属硅化物不规则地侵蚀至所述栅结构及有源区的接触面，从而降低由此不规则地侵蚀引发的编程干扰，达到抑制闪存存储器编程干扰的目的，进一步避免漏区在循环操作的可靠性降低，同时避免闪存存储器的数据保持产生尾部比特（tail bits）。以下将详细阐述本发明的一种闪存存储器的制备方法的实施方式，使本领域技术人员不需要创造性劳动即可理解本发明的一种闪存存储器的制备方法。
如图1至图4所示，本发明提供一种闪存存储器的制备方法，至少包括以下步骤：
首先执行步骤1），请参阅图1的S1步骤及图2，图2为本发明在步骤1）中沿沟道宽度方向的剖面结构示意图。步骤1）中，提供一半导体衬底，通过隔离结构2将所述半导体衬底隔离出有源区1，并在所述有源区1上形成隧穿氧化层31；所述半导体衬底1的材料为硅、硅锗、绝缘层上硅(silicon on insulator，SOI)、绝缘层上硅锗(silicon germanium on insulator，SGOI)或绝缘层上锗(germanium on insulator，GOI)，在本实施例中，所述半导体衬底为硅材料；所述隔离结构2为浅沟槽隔离或绝缘介质隔离，在本实施例中，所述隔离结构2为浅沟槽隔离，其材料至少包括氧化硅。
需要说明的是，所述步骤1）还包括在形成所述隧穿氧化层之后，对隧穿氧化层进行氮化处理的过程，具体地：使隧穿氧化层在N2、N2O或NO2的气氛下进行退火，以在隧穿氧化层底部接近半导体衬底处形成含氮区域，进而提高隧穿氧化层的可靠性，使闪存存储器的存储单元区的数据保存能力及闪存存储器存储单元区的可靠性得以增强。接着执行步骤2）。
在步骤2）中，如图1的S2步骤所示，对所述半导体衬底进行氧化处理，以增强与隧穿氧化层31相接触的有源区1表面的稳定性，避免预形成的金属硅化物侵蚀至所述隧穿氧化层31（栅结构3的一部分）与有源区1的接触面。进一步，步骤2）中在800~1200℃，通入氧气4~6分钟对所述半导体衬底进行氧化处理。在本实施例的步骤2）中，对半导体衬底氧化处理的温度优选为1000℃，反应时间优选为5分钟。
需要说明是，经过步骤2）的氧化处理，所述半导体衬底表面的晶格变得更加稳固，因此，可以增强有源区1与隧穿氧化层31的接触面的稳定性，防止后续形成的金属硅化物对所述接触面的不规则侵蚀，以降低由此不规则地侵蚀引发的编程干扰。接着执行步骤3）。
在步骤3）中，如图1的S3步骤及图3所示，图3为沿沟道长度方向的剖面结构示意图，依次在所述隧穿氧化层31上形成浮栅32、阻挡氧化层33及控制栅34以在所述有源区1上形成栅结构3，在所述栅结构3两侧形成侧墙结构4，对栅结构3两侧的所述有源区1进行掺杂以形成源区11和漏区12，其中，所述栅结构3包括隧穿氧化层31、浮栅32、阻挡氧化层33及控制栅34。
在本实施例中，所述隧穿氧化层31为单层结构的氧化硅；所述浮栅32和控制栅34为多晶硅；所述阻挡氧化层33为三层的叠层结构（未图示），其中，所述叠层结构的顶层和底层为氧化硅，所述叠层结构的中间层为氮化硅。
需要说明的是，所述侧墙结构4的材料至少包括氧化硅或氮化硅，在本实施例中，所述侧墙结构4为氧化硅，形成所述侧墙结构4的具体步骤为：在形成有栅结构的半导体衬底表面形成侧墙材料，而后进行干法刻蚀以形成位于所述栅结构两侧的侧墙结构。
需要进一步说明的是，在所述半导体衬底的有源区1中形成位于栅结构3两侧的源区11和漏区12，具体制备源区11和漏区12的工艺是本领域技术人员所熟知的，在此不再一一详述。接着执行步骤4）。
在步骤4）中，如图1的S4步骤及图4所示，图4为沿沟道长度方向的剖面结构示意图，在所述源区11和漏区12表面形成金属硅化物5。制备所述金属硅化物5的具体步骤如步骤4-1）~步骤4-3）所述：
在步骤4-1）中，在所述步骤3）获得的结构表面沉积形成金属层（未图示），并在第一温度下以第一预设时间进行第一阶段的热处理，以在所述源区11和漏区12表面形成金属硅化物5，以在后续制作源区和漏区电连接时，所述金属硅化物5用于降低源区和漏区与接触孔内连接金属的接触电阻。
其中，沉积所述金属层的方法采用化学气相沉积（CVD）或物理气相沉积（PVD），所述物理气相沉积至少包括溅射；所述金属层的材料至少包括钴或镍；所述金属层的厚度范围为50~400埃，优选的，所述金属层的厚度范围为100~250埃；所述金属硅化物5至少包括钴金属硅化物或镍金属硅化物。
需要说明的是，在本发明中，所述金属层厚度较薄，有利于增强所述金属硅化物5的稳定性及表面均匀性，从而抑制金属硅化物5不规则地侵蚀至栅结构3及有源区1的接触面，从而有效避免闪存存储器的编程干扰。
在本实施例中，优选地，采用溅射方法沉积形成厚度为200埃的钴金属层，而后优选第一温度为500℃、优选第一预设时间为30s时进行第一阶段的热处理，以在所述源区11和漏区12表面形成钴金属硅化物（CoSi）5。进一步，在本实施例中，如图4所示，在形成源区11和漏区12表面的钴金属硅化物（CoSi）5的同时，所述栅结构3表面也同时形成有金属硅化物5。而后执行步骤4-2）。
在步骤4-2）中，在第二温度下以第二预设时间对所述金属硅化物5进行第二阶段的热处理，其中，所述第二温度大于第一温度，第二预设时间小于第一预设时间；所述第二温度范围为640~840℃，所述第二预设时间范围为4~6s，在本实施例中，第二阶段的热处理优选的第二温度为740℃、优选第二预设时间为5s。
需要指出的是，第二阶段的热处理采用比第一阶段热处理更高的温度及更短的时间，用于增强所述金属硅化物5的稳定性及表面均匀性，避免所述金属硅化物5不规则地侵蚀至所述栅结构3及有源区1的接触面，从而降低由此不规则地侵蚀引发的编程干扰，达到抑制闪存存储器编程干扰的目的。接着执行步骤4-3）。
在步骤4-3）中，湿法刻蚀去除未进行硅化反应的金属层，湿法刻蚀溶液至少包括王水或氨水、或双氧水和水的混合溶液、或双氧水和硫酸的混合溶液，在本实施例中，如图4所示，除所述源区11、漏区12和栅结构3上的钴金属硅化物5外，其他区域未进行硅化反应的金属层优选使用王水刻蚀去除。从而，在所述源区11和漏区12表面形成表面均匀且稳定的钴金属硅化物5，一方面，在后续制作源区和漏区电连接时，用于降低源区和漏区与接触孔内连接金属的接触电阻，另一方面，同时避免所述金属硅化物5不规则地侵蚀至所述栅结构3及有源区1的接触面，以降低编程干扰。
需要说明的是，在形成所述金属硅化物5之后，制备所述栅结构3、源区11和漏区12的接触孔（未图示），以供电连接：在步骤4）获得的结构表面形成层间电介质层（未图示），而后制备贯穿所述层间电介质层的接触孔（未图示），其中，所述接触孔分别连接至位于所述栅结构3、源区4和漏区5上的所述金属硅化物5，填充所述接触孔以完成闪存存储器的电连接。其余具体实现电连接的步骤是本领域技术人员所熟知的，在此不再一一详述。
综上所述，本发明在形成浮栅之前对形成有隧穿氧化层的半导体衬底进行氧化处理，以增强与隧穿氧化层相接触的有源区表面的稳定性，避免后续形成的金属硅化物侵蚀至栅结构的隧穿氧化层与有源区的接触面；同时，本发明减少制备金属硅化物的金属层的沉积厚度、以及将形成金属硅化物的热处理分两阶段进行，有利于增强金属硅化物的稳定性及表面均匀性，其中，热处理的第二阶段比第一阶段的温度更高且时间更短。本发明采用上述方法避免金属硅化物不规则地侵蚀至所述栅结构及有源区的接触面，从而降低由此不规则地侵蚀引发的编程干扰，达到抑制闪存存储器编程干扰的目的，进一步避免漏区在循环操作的可靠性降低，同时避免闪存存储器的数据保持产生尾部比特（tail bits）。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
Claims (11)
1.一种闪存存储器的制备方法，其特征在于，所述制备方法至少包括以下步骤：
1）提供一半导体衬底，通过隔离结构将所述半导体衬底隔离出有源区，并在所述有源区上形成隧穿氧化层；
2）对所述半导体衬底进行氧化处理以增强与隧穿氧化层相接触的有源区表面的稳定性；
3）依次在所述隧穿氧化层上形成浮栅、阻挡氧化层及控制栅以在所述有源区上形成栅结构，在栅结构两侧形成侧墙结构，对栅结构两侧的所述有源区进行掺杂以形成源区和漏区；
4）在所述源区和漏区表面形成金属硅化物。
2.根据权利要求1所述的闪存存储器的制备方法，其特征在于：步骤2）中在800~1200℃，通入氧气4~6分钟对所述半导体衬底进行氧化处理。
3.根据权利要求1所述的闪存存储器的制备方法，其特征在于：步骤4）包括：
4-1）在所述步骤3）获得的结构表面形成金属层，并在第一温度下以第一预设时间进行热处理以在所述源区和漏区表面形成金属硅化物；
4-2）在第二温度下以第二预设时间对所述金属硅化物进行热处理以增强所述金属硅化物的稳定性及表面均匀性，其中，所述第二温度大于第一温度，第二预设时间小于第一预设时间；
4-3）刻蚀去除未进行硅化反应的金属层。
4.根据权利要求3所述的闪存存储器的制备方法，其特征在于：所述第二温度范围为640~840℃，所述第二预设时间范围为4~6s。
5.根据权利要求3所述的闪存存储器的制备方法，其特征在于：所述金属层的材料至少包括钴或镍。
6.根据权利要求3所述的闪存存储器的制备方法，其特征在于：所述金属层的厚度范围为50~400埃。
7.根据权利要求6所述的闪存存储器的制备方法，其特征在于：所述金属层的厚度范围为100~250埃。
8.根据权利要求1或3所述的闪存存储器的制备方法，其特征在于：所述金属硅化物至少包括钴金属硅化物或镍金属硅化物。
9.根据权利要求3所述的闪存存储器的制备方法，其特征在于：所述步骤4-3）中的刻蚀工艺采用湿法刻蚀，刻蚀溶液至少包括王水或氨水、或双氧水和水的混合溶液、或双氧水和硫酸的混合溶液。
10.根据权利要求1或3所述的闪存存储器的制备方法，其特征在于：所述隔离结构为浅沟槽隔离或绝缘介质隔离。
11.根据权利要求1或3所述的闪存存储器的制备方法，其特征在于：所述半导体衬底材料为硅、硅锗、绝缘层上硅、绝缘层上硅锗或绝缘层上锗。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310332786.2A CN104347515B (zh) | 2013-08-01 | 2013-08-01 | 一种闪存存储器的制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310332786.2A CN104347515B (zh) | 2013-08-01 | 2013-08-01 | 一种闪存存储器的制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104347515A true CN104347515A (zh) | 2015-02-11 |
| CN104347515B CN104347515B (zh) | 2018-04-03 |
Family
ID=52502837
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310332786.2A Active CN104347515B (zh) | 2013-08-01 | 2013-08-01 | 一种闪存存储器的制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104347515B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI696263B (zh) * | 2019-05-16 | 2020-06-11 | 力晶積成電子製造股份有限公司 | 記憶體結構及其製造方法 |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1839479A (zh) * | 2003-10-23 | 2006-09-27 | 富士通株式会社 | 半导体装置和半导体装置的制造方法 |
| CN101330013A (zh) * | 2007-06-21 | 2008-12-24 | 中芯国际集成电路制造(上海)有限公司 | 隧穿氧化层的制作方法及快闪存储器的制作方法 |
| CN101393861A (zh) * | 2007-09-20 | 2009-03-25 | 中芯国际集成电路制造(上海)有限公司 | 栅介质层的形成方法 |
| CN101399204A (zh) * | 2007-09-30 | 2009-04-01 | 中芯国际集成电路制造(上海)有限公司 | 栅极结构、快闪存储器及其制作方法 |
| CN101807526A (zh) * | 2009-02-13 | 2010-08-18 | 中国科学院微电子研究所 | 一种调节金属硅化物源/漏肖特基势垒高度的方法 |
| CN101872746A (zh) * | 2009-04-24 | 2010-10-27 | 上海华虹Nec电子有限公司 | 采用nd3退火来提高sonos闪存器件可靠性的方法 |
| CN102005415A (zh) * | 2009-09-03 | 2011-04-06 | 上海华虹Nec电子有限公司 | 提高sonos闪存器件可靠性的方法 |
| CN102054783A (zh) * | 2009-11-05 | 2011-05-11 | 上海华虹Nec电子有限公司 | 采用nd3和n2混合气体退火制造sonos闪存器件的方法 |
| CN102569078A (zh) * | 2010-12-16 | 2012-07-11 | 中芯国际集成电路制造(北京)有限公司 | 一种闪存单元形成方法 |
-
2013
- 2013-08-01 CN CN201310332786.2A patent/CN104347515B/zh active Active
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1839479A (zh) * | 2003-10-23 | 2006-09-27 | 富士通株式会社 | 半导体装置和半导体装置的制造方法 |
| CN101330013A (zh) * | 2007-06-21 | 2008-12-24 | 中芯国际集成电路制造(上海)有限公司 | 隧穿氧化层的制作方法及快闪存储器的制作方法 |
| CN101393861A (zh) * | 2007-09-20 | 2009-03-25 | 中芯国际集成电路制造(上海)有限公司 | 栅介质层的形成方法 |
| CN101399204A (zh) * | 2007-09-30 | 2009-04-01 | 中芯国际集成电路制造(上海)有限公司 | 栅极结构、快闪存储器及其制作方法 |
| CN101807526A (zh) * | 2009-02-13 | 2010-08-18 | 中国科学院微电子研究所 | 一种调节金属硅化物源/漏肖特基势垒高度的方法 |
| CN101872746A (zh) * | 2009-04-24 | 2010-10-27 | 上海华虹Nec电子有限公司 | 采用nd3退火来提高sonos闪存器件可靠性的方法 |
| CN102005415A (zh) * | 2009-09-03 | 2011-04-06 | 上海华虹Nec电子有限公司 | 提高sonos闪存器件可靠性的方法 |
| CN102054783A (zh) * | 2009-11-05 | 2011-05-11 | 上海华虹Nec电子有限公司 | 采用nd3和n2混合气体退火制造sonos闪存器件的方法 |
| CN102569078A (zh) * | 2010-12-16 | 2012-07-11 | 中芯国际集成电路制造(北京)有限公司 | 一种闪存单元形成方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI696263B (zh) * | 2019-05-16 | 2020-06-11 | 力晶積成電子製造股份有限公司 | 記憶體結構及其製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104347515B (zh) | 2018-04-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103681804B (zh) | 半导体器件、其制造方法及具有该器件的组件与系统 | |
| US20090050955A1 (en) | Nonvolatile semiconductor device and method of manufacturing the same | |
| CN104752359B (zh) | 存储器件及其形成方法 | |
| TWI731246B (zh) | 垂直通道記憶體中的自對準二矽矽化物位元線與源極線著陸墊 | |
| CN102368479B (zh) | 快闪存储器及其制作方法 | |
| CN106653758B (zh) | 快闪存储器的制作方法 | |
| CN103426823B (zh) | 快闪存储器的制作方法 | |
| CN108389837A (zh) | 晶体管结构、存储器结构及其制备方法 | |
| CN100499081C (zh) | Nor型闪存单元阵列的制造方法 | |
| CN102945832B (zh) | 闪存器件的形成方法 | |
| KR20130046223A (ko) | 비휘발성 메모리 장치 및 그 제조 방법 | |
| CN103681856A (zh) | 无结半导体器件、其制造方法以及包括该器件的设备 | |
| CN105990428B (zh) | 一种半导体器件及其制造方法和电子装置 | |
| CN105448842B (zh) | 半导体器件的制作方法 | |
| CN106024889A (zh) | 半导体器件及其制造方法 | |
| CN106992177B (zh) | 防止闪存单元控制栅极空洞的工艺制造方法 | |
| CN104347515A (zh) | 一种闪存存储器的制备方法 | |
| CN107863345A (zh) | 一种省去CLDD光罩的NorFlash器件集成工艺方法 | |
| CN103107076A (zh) | 分离栅极式快闪存储器及存储器组的制作方法 | |
| CN104425226A (zh) | 浮栅及其形成方法、闪存单元及其形成方法 | |
| CN106611796A (zh) | P型mos闪存存储单元、存储器及其制备方法 | |
| TWI696273B (zh) | 具有輔助閘的快閃記憶體暨其製作方法 | |
| CN104658978A (zh) | 快闪存储器和快闪存储器的制作方法 | |
| CN105097814B (zh) | 半导体存储器、半导体存储阵列及其操作方法 | |
| US20200365596A1 (en) | Semiconductor formation using hybrid oxidation |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |