CN104332400A - 一种金属硅化物绝缘层的形成方法 - Google Patents

一种金属硅化物绝缘层的形成方法 Download PDF

Info

Publication number
CN104332400A
CN104332400A CN201410604577.3A CN201410604577A CN104332400A CN 104332400 A CN104332400 A CN 104332400A CN 201410604577 A CN201410604577 A CN 201410604577A CN 104332400 A CN104332400 A CN 104332400A
Authority
CN
China
Prior art keywords
metal silicide
ono
rete
insulating barrier
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410604577.3A
Other languages
English (en)
Other versions
CN104332400B (zh
Inventor
赵鹏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201410604577.3A priority Critical patent/CN104332400B/zh
Publication of CN104332400A publication Critical patent/CN104332400A/zh
Application granted granted Critical
Publication of CN104332400B publication Critical patent/CN104332400B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02142—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明公开了一种金属硅化物绝缘层的形成方法，包含如下步骤：第一步，在对ONO膜层进行刻蚀时，采用金属硅化物绝缘层的掩膜版，保留SONOS区域的ONO膜层，其他金属硅化物绝缘层区域的ONO膜层也同时保留；第二步，进行器件结构的制作；第三步，以保留的ONO膜层作为金属硅化物绝缘层，器件表面生成金属硅化物；第四步，沉积金属，并经过快速退火处理；第五步，去除不需要的金属沉积层。本发明采用保留的ONO膜层作为金属硅化物绝缘层，比传统工艺少使用一层掩膜版。

Description

一种金属硅化物绝缘层的形成方法
技术领域
本发明涉及集成电路制造领域，特别是指一种适用于SONOS工艺下的金属硅化物绝缘层(silicide block)的形成方法。
背景技术
集成电路中为了有效提高集成电路工作效率,降低电阻并减少电阻及电容所造成的信号传递延迟，采用金属硅化物(silicide)成为普遍选择，其电阻率低(约为10-7Ω·m)，硬度高。金属硅化物多在超大规模集成电路中使用，如用作金属栅、肖特基接触、欧姆接触等。
金属硅化物工艺是在以溅射沉积的方式沉积一层金属,一般为Ti、Co或Ni,经过第一次快速退火处理,使硅与淀积的金属发生反应生成金属硅化物。根据退火温度设定,使得其他绝缘层(氧化硅或者氮化硅)上淀积的金属不产生硅化物。在实际工艺中,有一些器件区域不需要硅化物,而区分金属硅化物区域和绝缘层区域(silicide block)则需要掩膜版来定义。在SONOS工艺中，使用ONO膜层作为Flash的存储介质，ONO掩膜版通常只保留SONOS区域的膜层，其他所有区域均被刻蚀掉。ONO膜层由3层结构构成，分别为底层氧化硅(tunnel oxide),通常为中间氮化硅层(Nitride)，通常为顶层氧化硅(HTO)，通常为ONO膜中间最厚的氮化硅层与一般工艺中的金属硅化物绝缘层的厚度相仿，本身可作为金属硅化物绝缘层，同时顶层HTO的存在，可以让后续的刻蚀停止在氧化硅表层，而不消耗氮化硅的厚度，因此，这让ONO膜层从前道保留到后道金属硅化物层成为可能。
发明内容
本发明所要解决的技术问题在于提供一种金属硅化物绝缘层的形成方法，其形成金属硅化物绝缘层不需要额外的掩膜版。
为解决上述问题，本发明所述的金属硅化物绝缘层的形成方法，包含如下步骤：
第一步，在对ONO膜层进行刻蚀时，采用金属硅化物绝缘层的掩膜版，保留SONOS区域的ONO膜层，其他金属硅化物绝缘层区域的ONO膜层也同时保留；
第二步，进行器件的栅极及源漏区的器件结构制作；
第三步，以保留的ONO膜层作为金属硅化物绝缘层，器件表面生成金属硅化物；
第四步，沉积金属，并经过快速退火处理；
第五步，去除不需要的金属沉积层。
进一步地，所述第二步中，进行器件常规结构的制作过程中，在对多晶硅栅极进行刻蚀时，采用高选择比的干法刻蚀，确保源漏区的ONO膜层刻蚀停留在顶层氧化硅，防止源漏区的氮化硅损失。
进一步地，所述第五步中，采用选择性强的湿法刻蚀去除不需要的金属沉积层。
本发明所述的金属硅化物绝缘层的形成方法，使用SONOS工艺中的ONO膜层来作为金属硅化物的绝缘层，将ONO膜层保留到金属硅化物的层次，保留的ONO膜层的区域由金属硅化物的掩膜版定义，从而无需采用额外的光刻板，达到节省掩膜版、降低成本的目的。
附图说明
图1是器件多晶硅栅极区域去除ONO膜层示意图。
图2是多晶硅刻蚀示意图。
图3是LDD注入示意图。
图4是源漏注入示意图。
图5是本发明工艺流程图。
具体实施方式
本发明所述的金属硅化物绝缘层的形成方法，包含如下步骤：
第一步，在对ONO膜层进行刻蚀时，采用金属硅化物绝缘层的掩膜版，保留SONOS区域的ONO膜层，其他金属硅化物绝缘层区域的ONO膜层也同时保留；
第二步，制作形成器件的多晶硅栅极、侧墙、源漏区等常规结构。在对多晶硅栅极区域进行刻蚀时，采用高选择比的干法刻蚀，确保源漏区的ONO膜层刻蚀停留在顶层氧化硅，防止源漏区的氮化硅损失。
本步骤需要特别注意的是：由于ONO层次在多晶硅层次之前,这需要将器件栅极区域ONO膜层去除,保留源漏区域ONO膜层，如图1所示。在制作多晶硅栅极时，此处ONO间距较小，基本等效于多晶硅栅极的尺寸。这对光刻有较高要求，ONO层次设计规则要相应变动,同时生产中也许需要用到更高等级的掩膜版。
由于常规刻蚀都有过刻(over etch)步骤,多晶硅刻蚀会消耗源漏区域ONO顶层的氧化硅，如果刻蚀不能停止在顶层氧化硅表面,会继续向下刻蚀,如图2所示，消耗中间的氮化硅层,从而导致最终的绝缘层变薄,妨碍作为金属硅化物绝缘层的效果，所以此处要求多晶硅刻蚀条件提高多晶硅和氧化硅之间选择比,确保蚀刻停止在氧化硅表面,防止源漏的氮化硅有损失。
同时在制作栅极侧墙的刻蚀过程中,需要特别调整栅极侧墙刻蚀条件,要求刻蚀对氧化硅和氮化硅之间高选择比,确保栅极侧墙刻蚀能停止在侧墙底层的氧化硅上,防止消耗ONO氮化硅。
同时考虑到多晶硅栅极的特征尺寸/套刻偏差的工艺窗口,源漏区域的ONO区域与栅极需要一定的间距(对准精度变化以及多晶硅栅极线宽变化)。而一般工艺中的LDD掺杂都为自对准,如此会造成源漏极LDD注入不均匀，如图3所示。为了解决此问题，可通过如下两方面来增加此处的氧化硅厚度,达到与ONO膜层厚度相近,减少注入的差异：
第一，如图3中所示，减少多晶硅栅极刻蚀过刻量,确保保留较厚的栅氧化层。
第二，增加多晶硅栅极刻蚀后热氧化退火(RTO)的氧气含量,生成更厚的氧化硅。
而源漏注入时已经有栅极侧墙,侧墙一般会填满ONO与多晶硅栅极之间的间距,源漏注入不会有类似问题，如图4所示。
接触孔(Contact)刻蚀时，金属硅化物绝缘区域源漏会比其他区域多了ONO膜层，如果本身制程中接触孔有氮化硅停止层(SiN stop layer),则需要加多氮化硅过刻；如无氮化硅停止层,由于氮化硅与氧化硅的高选择比,需要在刻蚀条件中增加氮化硅刻蚀步骤。
第三步，以保留的ONO膜层作为金属硅化物绝缘层，器件表面生成金属硅化物；
第四步，沉积金属，并经过快速退火处理；
第五步，采用选择性强的湿法刻蚀去除不需要的金属沉积层。
以上仅为本发明的优选实施例，并不用于限定本发明。对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (3)

1.一种金属硅化物绝缘层的形成方法，其特征在于：包含如下步骤：
第一步，在对ONO膜层进行刻蚀时，采用金属硅化物绝缘层的掩膜版，保留SONOS区域的ONO膜层，其他金属硅化物绝缘层区域的ONO膜层也同时保留；
第二步，进行器件的栅极及源漏区的器件结构制作；
第三步，以保留的ONO膜层作为金属硅化物绝缘层，器件表面生成金属硅化物；
第四步，沉积金属，并经过快速退火处理；
第五步，去除不需要的金属沉积层。
2.如权利要求1所述的金属硅化物绝缘层的形成方法，其特征在于：所述第二步中，在对器件常规结构的制作过程中，多晶硅栅极进行刻蚀时，采用高选择比的干法刻蚀，确保源漏区的ONO膜层刻蚀停留在顶层氧化硅，防止源漏区的氮化硅损失。
3.如权利要求1所述的金属硅化物绝缘层的形成方法，其特征在于：所述第四步中，采用选择性强的湿法刻蚀去除不需要的金属沉积层。
CN201410604577.3A 2014-10-30 2014-10-30 一种金属硅化物绝缘层的形成方法 Active CN104332400B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410604577.3A CN104332400B (zh) 2014-10-30 2014-10-30 一种金属硅化物绝缘层的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410604577.3A CN104332400B (zh) 2014-10-30 2014-10-30 一种金属硅化物绝缘层的形成方法

Publications (2)

Publication Number Publication Date
CN104332400A true CN104332400A (zh) 2015-02-04
CN104332400B CN104332400B (zh) 2017-08-08

Family

ID=52407109

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410604577.3A Active CN104332400B (zh) 2014-10-30 2014-10-30 一种金属硅化物绝缘层的形成方法

Country Status (1)

Country Link
CN (1) CN104332400B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000195972A (ja) * 1998-12-25 2000-07-14 Sony Corp 不揮発性半導体記憶装置およびその製造方法
JP2003142609A (ja) * 2001-11-02 2003-05-16 Sharp Corp 半導体記憶装置およびその製造方法
US7087487B2 (en) * 2002-03-05 2006-08-08 Seiko Epson Corporation Method for fabricating nonvolatile memory device and method for fabricating semiconductor device
US7999306B2 (en) * 2008-03-05 2011-08-16 Renesas Electronics Corporation Nonvolatile semiconductor storage device with charge storage layer and its manufacturing method

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000195972A (ja) * 1998-12-25 2000-07-14 Sony Corp 不揮発性半導体記憶装置およびその製造方法
JP2003142609A (ja) * 2001-11-02 2003-05-16 Sharp Corp 半導体記憶装置およびその製造方法
US7087487B2 (en) * 2002-03-05 2006-08-08 Seiko Epson Corporation Method for fabricating nonvolatile memory device and method for fabricating semiconductor device
US7999306B2 (en) * 2008-03-05 2011-08-16 Renesas Electronics Corporation Nonvolatile semiconductor storage device with charge storage layer and its manufacturing method

Also Published As

Publication number Publication date
CN104332400B (zh) 2017-08-08

Similar Documents

Publication Publication Date Title
US9379187B2 (en) Vertically-conducting trench MOSFET
CN104347422B (zh) 带静电释放保护电路的沟槽式mos晶体管的制造方法
CN103715133B (zh) Mos晶体管及其形成方法
CN103928324A (zh) 铝镓氮化合物/氮化镓高电子迁移率晶体管的制造方法
WO2018157601A1 (zh) 过孔的制备方法、阵列基板的制备方法及阵列基板
WO2016015501A1 (zh) 隧穿晶体管结构及其制造方法
CN103545364A (zh) 自对准接触孔的小尺寸mosfet结构及制作方法
WO2016165516A1 (zh) 分栅功率器件的制造方法
CN104332400A (zh) 一种金属硅化物绝缘层的形成方法
CN101673685A (zh) 一种掩膜数量减少的沟槽mosfet器件制造工艺
CN106972019B (zh) 一种闪存及其制作方法
US20140252462A1 (en) Semiconductor device and method for fabricating the same
CN104637799B (zh) 全自对准高密度沟槽栅场效应半导体器件制造方法
CN110197788B (zh) 栅极凹槽的形成方法
CN103165453B (zh) 高介电金属栅mos及其制造方法
CN105336774A (zh) 垂直双扩散场效应晶体管及其制作方法
CN104183483A (zh) 沟槽型肖特基二极管的制备方法
CN106783572B (zh) 半导体结构的形成方法
CN112928023B (zh) 半导体结构及其形成方法
CN105070718B (zh) 一种降低sonos存储器串联电阻的方法
CN104701174B (zh) 用于优化中压沟槽栅mos加工工艺的方法
CN105355550B (zh) Iii族氮化物低损伤刻蚀方法
CN105225957A (zh) 沟槽型功率器件制作方法和沟槽型功率器件
CN104465349B (zh) 沟槽栅半导体器件的制造方法
CN112928024B (zh) 半导体结构及其形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant