CN104299554A - 移位寄存器、阵列基板及显示装置 - Google Patents

Abstract

本发明提供了一种移位寄存器、阵列基板及显示装置，该移位寄存器包括：触发模块、输出模块、输入端、第一输出端和第二输出端，其中：触发模块用于在时钟信号作用下根据来自输入端的输入信号向第二输出端和输出模块输出与输入信号同相、且比输入信号延迟半个时钟周期的触发信号；输出模块用于在时钟信号作用下在触发信号的触发下向第一输出端输出与输入信号反相、且比输入信号延迟半个时钟周期的输出信号；第一输出端所输出信号的工作电压由直流电源提供。本发明主要通过将移位寄存器中触发和输出相互分离，并以直流电源作为工作电压，使其不会受到交流脉冲信号波动的影响，从而可以提高输出信号及显示像素的稳定性。

Description

移位寄存器、阵列基板及显示装置

技术领域

本发明涉及显示领域，具体涉及一种移位寄存器、阵列基板及显示装置。

背景技术

在数字电路中，移位寄存器(Shift Register)是一种在若干相同时间脉冲(时钟信号)下工作的触发器为基础的器件，数据以并行或串行的方式输入到该器件中，然后每个时间脉冲依次向左或右移动一个比特，在输出端进行输出。

传统的移位寄存器通常采用触发、输出同时进行的方式，也就是在多个级联的移位寄存器结构中，某一级的输出端输出的信号既作为下一级移位寄存器的输入触发信号，又作为本一级的输出信号。这样的移位寄存器结构简单，适用范围广，已经广泛应用于各类数字集成电路中。

但是，此类移位寄存器的输出信号会受时钟信号的交流脉冲信号波动影响，造成输出信号的不稳定、信号质量下降。以具体的实际应用场景为例，当这样的移位寄存器应用于阵列基板的栅线驱动电路时，不稳定的输出信号将会影响到显示像素的稳定性，造成显示效果下降甚至显示故障。

发明内容

(一)解决的技术问题

针对现有技术的不足，本发明提供一种移位寄存器、阵列基板及显示装置，通过将移位寄存器中触发和输出相互分离，并以直流电源作为工作电压，使其不会受到交流脉冲信号波动的影响，从而可以提高输出信号及显示像素的稳定性。

(二)技术方案

为实现以上目的，本发明通过以下技术方案予以实现：

一种移位寄存器，该移位寄存器包括触发模块、输出模块、输入端、第一输出端和第二输出端，其中：

所述触发模块用于在时钟信号作用下根据来自输入端的输入信号向所述第二输出端和输出模块输出与所述输入信号同相、且比所述输入信号延迟半个时钟周期的触发信号；

所述输出模块用于在时钟信号作用下在所述触发信号的触发下向所述第一输出端输出与所述输入信号反相、且比所述输入信号延迟半个时钟周期的输出信号；

所述第一输出端所输出信号的工作电压由直流电源提供。

优选地，所述触发模块包括六个开关元件和一个电容，其中：

第一开关元件的第二端与所述输入端相连，其第一端与第二开关元件的第一端、电容的第一端、以及第六开关元件的控制端相连；

所述第二开关元件的第二端与第三开关元件的控制端相连；

所述第三开关元件的第一端与第四开关元件的第二端、以及第五开关元件的控制端相连；

所述第四开关元件的第一端与其控制端相连；

所述第五开关元件的第一端与电容的第二端、以及第六开关元件的第二端相连，并与所述第二输出端和所述输出模块相连。

优选地，所述第三开关元件的第二端接高电平的工作电压，所述第四开关元件的控制端和第一端接低电平的工作电压。

优选地，所述时钟信号包括第一时钟信号和第二时钟信号，所述第一时钟信号接于所述第一开关元件的控制端，所述第二时钟信号接于所述第二开关元件的控制端和所述第六开关元件的第一端。

优选地，所述输出模块包括四个开关元件：第七至第十开关元件，其中：

第七开关元件的第一端与所述触发模块相连，其第二端与第八开关元件的控制端相连；

所述第八开关元件的第一端与第十开关元件的第一端相连，并与所述第一输出端相连；

所述第十开关元件的控制端与第九开关元件的第二端相连；

所述第九开关元件的控制端与第一端相连，并与所述第十开关元件的第二端相连。

优选地，所述第八开关元件的第二端接高电平的工作电压，所述第九开关元件的控制端和第一端接低电平的工作电压。

优选地，所述时钟信号包括第一时钟信号和第二时钟信号，所述第二时钟信号接于所述第七开关元件的控制端。

优选地，所述开关元件为P沟道型薄膜晶体管。

一种阵列基板，所述阵列基板包括上述任意一种移位寄存器。

一种显示装置，所述显示装置包括上述任意一种阵列基板。

(三)有益效果

本发明至少具有如下的有益效果：

本发明主要通过触发模块和输出模块的分离设计，使移位寄存器具有两级输出结构，而且使用直流电源提供第二级输出(即第一输出端)的工作电压，使其不会受到交流脉冲信号波动的影响。

具体应用在阵列基板上时，将第一输出端用于本行的输出，将第二输出端用于下一行和本行输出的触发，以此使触发和输出相互分离，而且由于提供本行栅线信号的第一输出端是使用直流电源提供工作电压的，所以其输出不会受到交流脉冲信号波动的影响，输出信号会更加稳定，从而显示像素也会更加稳定。

当然，实施本发明的任一产品或方法并不一定需要同时达到以上所述的所有优点。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单的介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本发明一个实施例中移位寄存器的结构示意图；

图2是本发明一个实施例中移位寄存器的电路结构图；

图3是本发明一个实施例中移位寄存器的工作时序图。

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

实施例1

本发明实施例提供了一种移位寄存器，参见图1，该移位寄存器包括触发模块、输出模块、输入端、第一输出端和第二输出端，其中：

所述触发模块用于在时钟信号作用下根据来自输入端的输入信号向所述第二输出端和输出模块输出与所述输入信号同相、且比所述输入信号延迟半个时钟周期的触发信号；

所述输出模块用于在时钟信号作用下在所述触发信号的触发下向所述第一输出端输出与所述输入信号反相、且比所述输入信号延迟半个时钟周期的输出信号；

所述第一输出端所输出信号的工作电压由直流电源提供。

从中可以看出，触发模块实际的功能就基本等同于移位寄存器的功能，而输出模块则是在此基础上实现二级输出。连接关系上，触发模块与输入相连，并输出触发信号给第二输出端和输出模块，而输出模块受触发信号的触发，就会向第一输出端输出输出信号。当然，整个过程都是在时钟信号的作用下的，结合移位寄存器自身的功能也可以推出，这里所说的输出触发信号和输出信号实际上指的是按照时钟信号所驱动的时间顺序，将与输入脉冲同样形状的同相或反相输出脉冲输出，两者只是在时钟信号的时间顺序上有所差别，而脉冲的形状是同相或反相的。

而且，这里所说的脉冲狭义上来讲只是指单脉冲信号(即低-高-低或高-低-高的单一方波波形)，但实际上所有波形都可以由若干个单脉冲信号叠加而成，所以两者并无实质上的区别，广义上而言可以是任意形状的高低电平波形。

与有益效果中所述一致，由于本发明实施例采用了直流电源来提供第一输出端的工作电压，所以第一输出端所输出的信号并不会受到时钟交流脉冲信号波段的影响，进而其可以保证输出信号的稳定性。在用于显示装置中的栅线驱动电路中时，这一特点可以保证显示像素的稳定性。

为了进一步说明本发明实施例中优选的实施方式，这里分别展示一种优选的触发模块和一种优选的输出模块。

参见图2，所述触发模块包括包括六个开关元件M1至M6和一个电容Cst，其中：

第一开关元件M1的第二端与所述输入端STV相连，其第一端与第二开关元件M2的第一端、电容Cst的第一端、以及第六开关元件M6的控制端相连；

所述第二开关元件M2的第二端与第三开关元件M3的控制端相连；

所述第三开关元件M3的第一端与第四开关元件M4的第二端、以及第五开关元件M5的控制端相连；

所述第四开关元件M4的第一端与其控制端相连；

所述第五开关元件M5的第一端与电容的第二端、以及第六开关元件M6的第二端相连，并与所述第二输出端OUTPUT和所述输出模块相连。

具有该结构的触发模块可以直接输出与输入信号同相、且比输入信号延迟半个时钟周期的触发信号，而且只使用了六个开关元件和一个电容，并能与显示面板制作工艺相适应。该触发模块的具体的电路时序将在下文中介绍。

对应地，优选在所述第三开关元件M3的第二端接高电平的工作电压VGH，在所述第四开关元件M4的控制端和第一端接低电平的工作电压VGL，以保证整体电路的一致性。

与电路设计中的常用习惯一致，优选使这里的时钟信号包括第一时钟信号CLK1和第二时钟信号CLK2，两者一般为时刻反相、频率固定的高低电平交替出现的方波脉冲信号。对应的，将所述第一时钟信号CLK1接于所述第一开关元件M1的控制端，将所述第二时钟信号CLK2接于所述第二开关元件M2的控制端和所述第六开关元件M6的第一端。

以上即为优选触发模块的电路结构，下面继续介绍一种可以和该触发模块配合使用的优选输出模块。

参见图2，该输出模块包括四个开关元件M7至M10，其中：

第七开关元件M7的第一端与所述触发模块相连，其第二端与第八开关元件M8的控制端相连；

所述第八开关元件M8的第一端与第十开关元件M10的第一端相连，并与所述第一输出端STV2相连；

所述第十开关元件M10的控制端与第九开关元件M9的第二端相连；

所述第九开关元件M9的控制端与第一端相连，并与所述第十开关元件M10的第二端相连。

具有该结构的输出模块可以直接输出与输入信号反相、且比输入信号延迟半个时钟周期的输出信号，而且只使用了四个开关元件，并能与显示面板制作工艺相适应。该输出模块的具体的电路时序将在下文中介绍。

对应地，优选在所述第八开关元件M8的第二端接高电平的工作电压VGH，在所述第九开关元件M9的控制端和第一端接低电平的工作电压VGL，以保证整体电路的一致性，与上述特征对应，这里的工作电压VGH和VGL就是由直流电源所提供的，以消除交流脉冲信号对输出的影响。

整体电路结构中，第一时钟信号CLK1接于所述第一开关元件M1的控制端，所述第二时钟信号CLK2接于所述第二开关元件M2的控制端、所述第六开关元件M6的第一端、以及所述第七开关元件M7的控制端。当中只有M7是属于输出模块这一部分的，可见时钟信号并未直接接于输出模块中的输出信号通路中，而使通过M7的控制端与整体的输出信号通路隔开，因此输出信号不会受到时钟交流脉冲信号的影响。

优选地，采用P沟道型薄膜晶体管(Thin Film Transistor，TFT)作为所述开关元件，其控制端即为TFT的栅极，第一端即TFT的源极，第二端即TFT的漏极。当然也可以选用N沟道型的薄膜晶体管，此时制端即为TFT的栅极，第一端即TFT的漏极，第二端即TFT的源极。

对于上述电路应用到TFT显示领域的情形(多个移位寄存器级联，并将第一输出端STV2用于本行的输出，将第二输出端OUTPUT用于下一行和本行输出的触发)，其整体的工作时序图如图3所示(STV对应于上述输入信号、STV2对应于上述触发信号、OUTPUT对应于上述输出信号)，其具体包括四个阶段，分别以1、2、3、4对应表示第一阶段至第四阶段。

1、第一阶段：STV和CLK1开启，STV信号通过晶体管M1输入到晶体管M6的栅极，并且通过电容Cst进行电位保持，同时STV信号使晶体管M6开启，将CLK2的关闭信号(高压信号)通过晶体管M6传输到STV2线上。此时由晶体管M3和M4构成的反相器中，由于晶体管M3关闭，反相器输出由晶体管M4控制的开启电位(低压信号)，使晶体管M5开启，将VGH的高压信号也输出给STV2的线上。同时由CLK2控制的晶体管M7处于关闭状态，使得由晶体管M8，M9，M10构成的反相器结构中的M8处于关闭状态，反相器输出由M9和M10控制的VGL低压信号，该信号传输给本级OUTPUT。

2、第二阶段：CLK1变成高压关断信号，CLK2变成低压开启信号。由于晶体管M6的栅极上低压信号通过电容Cst进行保持，将晶体管M6开启，使CLK2的低压信号通过晶体管M6传输到STV2线。同时由CLK2控制的晶体管M2也开启，将M6栅极低压信号通过M2传输到晶体管M3的栅极，使晶体管M3开启，此时由M3和M4构成的反相器边输出VGH信号，该信号通过M3传输到M5的栅极，使M5处于关闭状态。这样一级结构便输出低压开启信号，该信号一方面是下行移位寄存器的开启信号，同时也是本行二级结构的出发信号。当CLK2的低压信号传输到STV2时，由CLK2控制的M7开启，将低压信号传输到M8的栅极，此时由M8，M9，M10构成的反相器便输出由M8控制的VGH高压信号。

3、第三阶段：CLK1变成低压开始信号，STV此时为高压关断信号。由CLK1控制的M1开启，将高压STV信号传输到M6的栅极端，并且通过电容Cst进行保持。使得M6处于关断状态。此时由M3，M4，构成的反相器输出VGL信号，该信号使M5开启，将VGH信号传输给STV2线上。此时由M8，M9，M10构成的反相器输出VGL信号，该信号传输到OUTPUT上。

4、第四阶段：CLK2变成开启信号，同样使得由M3和M4构成的反相器输出VGL给M5栅极，使VGH信号通过M5传输给STV2线上。由M8，M9，M10构成的反相器依旧输出VGL的低压信号。后续的CLK1，CLK2时均是在重复第三和第四阶段动作，这样一级输出保持为VGH高压信号，二级输出保持为VGL的低压信号。

可见，上述电路可以实现移位寄存器的移位输出功能，具体应用到这里的栅极驱动电路中，可以使触发和输出相互分离，而且由于提供本行栅线信号的第一输出端是使用直流电源提供工作电压的，所以其输出不会受到交流脉冲信号波动的影响，输出信号会更加稳定，从而显示像素也会更加稳定。

当然，上述电路仅作为示例，其移位寄存器的使用环境、使用方式、具体触发模块的结构以及输出模块的结构都可以依照本发明实施例进行调整，其显然没有脱离本发明实施例技术方案的精神和范围。

实施例2

基于同样的发明思路，本发明实施例提供了一种阵列基板，该阵列基板包括实施例1中所述的任意一种移位寄存器。具体而言，其可以将移位寄存器应用在阵列基板的栅线驱动电路中，以多个级联的移位寄存器向像素单元提供栅线驱动信号。在此情境下，每级移位寄存器的输入端接上一级移位寄存器的第二输出端或栅线驱动信号，每级移位寄存器的第一输出端接本行的栅线驱动信号输出。

如有益效果中所述，由于提供本行栅线信号的第一输出端是使用直流电源提供工作电压的，所以其输出不会受到交流脉冲信号波动的影响，输出信号会更加稳定，从而显示像素也会更加稳定。

当然，基于同样的思路也可以在阵列基板的其他部分使用该移位寄存器，而且移位寄存器的使用方式也不仅限于同样的移位寄存器级联，也可以与其他电路结构进行替换或是组合，其显然并不脱离本发明实施例技术方案的精神和范围。

实施例3

基于相同的发明构思，本发明实施例提出了一种显示装置，该显示装置包括实施例2中所述的任意一种阵列基板，该显示装置可以为：液晶面板、电子纸、OLED面板、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。

由于本发明实施例提供的显示装置与实施例2所提供的任意一种阵列基板具有相同的技术特征，所以也能解决同样的技术问题，产生相同的技术效果。

综上所述，本发明提供一种移位寄存器、阵列基板及显示装置，通过将移位寄存器中触发和输出相互分离，并以直流电源作为工作电压，使其不会受到交流脉冲信号波动的影响，从而可以提高输出信号及显示像素的稳定性。

需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。

Claims (10)

1.一种移位寄存器，其特征在于，该移位寄存器包括触发模块、输出模块、输入端、第一输出端和第二输出端，其中：

所述触发模块用于在时钟信号作用下根据来自输入端的输入信号向所述第二输出端和输出模块输出与所述输入信号同相、且比所述输入信号延迟半个时钟周期的触发信号；

所述输出模块用于在时钟信号作用下在所述触发信号的触发下向所述第一输出端输出与所述输入信号反相、且比所述输入信号延迟半个时钟周期的输出信号；

所述第一输出端所输出信号的工作电压由直流电源提供。

2.根据权利要求1所述的移位寄存器，其特征在于，所述触发模块包括六个开关元件和一个电容，其中：

第一开关元件的第二端与所述输入端相连，其第一端与第二开关元件的第一端、电容的第一端、以及第六开关元件的控制端相连；

所述第二开关元件的第二端与第三开关元件的控制端相连；

所述第三开关元件的第一端与第四开关元件的第二端、以及第五开关元件的控制端相连；

所述第四开关元件的第一端与其控制端相连；

所述第五开关元件的第一端与电容的第二端、以及第六开关元件的第二端相连，并与所述第二输出端和所述输出模块相连。

3.根据权利要求2所述的移位寄存器，其特征在于，所述第三开关元件的第二端接高电平的工作电压，所述第四开关元件的控制端和第一端接低电平的工作电压。

4.根据权利要求2所述的移位寄存器，其特征在于，所述时钟信号包括第一时钟信号和第二时钟信号，所述第一时钟信号接于所述第一开关元件的控制端，所述第二时钟信号接于所述第二开关元件的控制端和所述第六开关元件的第一端。

5.根据权利要求1所述的移位寄存器，其特征在于，所述输出模块包括四个开关元件：第七至第十开关元件，其中：

第七开关元件的第一端与所述触发模块相连，其第二端与第八开关元件的控制端相连；

所述第八开关元件的第一端与第十开关元件的第一端相连，并与所述第一输出端相连；

所述第十开关元件的控制端与第九开关元件的第二端相连；

所述第九开关元件的控制端与第一端相连，并与所述第十开关元件的第二端相连。

6.根据权利要求5所述的移位寄存器，其特征在于，所述第八开关元件的第二端接高电平的工作电压，所述第九开关元件的控制端和第一端接低电平的工作电压。

7.根据权利要求5所述的移位寄存器，其特征在于，所述时钟信号包括第一时钟信号和第二时钟信号，所述第二时钟信号接于所述第七开关元件的控制端。

8.根据权利要求1至7中任意一项所述的移位寄存器，其特征在于，所述开关元件为P沟道型薄膜晶体管。

9.一种阵列基板，其特征在于，所述阵列基板包括如权利要求1至8中任意一项所述的移位寄存器。

10.一种显示装置，其特征在于，所述显示装置包括如权利要求9所述的阵列基板。