CN104299547A - 一种测试电路、显示装置以及驱动电路的测试方法 - Google Patents
一种测试电路、显示装置以及驱动电路的测试方法 Download PDFInfo
- Publication number
- CN104299547A CN104299547A CN201410504915.6A CN201410504915A CN104299547A CN 104299547 A CN104299547 A CN 104299547A CN 201410504915 A CN201410504915 A CN 201410504915A CN 104299547 A CN104299547 A CN 104299547A
- Authority
- CN
- China
- Prior art keywords
- film transistor
- signal
- test
- tft
- driving circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
本发明提供一种测试电路、显示装置以及驱动电路的测试方法，所述测试电路包括第一信号输入线、第一信号输出线以及多个第一薄膜晶体管，所述第一信号输入线与所述第一薄膜晶体管的栅极连接，所述第一信号输出线与所述第一薄膜晶体管的第一极连接，所述第一薄膜晶体管的第二极与驱动电路连接，从而可以在不增加生产工艺流程的情况下，在生产过程中对驱动电路的工作性能进行评价，并能够准确的确定出异常位置，提高产品的性能和良率。
Description
技术领域
本发明涉及显示技术领域，尤其涉及一种测试电路、显示装置以及驱动电路的测试方法。
背景技术
阵列基板行驱动技术(Gate Driver on Array，GOA)是直接将驱动电路制作在阵列基板上，从而代替由外接硅片制作的驱动芯片的一种工艺技术。该技术可减少工艺流程，降低工艺成本,提高液晶显示面板的集成度。
驱动电路的生产过程复杂，任何工艺出现异常都有可能使得产品出现不良，因此需要一种能够及时有效的判断驱动电路是否有效运作的测试电路。
图1为现有技术中测试电路的结构示意图。如图1所示，所述测试电路采用从最后一级栅线Line End引出导线Test Pad对所述驱动电路101进行测试。上述测试电路只能判断出所述驱动电路101整体上是否工作正常，但是无法确定出所述驱动电路工作异常的具体位置。
发明内容
为解决上述问题，本发明提供一种测试电路、显示装置以及驱动电路的测试方法，用于解决现有技术中测试电路只能判断出驱动电路整体是否工作正常，但是无法确定出驱动电路工作异常的具体位置的问题。
为此，本发明提供一种测试电路，包括第一信号输入线、第一信号输出线以及多个第一薄膜晶体管，所述第一信号输入线与所述第一薄膜晶体管的栅极连接，所述第一信号输出线与所述第一薄膜晶体管的第一极连接，所述第一薄膜晶体管的第二极与驱动电路连接；所述第一信号输入线用于输入第一测试信号以使所述第一薄膜晶体管导通；所述第一信号输出线用于当所述第一薄膜晶体管导通时输出所述驱动电路的第一待测信号。
可选的，所述驱动电路包括多个驱动单元，每个驱动单元与对应的第一薄膜晶体管连接。
可选的，所述第一测试信号为第一脉冲信号，所述第一脉冲信号的周期为所述第一待测信号的周期的一半。
可选的，所述第一脉冲信号的脉冲幅度大于所述第一待测信号的脉冲幅度。
可选的，还包括第二信号输入线、第二信号输出线以及多个第二薄膜晶体管，所述第二信号输入线与所述第二薄膜晶体管的栅极连接，所述第二信号输出线与所述第二薄膜晶体管的第一极连接，所述第二薄膜晶体管的第二极与所述第一薄膜晶体管的第二极连接；所述第二信号输入线用于输入第二测试信号以使所述第二薄膜晶体管导通；所述第二信号输出线用于当所述第二薄膜晶体管导通时输出所述驱动电路的第二待测信号。
可选的，所述第一薄膜晶体管为N型薄膜晶体管，所述第二薄膜晶体管为P型薄膜晶体管，所述第一测试信号为高电平的第一脉冲信号，所述第二测试信号为低电平的第二脉冲信号。
可选的，所述第一薄膜晶体管为P型薄膜晶体管，所述第二薄膜晶体管为N型薄膜晶体管，所述第一测试信号为低电平的第一脉冲信号，所述第二测试信号为高电平的第二脉冲信号。
可选的，所述第一脉冲信号与第二脉冲信号具有相同的周期。
可选的，所述第一脉冲信号的终止时间点与所述第二脉冲信号的起始时间点相差的时间间隔小于所述第一待测信号或者第二待测信号的周期的四分之一，所述第一脉冲信号的起始时间点早于所述第二脉冲信号的起始时间点。
本发明还提供一种显示装置，包括驱动电路和上述任一所述的测试电路。
本发明还提供一种驱动电路的测试方法，所述测试方法采用一种测试电路，所述测试电路包括第一信号输入线、第一信号输出线以及多个第一薄膜晶体管，所述第一信号输入线与所述第一薄膜晶体管的栅极连接，所述第一信号输出线与所述第一薄膜晶体管的第一极连接，所述第一薄膜晶体管的第二极与驱动电路连接，所述测试方法包括：通过所述第一信号输入线输入第一测试信号以使所述第一薄膜晶体管导通；通过所述第一信号输出线输出所述驱动电路的第一待测信号。
可选的，所述测试电路还包括第二信号输入线、第二信号输出线以及多个第二薄膜晶体管，所述第二信号输入线与所述第二薄膜晶体管的栅极连接，所述第二信号输出线与所述第二薄膜晶体管的第一极连接，所述第二薄膜晶体管的第二极与所述第一薄膜晶体管的第二极连接；通过所述第二信号输入线输入第二测试信号以使所述第二薄膜晶体管导通；通过所述第二信号输出线输出所述驱动电路的第二待测信号。
本发明具有下述有益效果：
本发明提供的测试电路、显示装置以及驱动电路的测试方法中，所述第一信号输入线与所述第一薄膜晶体管的栅极连接，所述第一信号输出线与所述第一薄膜晶体管的第一极连接，所述第一薄膜晶体管的第二极与驱动电路连接，从而可以在不增加生产工艺流程的情况下，在生产过程中对驱动电路的工作性能进行评价，并能够准确的确定出异常位置，提高产品的性能和良率。
附图说明
图1为现有技术中测试电路的结构示意图；
图2为本发明实施例一提供的一种测试电路的结构示意图；
图3为图2所示测试电路的工作时序图；
图4为本发明实施例二提供的一种测试电路的结构示意图；
图5为图4所示测试电路的工作时序图；
图6为本发明实施例三提供的一种测试电路的结构示意图；
图7为图6所示测试电路的一种工作时序图；
图8为图6所示测试电路的另一种工作时序图；
图9为本发明实施例五提供的一种驱动电路的测试方法的流程图。
具体实施方式
为使本领域的技术人员更好地理解本发明的技术方案，下面结合附图对本发明提供的测试电路、显示装置以及驱动电路的测试方法进行详细描述。
实施例一
图2为本发明实施例一提供的一种测试电路的结构示意图。如图2所示，所述测试电路包括第一信号输入线Test Input1、第一信号输出线Test Pad1以及多个第一薄膜晶体管T1。所述第一信号输入线Test Input1与所述第一薄膜晶体管T1的栅极连接，所述第一信号输出线Test Pad1与所述第一薄膜晶体管T1的第一极连接，所述第一薄膜晶体管T1的第二极通过栅线(Gate 1、Gate 2…Gate End)与驱动电路101连接。可选的，所述驱动电路101包括栅极驱动电路、复位驱动电路、发射驱动电路。在实际应用中，所述测试电路还可以应用在其它驱动电路上。本实施例提供的测试电路不仅能够对所述驱动电路的整体驱动效果进行评价，而且还能够准确确定出异常位置，从而提高产品的性能和良率。
优选的，所述驱动电路101包括多个驱动单元，每个驱动单元与对应的第一薄膜晶体管T1连接，从而使得所述测试电路不仅能够对所述驱动电路的整体驱动效果进行评价，而且还能够对所述驱动电路的各个驱动单元的驱动效果进行评价，以准确的确定出所述驱动电路工作异常的具体位置。
本实施例提供的测试电路可用于测试双边驱动电路、双边排布单边驱动电路等多种类型的驱动电路。另外，图2示出了所述测试电路放置在所述驱动电路的左侧，在实际应用中，本实施例提供的测试电路不仅可以单边放置(左右两侧均可)，也可以双边放置。所述测试电路设置在所述驱动电路的两侧时，可以同时对一个驱动电路进行测试，也可以分别对奇数驱动单元或偶数驱动单元进行测试。
本实施例中，所述第一信号输入线Test Input1用于输入第一测试信号以使所述第一薄膜晶体管T1导通。所述第一信号输出线TestPad1用于当所述第一薄膜晶体管T1导通时输出所述驱动电路101的第一待测信号。图3为图2所示测试电路的工作时序图。如图3所示，所述第一测试信号为第一脉冲信号，所述第一待测信号为高电平的脉冲信号，所述第一脉冲信号的周期为所述第一待测信号的周期的一半，从而使得所述测试电路可以同时使用两套测试系统分别对不同的待测信号进行测试。但是所述第一脉冲信号的周期不限定为所述第一待测信号的周期的一半，只要在第一待测信号的周期内即可。
本实施例中，所述第一薄膜晶体管T1为N型薄膜晶体管，输入高电平时导通，因此所述第一脉冲信号为高电平，而且所述第一脉冲信号的脉冲幅度大于所述第一待测信号的脉冲幅度。由于第一测试信号在传输过程中会有损耗，因此要求所述第一脉冲信号的脉冲幅度大于所述第一待测信号的脉冲幅度，从而使得所述第一薄膜晶体管能够顺利导通。在实际应用中，所述N型薄膜晶体管输入高电平导通，因此可以更加精准的控制薄膜晶体管的导通与关闭。本发明提供的测试电路中，所述第一信号输入线与所述第一薄膜晶体管的栅极连接，所述第一信号输出线与所述第一薄膜晶体管的第一极连接，所述第一薄膜晶体管的第二极与驱动电路连接，从而可以在不增加生产工艺流程的情况下，在生产过程中对驱动电路的工作性能进行评价，并能够准确的确定出异常位置，提高产品的性能和良率。
实施例二
图4为本发明实施例二提供的一种测试电路的结构示意图。如图4所示，所述测试电路包括第一信号输入线Test Input1、第一信号输出线Test Pad1以及多个第一薄膜晶体管T1。所述第一信号输入线Test Input1与所述第一薄膜晶体管T1的栅极连接，所述第一信号输出线Test Pad1与所述第一薄膜晶体管T1的第一极连接，所述第一薄膜晶体管T1的第二极通过栅线(Gate 1、Gate 2…Gate End)与驱动电路101连接。可选的，所述驱动电路包括栅极驱动电路、复位驱动电路、发射驱动电路。在实际应用中，所述测试电路还可以应用在其它驱动电路上。本实施例提供的测试电路不仅能够对所述驱动电路的整体驱动效果进行评价，而且还能够准确确定出异常位置，从而提高产品的性能和良率。
优选的，所述驱动电路101包括多个驱动单元，每个驱动单元与对应的第一薄膜晶体管T1连接，从而使得所述测试电路不仅能够对所述驱动电路的整体驱动效果进行评价，而且还能够对所述驱动电路的各个驱动单元的驱动效果进行评价，以准确的确定出所述驱动电路工作异常的具体位置。
本实施例提供的测试电路可用于测试双边驱动电路、双边排布单边驱动电路等多种类型的驱动电路。另外，图4示出了所述测试电路放置在所述驱动电路的左侧，在实际应用中，本实施例提供的测试电路不仅可以单边放置(左右两侧均可)，也可以双边放置。所述测试电路设置在所述驱动电路的两侧时，可以同时对一个驱动电路进行测试，也可以分别对奇数驱动单元或偶数驱动单元进行测试。
本实施例中，所述第一信号输入线Test Input1用于输入第一测试信号以使所述第一薄膜晶体管T1导通。所述第一信号输出线TestPad1用于当所述第一薄膜晶体管T1导通时输出所述驱动电路101的第一待测信号。图5为图4所示测试电路的工作时序图。如图5所示，所述第一测试信号为第一脉冲信号，所述第一待测信号为低电平的脉冲信号，所述第一脉冲信号的周期为所述第一待测信号的周期的一半，从而使得所述测试电路可以同时使用两套测试系统分别对不同的待测信号进行测试。
本实施例中，所述第一薄膜晶体管T1为P型薄膜晶体管，输入低电平时导通，因此所述第一脉冲信号为低电平，而且所述第一脉冲信号的脉冲幅度大于所述第一待测信号的脉冲幅度。由于第一测试信号在传输过程中会有损耗，因此要求所述第一脉冲信号的脉冲幅度大于所述第一待测信号的脉冲幅度，从而使得所述第一薄膜晶体管能够顺利导通。在实际应用中，所述P型薄膜晶体管输入低电平导通，因此可以更加精准的控制薄膜晶体管的导通与关闭。
本发明提供的测试电路中，所述第一信号输入线与所述第一薄膜晶体管的栅极连接，所述第一信号输出线与所述第一薄膜晶体管的第一极连接，所述第一薄膜晶体管的第二极与驱动电路连接，从而可以在不增加生产工艺流程的情况下，在生产过程中对驱动电路的工作性能进行评价，并能够准确的确定出异常位置，提高产品的性能和良率。
实施例三
图6为本发明实施例三提供的一种测试电路的结构示意图。如图6所示，所述测试电路包括第一信号输入线Test Input1、第二信号输入线Test Input2、第一信号输出线Test Pad1、第二信号输出线TestPad2、多个第一薄膜晶体管T1以及多个第二薄膜晶体管T2。所述第一信号输入线Test Input1与所述第一薄膜晶体管T1的栅极连接，所述第一信号输出线Test Pad1与所述第一薄膜晶体管T1的第一极连接，所述第一薄膜晶体管T1的第二极通过栅线(Gate 1、Gate 2…Gate End)与驱动电路101连接。所述第二信号输入线Test Input2与所述第二薄膜晶体管T2的栅极连接，所述第二信号输出线TestPad2与所述第二薄膜晶体管T2的第一极连接，所述第二薄膜晶体管T2的第二极与所述第一薄膜晶体管T1的第二极连接。可选的，所述驱动电路包括栅极驱动电路、复位驱动电路、发射驱动电路。在实际应用中，所述测试电路还可以应用在其它驱动电路上。本实施例提供的测试电路不仅能够对所述驱动电路的整体驱动效果进行评价，而且还能够准确确定出异常位置，从而提高产品的性能和良率。
优选的，所述驱动电路101包括多个驱动单元，每个驱动单元与对应的第一薄膜晶体管T1和第二薄膜晶体管T2连接，从而使得所述驱动电路不仅能够对所述驱动电路的整体驱动效果进行评价，而且还能够对所述驱动电路的各个驱动单元的驱动效果进行评价，以准确的确定出所述驱动电路工作异常的具体位置。
本实施例提供的测试电路可用于测试双边驱动电路、双边排布单边驱动电路等多种类型的驱动电路。另外，图6示出了所述测试电路放置在所述驱动电路的左侧，在实际应用中，本实施例提供的测试电路不仅可以单边放置(左右两侧均可)，也可以双边放置。所述测试电路设置在所述驱动电路的两侧时，可以同时对一个驱动电路进行测试，也可以分别对奇数驱动单元或偶数驱动单元进行测试。
本实施例中，所述第一信号输入线Test Input1用于输入第一测试信号以使所述第一薄膜晶体管T1导通，所述第一信号输出线TestPad1用于当所述第一薄膜晶体管T1导通时输出所述驱动电路101的第一待测信号。所述第二信号输入线Test Input2用于输入第二测试信号以使所述第二薄膜晶体管T2导通，所述第二信号输出线TestPad2用于当所述第二薄膜晶体管T2导通时输出所述驱动电路的第二待测信号。
图7为图6所示测试电路的一种工作时序图。如图7所示，所述第一测试信号为第一脉冲信号，所述第二测试信号为第二脉冲信号，所述第一待测信号为高电平的脉冲信号，所述第一脉冲信号与第二脉冲信号具有相同的周期，所述第一脉冲信号和第二脉冲信号的周期为所述第一待测信号的周期的一半，从而使得所述测试电路可以同时使用上述两套测试系统分别对不同的待测信号进行测试。本实施例中，所述第一薄膜晶体管T1为N型薄膜晶体管，输入高电平时导通，因此所述第一脉冲信号为高电平。所述第二薄膜晶体管T2为P型薄膜晶体管，输入低电平时导通，因此所述第二脉冲信号为低电平，而且所述第一脉冲信号和第二脉冲信号的脉冲幅度大于所述第一待测信号的脉冲幅度。由于第一脉冲信号和第二脉冲信号在传输过程中会有损耗，因此要求所述第一脉冲信号和第二脉冲信号的脉冲幅度大于所述第一待测信号的脉冲幅度，从而使得所述第一薄膜晶体管T1和第二薄膜晶体管T2能够顺利导通。
在实际应用中，所述N型薄膜晶体管输入高电平导通，所述P型薄膜晶体管输入低电平导通，因此在前半个周期所述N型薄膜晶体管导通，在后半个周期所述P型薄膜晶体管导通，这样在一个周期内两套测试系统同时工作，从而分别获得所述第一待测信号，通过对比分析可以得出更加精准的测试结果。
本实施例中，所述第一脉冲信号的起始时间点早于所述第二脉冲信号的起始时间点。优选的，所述第一脉冲信号的终止时间点与所述第二脉冲信号的起始时间点相差的时间间隔小于所述第一待测信号的周期的四分之一。
图8为图6所示测试电路的另一种工作时序图。如图8所示，所述第一测试信号为第一脉冲信号，所述第二测试信号为第二脉冲信号，所述第二待测信号为低电平脉冲信号，所述第一脉冲信号与第二脉冲信号具有相同的周期，所述第一脉冲信号和第二测试信号的周期为所述第二待测信号的周期的一半，从而使得所述测试电路可以同时使用上述两套测试系统分别对不同的待测信号进行测试。本实施例中，所述第一薄膜晶体管T1为N型薄膜晶体管，输入高电平时导通，因此所述第一脉冲信号为高电平，所述第二薄膜晶体管T2为P型薄膜晶体管，输入低电平时导通，因此所述第二脉冲信号为低电平，而且所述第一脉冲信号和第二脉冲信号的脉冲幅度大于所述第二待测信号的脉冲幅度。由于所述第一脉冲信号和第二脉冲信号在传输过程中会有损耗，因此要求所述第一脉冲信号和第二脉冲信号的脉冲幅度大于所述第二待测信号的脉冲幅度，从而使得所述第一薄膜晶体管T1和第二薄膜晶体管T2能够顺利导通。
在实际应用中，所述N型薄膜晶体管输入高电平导通，所述P型薄膜晶体管输入低电平导通，因此在前半个周期所述N型薄膜晶体管导通，在后半个周期所述P型薄膜晶体管导通，这样在一个周期内两套测试系统同时工作，从而分别获得所述第二待测信号，通过对比分析可以得出更加精准的测试结果。
本实施例中，所述第一脉冲信号的起始时间点早于所述第二脉冲信号的起始时间点。优选的，所述第一脉冲信号的终止时间点与所述第二脉冲信号的起始时间点相差的时间间隔小于所述第二待测信号的周期的四分之一。
本实施例中，本发明提供的测试电路中，所述第一信号输入线与所述第一薄膜晶体管的栅极连接，所述第一信号输出线与所述第一薄膜晶体管的第一极连接，所述第一薄膜晶体管的第二极与驱动电路连接，从而可以在不增加生产工艺流程的情况下，在生产过程中对驱动电路的工作性能进行评价，并能够准确的确定出异常位置，提高产品的性能和良率。
实施例四
本实施例提供一种显示装置，包括驱动电路和实施例一、实施例二和实施例三提供的测试电路，具体内容可参照上述实施例一、实施例二和实施例三中的描述，此处不再赘述。
本发明提供的显示装置中，所述第一信号输入线与所述第一薄膜晶体管的栅极连接，所述第一信号输出线与所述第一薄膜晶体管的第一极连接，所述第一薄膜晶体管的第二极与驱动电路连接，从而可以在不增加生产工艺流程的情况下，在生产过程中对驱动电路的工作性能进行评价，并能够准确的确定出异常位置，提高产品的性能和良率。
实施例五
本实施例提供一种驱动电路的测试方法，所述测试方法采用一种测试电路，所述测试电路包括第一信号输入线、第一信号输出线以及多个第一薄膜晶体管，所述第一信号输入线与所述第一薄膜晶体管的栅极连接，所述第一信号输出线与所述第一薄膜晶体管的第一极连接，所述第一薄膜晶体管的第二极与驱动电路连接。图9为本发明实施例五提供的一种驱动电路的测试方法的流程图。如图9所示，所述测试方法包括：
步骤901、通过所述第一信号输入线输入第一测试信号以使所述第一薄膜晶体管导通。
在源漏极的构图工艺完成后即可采用上述测试电路对驱动电路进行测试。可选的，所述第一测试信号为第一脉冲信号，当所述第一薄膜晶体管为N型薄膜晶体管时，输入高电平导通，因此所述第一脉冲信号为高电平。可选的，当所述第一薄膜晶体管为P型薄膜晶体管时，输入低电平导通，因此所述第一脉冲信号为低电平。
步骤902、通过所述第一信号输出线输出所述驱动电路的第一待测信号。
当所述第一薄膜晶体管导通时，所述驱动电路的第一待测信号通过所述第一信号输出线输出，通过对所述第一待测信号进行分析可以在不增加生产工艺流程的情况下，在生产过程中对驱动电路的工作性能进行评价，并能够准确的确定出异常位置。
可选的，所述第一脉冲信号的周期为所述第一待测信号的周期的一半，从而使得所述测试电路可以同时使用两套测试系统分别对不同的待测信号进行测试。
本实施例中，所述第一脉冲信号的脉冲幅度大于所述第一待测信号的脉冲幅度。由于第一测试信号在传输过程中会有损耗，因此要求所述第一脉冲信号的脉冲幅度大于所述第一待测信号的脉冲幅度，从而使得所述第一薄膜晶体管能够顺利导通。
实际应用中，可以同时使用两套测试系统分别对不同的待测信号进行测试。具体来说，所述测试电路还包括第二信号输入线、第二信号输出线以及多个第二薄膜晶体管。所述第二信号输入线与所述第二薄膜晶体管的栅极连接，所述第二信号输出线与所述第二薄膜晶体管的第一极连接，所述第二薄膜晶体管的第二极与所述第一薄膜晶体管的第二极连接。
通过所述第二信号输入线输入第二测试信号以使所述第二薄膜晶体管导通，通过所述第二信号输出线输出所述驱动电路的第二待测信号。
参见图7，所述第一测试信号为第一脉冲信号，所述第二测试信号为第二脉冲信号，所述第一待测信号为高电平的脉冲信号，所述第一脉冲信号与第二脉冲信号具有相同的周期，所述第一脉冲信号和第二脉冲信号的周期为所述第一待测信号的周期的一半，从而使得所述测试电路可以同时使用上述两套测试系统分别对不同的待测信号进行测试。
本实施例中，所述第一薄膜晶体管T1为N型薄膜晶体管，输入高电平时导通，因此所述第一脉冲信号为高电平。所述第二薄膜晶体管T2为P型薄膜晶体管，输入低电平时导通，因此所述第二脉冲信号为低电平，而且所述第一脉冲信号和第二脉冲信号的脉冲幅度大于所述第一待测信号的脉冲幅度。由于第一脉冲信号和第二脉冲信号在传输过程中会有损耗，因此要求所述第一脉冲信号和第二脉冲信号的脉冲幅度大于所述第一待测信号的脉冲幅度，从而使得所述第一薄膜晶体管T1和第二薄膜晶体管T2能够顺利导通。
本实施例中，所述第一脉冲信号的起始时间点早于所述第二脉冲信号的起始时间点。优选的，所述第一脉冲信号的终止时间点与所述第二脉冲信号的起始时间点相差的时间间隔小于所述第一待测信号的周期的四分之一。
参见图8，所述第一测试信号为第一脉冲信号，所述第二测试信号为第二脉冲信号，所述第二待测信号为低电平脉冲信号，所述第一脉冲信号与第二脉冲信号具有相同的周期，所述第一脉冲信号和第二测试信号的周期为所述第二待测信号的周期的一半，从而使得所述测试电路可以同时使用上述两套测试系统分别对不同的待测信号进行测试。
本实施例中，所述第一薄膜晶体管T1为N型薄膜晶体管，输入高电平时导通，因此所述第一脉冲信号为高电平，所述第二薄膜晶体管T2为P型薄膜晶体管，输入低电平时导通，因此所述第二脉冲信号为低电平，而且所述第一脉冲信号和第二脉冲信号的脉冲幅度大于所述第二待测信号的脉冲幅度。由于所述第一脉冲信号和第二脉冲信号在传输过程中会有损耗，因此要求所述第一脉冲信号和第二脉冲信号的脉冲幅度大于所述第二待测信号的脉冲幅度，从而使得所述第一薄膜晶体管T1和第二薄膜晶体管T2能够顺利导通。
本实施例中，所述第一脉冲信号的起始时间点早于所述第二脉冲信号的起始时间点。优选的，所述第一脉冲信号的终止时间点与所述第二脉冲信号的起始时间点相差的时间间隔小于所述第二待测信号的周期的四分之一。
本发明提供的驱动电路的测试方法中，所述第一信号输入线与所述第一薄膜晶体管的栅极连接，所述第一信号输出线与所述第一薄膜晶体管的第一极连接，所述第一薄膜晶体管的第二极与驱动电路连接，从而可以在不增加生产工艺流程的情况下，在生产过程中对驱动电路的工作性能进行评价，并能够准确的确定出异常位置，提高产品的性能和良率。
可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。
Claims (12)
1.一种测试电路，其特征在于，包括第一信号输入线、第一信号输出线以及多个第一薄膜晶体管，所述第一信号输入线与所述第一薄膜晶体管的栅极连接，所述第一信号输出线与所述第一薄膜晶体管的第一极连接，所述第一薄膜晶体管的第二极与驱动电路连接；
所述第一信号输入线用于输入第一测试信号以使所述第一薄膜晶体管导通；
所述第一信号输出线用于当所述第一薄膜晶体管导通时输出所述驱动电路的第一待测信号。
2.根据权利要求1所述的测试电路，其特征在于，所述驱动电路包括多个驱动单元，每个驱动单元与对应的第一薄膜晶体管连接。
3.根据权利要求2所述的测试电路，其特征在于，所述第一测试信号为第一脉冲信号，所述第一脉冲信号的周期为所述第一待测信号的周期的一半。
4.根据权利要求2所述的测试电路，其特征在于，所述第一脉冲信号的脉冲幅度大于所述第一待测信号的脉冲幅度。
5.根据权利要求2所述的测试电路，其特征在于，还包括第二信号输入线、第二信号输出线以及多个第二薄膜晶体管，所述第二信号输入线与所述第二薄膜晶体管的栅极连接，所述第二信号输出线与所述第二薄膜晶体管的第一极连接，所述第二薄膜晶体管的第二极与所述第一薄膜晶体管的第二极连接；
所述第二信号输入线用于输入第二测试信号以使所述第二薄膜晶体管导通；
所述第二信号输出线用于当所述第二薄膜晶体管导通时输出所述驱动电路的第二待测信号。
6.根据权利要求5所述的测试电路，其特征在于，所述第一薄膜晶体管为N型薄膜晶体管，所述第二薄膜晶体管为P型薄膜晶体管，所述第一测试信号为高电平的第一脉冲信号，所述第二测试信号为低电平的第二脉冲信号。
7.根据权利要求5所述的测试电路，其特征在于，所述第一薄膜晶体管为P型薄膜晶体管，所述第二薄膜晶体管为N型薄膜晶体管，所述第一测试信号为低电平的第一脉冲信号，所述第二测试信号为高电平的第二脉冲信号。
8.根据权利要求6或7所述的测试电路，其特征在于，所述第一脉冲信号与第二脉冲信号具有相同的周期。
9.根据权利要求8所述的测试电路，其特征在于，所述第一脉冲信号的终止时间点与所述第二脉冲信号的起始时间点相差的时间间隔小于所述第一待测信号或者第二待测信号的周期的四分之一，所述第一脉冲信号的起始时间点早于所述第二脉冲信号的起始时间点。
10.一种显示装置，其特征在于，包括驱动电路和权利要求1至9任一所述的测试电路。
11.一种驱动电路的测试方法，其特征在于，所述测试方法采用一种测试电路，所述测试电路包括第一信号输入线、第一信号输出线以及多个第一薄膜晶体管，所述第一信号输入线与所述第一薄膜晶体管的栅极连接，所述第一信号输出线与所述第一薄膜晶体管的第一极连接，所述第一薄膜晶体管的第二极与驱动电路连接，所述测试方法包括：
通过所述第一信号输入线输入第一测试信号以使所述第一薄膜晶体管导通；
通过所述第一信号输出线输出所述驱动电路的第一待测信号。
12.根据权利要求11所述的驱动电路的测试方法，其特征在于，所述测试电路还包括第二信号输入线、第二信号输出线以及多个第二薄膜晶体管，所述第二信号输入线与所述第二薄膜晶体管的栅极连接，所述第二信号输出线与所述第二薄膜晶体管的第一极连接，所述第二薄膜晶体管的第二极与所述第一薄膜晶体管的第二极连接；
通过所述第二信号输入线输入第二测试信号以使所述第二薄膜晶体管导通；
通过所述第二信号输出线输出所述驱动电路的第二待测信号。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410504915.6A CN104299547B (zh) | 2014-09-26 | 2014-09-26 | 一种测试电路、显示装置以及驱动电路的测试方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410504915.6A CN104299547B (zh) | 2014-09-26 | 2014-09-26 | 一种测试电路、显示装置以及驱动电路的测试方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104299547A true CN104299547A (zh) | 2015-01-21 |
| CN104299547B CN104299547B (zh) | 2017-06-23 |
Family
ID=52319249
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410504915.6A Active CN104299547B (zh) | 2014-09-26 | 2014-09-26 | 一种测试电路、显示装置以及驱动电路的测试方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104299547B (zh) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105096780A (zh) * | 2015-07-29 | 2015-11-25 | 武汉华星光电技术有限公司 | 基板电路及显示面板的信号测试电路 |
| CN105575301A (zh) * | 2015-12-18 | 2016-05-11 | 上海天马微电子有限公司 | 阵列基板、信号线检测方法、显示面板及显示装置 |
| CN106782246A (zh) * | 2017-01-05 | 2017-05-31 | 昆山国显光电有限公司 | Gip信号测试电路、gip信号测试方法和显示装置 |
| CN107146564A (zh) * | 2017-07-03 | 2017-09-08 | 京东方科技集团股份有限公司 | 用于goa电路的测试装置、方法及显示器 |
| CN108648703A (zh) * | 2018-03-27 | 2018-10-12 | 厦门天马微电子有限公司 | 显示面板和显示装置 |
| WO2019242514A1 (zh) * | 2018-06-22 | 2019-12-26 | 京东方科技集团股份有限公司 | 栅极驱动信号检测电路、方法和显示装置 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000162571A (ja) * | 1998-09-25 | 2000-06-16 | Toshiba Corp | 基板の検査方法 |
| CN1799081A (zh) * | 2003-06-04 | 2006-07-05 | 索尼株式会社 | 像素电路、显示设备以及驱动像素电路的方法 |
| CN103499892A (zh) * | 2013-09-29 | 2014-01-08 | 京东方科技集团股份有限公司 | 栅线通断检测方法及检测设备 |
| US20140089753A1 (en) * | 2004-01-29 | 2014-03-27 | Samsung Electronics Co., Ltd. | Panel driving circuit that generates panel test pattern and panel test method thereof |
| CN103713410A (zh) * | 2013-12-31 | 2014-04-09 | 京东方科技集团股份有限公司 | 阵列基板及显示装置 |
-
2014
- 2014-09-26 CN CN201410504915.6A patent/CN104299547B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000162571A (ja) * | 1998-09-25 | 2000-06-16 | Toshiba Corp | 基板の検査方法 |
| CN1799081A (zh) * | 2003-06-04 | 2006-07-05 | 索尼株式会社 | 像素电路、显示设备以及驱动像素电路的方法 |
| US20140089753A1 (en) * | 2004-01-29 | 2014-03-27 | Samsung Electronics Co., Ltd. | Panel driving circuit that generates panel test pattern and panel test method thereof |
| CN103499892A (zh) * | 2013-09-29 | 2014-01-08 | 京东方科技集团股份有限公司 | 栅线通断检测方法及检测设备 |
| CN103713410A (zh) * | 2013-12-31 | 2014-04-09 | 京东方科技集团股份有限公司 | 阵列基板及显示装置 |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105096780A (zh) * | 2015-07-29 | 2015-11-25 | 武汉华星光电技术有限公司 | 基板电路及显示面板的信号测试电路 |
| WO2017015989A1 (zh) * | 2015-07-29 | 2017-02-02 | 武汉华星光电技术有限公司 | 基板电路及显示面板 |
| US9835917B2 (en) | 2015-07-29 | 2017-12-05 | Wuhan China Star Optoelectronics Technology Co., Ltd. | Baseplate circuit and display panel |
| CN105096780B (zh) * | 2015-07-29 | 2018-07-03 | 武汉华星光电技术有限公司 | 基板电路及显示面板的信号测试电路 |
| CN105575301A (zh) * | 2015-12-18 | 2016-05-11 | 上海天马微电子有限公司 | 阵列基板、信号线检测方法、显示面板及显示装置 |
| CN105575301B (zh) * | 2015-12-18 | 2019-05-24 | 上海天马微电子有限公司 | 阵列基板的信号线检测方法 |
| CN106782246A (zh) * | 2017-01-05 | 2017-05-31 | 昆山国显光电有限公司 | Gip信号测试电路、gip信号测试方法和显示装置 |
| CN107146564A (zh) * | 2017-07-03 | 2017-09-08 | 京东方科技集团股份有限公司 | 用于goa电路的测试装置、方法及显示器 |
| CN107146564B (zh) * | 2017-07-03 | 2020-11-17 | 京东方科技集团股份有限公司 | 用于goa电路的测试装置、方法及显示器 |
| CN108648703A (zh) * | 2018-03-27 | 2018-10-12 | 厦门天马微电子有限公司 | 显示面板和显示装置 |
| WO2019242514A1 (zh) * | 2018-06-22 | 2019-12-26 | 京东方科技集团股份有限公司 | 栅极驱动信号检测电路、方法和显示装置 |
| US11087655B2 (en) | 2018-06-22 | 2021-08-10 | Fuzhou Boe Optoelectronics Technology Co., Ltd. | Gate driving signal detection circuit, detection method, and display device |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104299547B (zh) | 2017-06-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104299547A (zh) | 一种测试电路、显示装置以及驱动电路的测试方法 | |
| CN104183225B (zh) | 一种驱动装置、阵列基板和显示装置 | |
| CN103400601B (zh) | 移位寄存器电路 | |
| CN104269134B (zh) | 一种栅极驱动器、显示装置及栅极驱动方法 | |
| US9576524B2 (en) | Shift register unit, shift register circuit, array substrate and display device | |
| CN105405385B (zh) | Goa电路、goa电路扫描方法、显示面板和显示装置 | |
| US10152939B2 (en) | Gate driving circuit, method for driving the same, and display device | |
| CN103226927B (zh) | 移位暂存器、使用该移位暂存器的栅极驱动电路与显示装置 | |
| US20180182339A1 (en) | Goa driver circuit and liquid crystal display | |
| CN103208263A (zh) | 移位寄存器、显示装置、栅极驱动电路及驱动方法 | |
| US20210407869A1 (en) | Array substrate and display panel | |
| CN104680963A (zh) | 一种显示面板goa电路的检测装置和检测方法 | |
| CN104505045A (zh) | 液晶显示面板、栅极驱动电路及其故障检测方法 | |
| CN106205511A (zh) | 源极驱动装置及其操作方法 | |
| CN104867439A (zh) | 移位寄存器单元及其驱动方法、栅极驱动电路及显示装置 | |
| KR101989721B1 (ko) | 액정 디스플레이 장치 및 그 게이트 드라이버 | |
| EP2722843A3 (en) | Shift register, method for driving the same, array substrate, and display apparatus | |
| CN103927958A (zh) | 一种非晶硅栅极驱动电路以及平板传感器 | |
| CN103985365A (zh) | 液晶显示面板的极性反转驱动方法和装置 | |
| CN104575361A (zh) | 一种补偿电路及其工作方法、显示基板和显示装置 | |
| CN105118425A (zh) | 显示面板及其显示控制方法和显示装置 | |
| CN104505371A (zh) | 测试垫的形成方法及利用该测试垫进行阵列测试的方法 | |
| CN205282052U (zh) | Goa电路、显示面板和显示装置 | |
| US20150269910A1 (en) | Display Panel | |
| CN105575319B (zh) | Asg驱动电路、平板传感器以及电子装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |